專利名稱：一種實現(xiàn)cmmb信道時隙同步的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，具體地說，涉及一種實現(xiàn)C匪B (中國移動多媒體廣播電視) 信道時隙同步的方法和裝置。
背景技術(shù)：
信道時隙同步過程是將在時域上搜索接收信號的時隙的起始位置，作為接收機后 續(xù)數(shù)字基帶處理的時間基準(zhǔn)的過程。廣播系統(tǒng)一般采用連續(xù)傳輸機制，但C匪B規(guī)范為了支 持終端的節(jié)電設(shè)計，可能在傳送過程中暫時關(guān)停物理層的個別時隙，以突發(fā)的形式傳送廣 播信號，但是用于物理層同步的同步信號將連續(xù)發(fā)射。因此，在采用同步信號進(jìn)行收發(fā)定時 和頻率同步的情況下，雖然存在連續(xù)和突發(fā)兩種不同的傳輸模式，但是時隙同步算法設(shè)計 將基本相同 為了方便接收機同步，C匪B規(guī)范專門設(shè)計了同步信號，同步信號子載波間隔是 數(shù)據(jù)子載波間隔的2倍，即為4. 8828125kHz，在頻域上由一偽噪聲序列(Pseudo-noise Sequence, PN序列)構(gòu)成，在時域由兩段完全相同的信號構(gòu)成。 由于兩段同步信號時間間隔較短，可基本認(rèn)為在此期間信道沖激響應(yīng)未發(fā)生變 化，對應(yīng)兩段同步信號的接收信號應(yīng)該完全一致，不同之處僅限于頻率偏差造成的相移，通 過將兩段同步信號延時相關(guān)，考慮到累加過程基本上是同相相加，因此，當(dāng)結(jié)果最大時便可 獲得物理層信道時隙同步的估計。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種實現(xiàn)C匪B信道時隙同步的方法和裝置， 本發(fā)明可快速搜索C匪B信道的時隙開始信息并完成時隙同步。 —種實現(xiàn)C匪B信道時隙同步的裝置，包括數(shù)據(jù)預(yù)處理模塊、RAM模塊、復(fù)數(shù)運算模 塊以及功率計算及上報模塊，其中， 數(shù)據(jù)預(yù)處理模塊用于采集數(shù)據(jù)，并檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步 信號的起始數(shù)據(jù)，若是，則產(chǎn)生工作信號，并將從所述起始數(shù)據(jù)開始采集到的數(shù)據(jù)發(fā)送給 RAM模塊存儲；否則，繼續(xù)檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起始數(shù)據(jù)；
RAM模塊用于存儲接收到的數(shù)據(jù)；若接收到數(shù)據(jù)時所有存儲單元均被占用，則將 存儲單元中存儲時間最長的數(shù)據(jù)讀出給所述復(fù)數(shù)運算模塊，將當(dāng)前接收到的數(shù)據(jù)存入該存 儲單元中，同時將所述當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊； 復(fù)數(shù)運算模塊用于對接收到的數(shù)據(jù)進(jìn)行乘法運算，并將結(jié)果發(fā)送給所述相關(guān)累加 模塊； 相關(guān)累加模塊用于完成延遲相關(guān)累加運算，并將運算結(jié)果發(fā)送給所述功率計算及 上報模塊； 功率計算及上報模塊用于對接收的相關(guān)累加結(jié)果進(jìn)行功率估計，查找得到的功率 估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上報給上層。 所述數(shù)據(jù)預(yù)處理模塊還用來統(tǒng)計發(fā)送給所述RAM模塊的數(shù)據(jù)的個數(shù)，并判斷所述
統(tǒng)計到的個數(shù)是否小于等于預(yù)先配置的延遲相關(guān)計算長度值，若是，則繼續(xù)將采集到的數(shù)
據(jù)發(fā)送給RAM模塊存儲；否則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉工作信號。 所述復(fù)數(shù)運算模塊為兩個具有飽和截位功能的乘法器。 所述復(fù)數(shù)運算模塊為一個具有飽和截位功能的乘法器。 所述相關(guān)累加模塊為一個具有飽和截位功能的累加器。 所述相關(guān)累加模塊為一個FIFO緩存和一個具有飽和截位功能的累加器，所述
FIFO緩存用于緩存所述復(fù)數(shù)運算模塊發(fā)送來的數(shù)據(jù)。 —種實現(xiàn)C匪B信道時隙同步的方法，包括如下步驟 步驟一 數(shù)據(jù)預(yù)處理模塊檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起 始數(shù)據(jù)，若是，則啟動工作信號，將采集到的數(shù)據(jù)發(fā)送給RAM模塊，執(zhí)行步驟二 ；否則，執(zhí)行 步驟一； 步驟二 所述RAM模塊判斷是否還有未被占用的存儲單元，若是，則將當(dāng)前接收到 的數(shù)據(jù)存入未被占用的存儲單元中，繼續(xù)等待下一個數(shù)據(jù)的到來；否則，將存儲單元中存儲 時間最長的數(shù)據(jù)讀出給復(fù)數(shù)運算模塊，并將當(dāng)前接收到的數(shù)據(jù)存入該存儲單元中，同時將 所述當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊，執(zhí)行步驟三； 步驟三所述復(fù)數(shù)運算模塊對接收到的數(shù)據(jù)進(jìn)行乘法運算，并將結(jié)果發(fā)送給相關(guān)
累加模塊；所述累加模塊對接收到的數(shù)據(jù)進(jìn)行累加，將累加結(jié)果發(fā)送給功率計算及上報模
塊；所述功率計算及上報模塊對所述累加結(jié)果進(jìn)行功率估計，查找得到的功率估計值中的
最大值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上報給上層。 所述步驟一中，所述數(shù)據(jù)預(yù)處理模塊將采集到的數(shù)據(jù)發(fā)送給RAM模塊的同時，還
包括統(tǒng)計采集到的數(shù)據(jù)的個數(shù)，并比較所述個數(shù)是否小于等于預(yù)先配置的延遲相關(guān)計算
長度值，若是，則繼續(xù)將采集到的數(shù)據(jù)發(fā)送給RAM模塊；否則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉
工作信號。 本發(fā)明基于C匪B規(guī)范，為實現(xiàn)C匪B信道時隙同步提供了具體的方法和裝置，為 C匪B規(guī)范中關(guān)于同步信號的應(yīng)用提供了途徑。


圖1是本發(fā)明所述裝置的原理框圖；
圖2現(xiàn)有技術(shù)中延遲相關(guān)累加原理框圖；
圖3是本發(fā)明改進(jìn)的延遲相關(guān)累加原理框圖。
具體實施例方式
以下結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)介紹。 由于C匪B協(xié)議對信道同步信號規(guī)定的是兩段2048個數(shù)據(jù)重復(fù)信息作為信標(biāo)同步 信號，因此以下采用4096個點為例進(jìn)行說明，當(dāng)然本發(fā)明也適用于其他長度的同步。
如圖1所示，是本發(fā)明所述裝置的原理框圖，包括數(shù)據(jù)預(yù)處理模塊、RAM模塊、復(fù)數(shù) 運算模塊以及功率計算及上報模塊。CN 101742077 A 數(shù)據(jù)預(yù)處理模塊用于采集數(shù)據(jù)，并檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步 信號的起始數(shù)據(jù)，若是，則產(chǎn)生工作信號，并將從所述起始數(shù)據(jù)開始采集到的數(shù)據(jù)發(fā)送給 RAM模塊存儲；否則，繼續(xù)檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起始數(shù)據(jù)； 該模塊還用來統(tǒng)計發(fā)送給所述RAM模塊的數(shù)據(jù)的個數(shù)，并判斷所述統(tǒng)計到的個數(shù)是否小于 等于預(yù)先配置的延遲相關(guān)計算長度值，若是，則繼續(xù)將采集到的數(shù)據(jù)發(fā)送給RAM模塊存儲； 否則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉工作信號；比如，預(yù)先配置的延遲相關(guān)計算長度值為 4197，則所述數(shù)據(jù)預(yù)處理模塊檢測到同步信號的起始數(shù)據(jù)后，即開始將采集到的數(shù)據(jù)發(fā)送 給RAM模塊，采集完4197個數(shù)據(jù)后，數(shù)據(jù)預(yù)處理模塊即停止工作信號。
RAM模塊用于存儲接收到的數(shù)據(jù)；若接收到數(shù)據(jù)時所有存儲單元均被占用，則將 存儲單元中存儲時間最長的數(shù)據(jù)讀出給所述復(fù)數(shù)運算模塊，將當(dāng)前接收到的數(shù)據(jù)存入該存 儲單元中，同時將所述當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊；如圖2所示的實施例 一中，RAM模塊有4096個存儲單元，在接收到1-4096個數(shù)據(jù)時直接將其存入存儲單元中， 而接收到第4097個數(shù)據(jù)時，首先將存儲時間最長的數(shù)據(jù)即第1個數(shù)據(jù)讀出，將第4097個數(shù) 據(jù)存入第1個數(shù)據(jù)存儲的單元中，同時將第4097個數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊，依次類 推；如圖3所示的實施例二中，RAM模塊的存儲單元為2048個，在接收到1-2048個數(shù)據(jù)時 直接將其存入存儲單元中，而在接收到第2049個數(shù)據(jù)時，首先將存儲時間最長的數(shù)據(jù)即第 1個數(shù)據(jù)讀出，將第2049個數(shù)據(jù)存入第1個數(shù)據(jù)存儲的單元中，同時將第2049個數(shù)據(jù)發(fā)送 給所述復(fù)數(shù)運算模塊，依次類推。 復(fù)數(shù)運算模塊用于對接收到的數(shù)據(jù)進(jìn)行乘法運算，并將結(jié)果發(fā)送給所述相 關(guān)累加模塊；如圖2所示的實施例一中，所述復(fù)數(shù)運算模塊由兩個具有飽和截位功 能的乘法器組成，即乘法器1和乘法器2， RAM模塊中的前2048個數(shù)據(jù)通過公式 D(2048+n)化onjDn在乘法器1中完成乘法運算，其結(jié)果設(shè)為Cl ;后2048個數(shù)據(jù)通過公式 conjD(2048+n)*D(4096+n)在乘法器2中完成乘法運算，其結(jié)果設(shè)為C2 ;上述兩個公式中的 n為0或自然數(shù)，conjDn表示Dn的共軛；如圖3所示的實施例二中，所述復(fù)數(shù)運算模塊僅有 一個具有飽和截位功能的乘法器，對接收到的數(shù)據(jù)通過公式conjDn*D(2048+n)進(jìn)行乘法 運算，其中n為0或自然數(shù)，conjDn表示Dn的共軛，計算完畢后將結(jié)果C 一方面發(fā)送給圖 3中的FIFO緩存，一方面發(fā)送給累加器，這樣不僅節(jié)省了一個復(fù)數(shù)乘法器，還可以提高電路 利用效率提高，降低工作時候的峰值功耗。 相關(guān)累加模塊用于完成延遲相關(guān)累加運算，并將運算結(jié)果發(fā)送給所述功率計算及 上報模塊；如圖2所示的實施例一中，所述相關(guān)累加模塊為一個具有飽和截位功能的累加 器，乘法器1和乘法器2發(fā)送來的結(jié)果直接在該累加器中累加，相關(guān)累加公式為ACC(n)= ACC(n-l)+C2-Cl，其中，n為自然數(shù)，表示第n個數(shù)據(jù)，ACC(0) = 0，從該公式中可以看出，需 要兩個乘法器，即本實施例中的乘法器1和乘法器2，不需要存儲，若預(yù)先配置的延遲相關(guān) 計算長度值為4196，則累加器會得到IOO個累加結(jié)果；如圖3所示的實施例二中，所述相關(guān) 累加模塊為一個FIFO緩存和一個具有飽和截位功能的累加器，所述FIFO緩存由所述RAM 模塊映射而成，用于緩存接收到的數(shù)據(jù)；所述累加器用于對接收到的數(shù)據(jù)及FIFO溢出的數(shù) 據(jù)進(jìn)行累加，累加公式為ACC(n) 二C+ACC(n-l)，如圖3所示，乘法器發(fā)送來的前2048個數(shù) 據(jù)一方面依次存入FIFO緩存中， 一方面到累加器中累加，而以后發(fā)送來的數(shù)據(jù)會使FIFO緩 存中最先進(jìn)來的數(shù)據(jù)溢出，溢出的數(shù)據(jù)同樣也到累加器中進(jìn)行累加，若預(yù)先配置的延遲相
6關(guān)計算長度值為4196，則累加器會得到100個累加結(jié)果。 功率計算及上報模塊用于對接收的相關(guān)累加結(jié)果進(jìn)行功率估計，比較找出功率估 計值中的最大值，記錄所述最大值的位置信息，并將最大值及其位置信息上報給上層；比 如，若預(yù)先配置的延遲相關(guān)計算長度值為4196，則該模塊會得出100個功率估計值，找出其 中較大的，記錄位置信息并上報給上層。
本發(fā)明所述方法具體包括如下步驟 步驟(1):數(shù)據(jù)預(yù)處理模塊檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的 起始數(shù)據(jù)，若是，則啟動工作信號，執(zhí)行步驟(2);否則，執(zhí)行步驟(1); 步驟(2):所述數(shù)據(jù)預(yù)處理模塊將當(dāng)前采集到的數(shù)據(jù)發(fā)送給RAM模塊，同時統(tǒng)計采 集到的數(shù)據(jù)的個數(shù)； 步驟(3):所述RAM模塊將當(dāng)前接收到的數(shù)據(jù)依次存入存儲單元中，若接收到數(shù)據(jù) 時所有存儲單元均被占用，則將存儲單元中存儲時間最長的數(shù)據(jù)讀出給復(fù)數(shù)運算模塊，將 當(dāng)前接收到的數(shù)據(jù)存入該存儲單元中，同時將所述當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算 模塊； 步驟(4):所述數(shù)據(jù)預(yù)處理模塊判斷所述統(tǒng)計到的個數(shù)是否小于等于預(yù)先配置的 延遲相關(guān)計算長度值，若是，則執(zhí)行步驟(2);否則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉工作信 號，本次時隙同步結(jié)束； 步驟(5):復(fù)數(shù)運算模塊對所述RAM模塊發(fā)送來的數(shù)據(jù)進(jìn)行乘法運算，將結(jié)果發(fā)送 給相關(guān)累加模塊進(jìn)行累加； 步驟(6):所述相關(guān)累加模塊將接收到的所述復(fù)數(shù)運算模塊發(fā)送的乘法結(jié)果發(fā)送 給累加器進(jìn)行累加的同時還將所述乘法結(jié)果進(jìn)行緩存，若所述緩存溢出，則溢出的數(shù)據(jù)也 進(jìn)入累加器累加；最后將相關(guān)累加結(jié)果發(fā)送給功率計算及上報模塊； 步驟(7)所述功率計算及上報模塊對相關(guān)累加結(jié)果進(jìn)行功率估計，并比較得出所 有功率估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上 報給上層。
權(quán)利要求
一種實現(xiàn)CMMB信道時隙同步的裝置，其特征在于，包括數(shù)據(jù)預(yù)處理模塊、RAM模塊、復(fù)數(shù)運算模塊以及功率計算及上報模塊，其中，數(shù)據(jù)預(yù)處理模塊用于采集數(shù)據(jù)，并檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起始數(shù)據(jù)，若是，則產(chǎn)生工作信號，并將從所述起始數(shù)據(jù)開始采集到的數(shù)據(jù)發(fā)送給RAM模塊存儲；否則，繼續(xù)檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起始數(shù)據(jù)；RAM模塊用于存儲接收到的數(shù)據(jù)；若接收到數(shù)據(jù)時所有存儲單元均被占用，則將存儲單元中存儲時間最長的數(shù)據(jù)讀出給所述復(fù)數(shù)運算模塊，將當(dāng)前接收到的數(shù)據(jù)存入該存儲單元中，同時將所述當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊；復(fù)數(shù)運算模塊用于對接收到的數(shù)據(jù)進(jìn)行乘法運算，并將結(jié)果發(fā)送給所述相關(guān)累加模塊；相關(guān)累加模塊用于完成延遲相關(guān)累加運算，并將運算結(jié)果發(fā)送給所述功率計算及上報模塊；功率計算及上報模塊用于對接收的相關(guān)累加結(jié)果進(jìn)行功率估計，查找得到的功率估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上報給上層。
2. 如權(quán)利要求1所述實現(xiàn)C匪B信道時隙同步的裝置，其特征在于，所述數(shù)據(jù)預(yù)處理 模塊還用來統(tǒng)計發(fā)送給所述RAM模塊的數(shù)據(jù)的個數(shù)，并判斷所述統(tǒng)計到的個數(shù)是否小于等 于預(yù)先配置的延遲相關(guān)計算長度值，若是，則繼續(xù)將采集到的數(shù)據(jù)發(fā)送給RAM模塊存儲；否 則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉工作信號。
3. 如權(quán)利要求1所述實現(xiàn)C匪B信道時隙同步的裝置，其特征在于，所述復(fù)數(shù)運算模塊 為兩個具有飽和截位功能的乘法器。
4. 如權(quán)利要求1所述實現(xiàn)C匪B信道時隙同步的裝置，其特征在于，所述復(fù)數(shù)運算模塊 為 一個具有飽和截位功能的乘法器。
5. 如權(quán)利要求3所述實現(xiàn)C匪B信道時隙同步的裝置，其特征在于，所述相關(guān)累加模塊 為一個具有飽和截位功能的累加器。
6. 如權(quán)利要求4所述實現(xiàn)C匪B信道時隙同步的裝置，其特征在于，所述相關(guān)累加模塊 為一個FIFO緩存和一個具有飽和截位功能的累加器，所述FIFO緩存用于緩存所述復(fù)數(shù)運 算模塊發(fā)送來的數(shù)據(jù)。
7. —種實現(xiàn)C匪B信道時隙同步的方法，其特征在于，包括如下步驟 步驟一數(shù)據(jù)預(yù)處理模塊檢測當(dāng)前采集到的數(shù)據(jù)是否是預(yù)先配置的同步信號的起始數(shù)據(jù)，若是，則啟動工作信號，將采集到的數(shù)據(jù)發(fā)送給RAM?！姥?，執(zhí)行步驟二 ；否則，執(zhí)行步驟步驟二所述RAM模塊判斷是否還有未被占用的存儲單元，若是，則將當(dāng)前接收到的數(shù) 據(jù)存入未被占用的存儲單元中，繼續(xù)等待下一個數(shù)據(jù)的到來；否則，將存儲單元中存儲時間 最長的數(shù)據(jù)讀出給復(fù)數(shù)運算模塊，并將當(dāng)前接收到的數(shù)據(jù)存入該存儲單元中，同時將所述 當(dāng)前接收到的數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊，執(zhí)行步驟三；步驟三所述復(fù)數(shù)運算模塊對接收到的數(shù)據(jù)進(jìn)行乘法運算，并將結(jié)果發(fā)送給相關(guān)累加 模塊；所述累加模塊對接收到的數(shù)據(jù)進(jìn)行累加，將累加結(jié)果發(fā)送給功率計算及上報模塊； 所述功率計算及上報模塊對所述累加結(jié)果進(jìn)行功率估計，查找得到的功率估計值中的最大 值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上報給上層。
8.如權(quán)利要求7所述的實現(xiàn)CMMB信道時隙同步的方法，其特征在于，所述步驟一中，所 述數(shù)據(jù)預(yù)處理模塊將采集到的數(shù)據(jù)發(fā)送給RAM模塊的同時，還包括統(tǒng)計采集到的數(shù)據(jù)的 個數(shù)，并比較所述個數(shù)是否小于等于預(yù)先配置的延遲相關(guān)計算長度值，若是，則繼續(xù)將采集 到的數(shù)據(jù)發(fā)送給RAM模塊；否則，丟棄采集到的數(shù)據(jù)，同時關(guān)閉工作信號。
全文摘要
本發(fā)明涉及一種實現(xiàn)CMMB信道時隙同步的方法和裝置，所述裝置包括數(shù)據(jù)預(yù)處理模塊、RAM模塊、復(fù)數(shù)運算模塊以及功率計算及上報模塊；所述方法為所述數(shù)據(jù)預(yù)處理模塊從預(yù)先配置的同步信號的起始數(shù)據(jù)開始將采集到的數(shù)據(jù)發(fā)送給所述RAM模塊存儲；所述RAM模塊將數(shù)據(jù)發(fā)送給所述復(fù)數(shù)運算模塊進(jìn)行乘法運算，然后所述累加模塊對乘法運算結(jié)果進(jìn)行累加，所述功率計算及上報模塊對所述累加結(jié)果進(jìn)行功率估計，查找得到的功率估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及其位置信息上報給上層。本發(fā)明可快速搜索CMMB信道的時隙開始信息并完成時隙同步。
文檔編號H04N5/04GK101742077SQ20081021774
公開日2010年6月16日 申請日期2008年11月26日 優(yōu)先權(quán)日2008年11月26日
發(fā)明者黃智 申請人:中興通訊股份有限公司