專利名稱：數(shù)據(jù)處理器、固態(tài)成像設備、成像設備以及電子裝置的制作方法
技術領域：
本發(fā)明涉及與模數(shù)轉(zhuǎn)換(AD轉(zhuǎn)換)結合執(zhí)行數(shù)據(jù)處理的數(shù)據(jù) 處理器以及作為采用AD轉(zhuǎn)換結構的物理量分布檢測半導體設備實 例的固態(tài)成像i殳備、成傳^殳備和電子裝置。更具體地，本發(fā)明涉及 適用于物理量分布檢測半導體設備或諸如固態(tài)成像設備的其它電 子裝置的數(shù)字信號處理沖支術，其中，配置響應諸如光或輻射的外部 輸入電^茲波的多個單位元件，從而在地址控制下自發(fā)選擇通過單位 元件轉(zhuǎn)換成電信號的物理量分布，并讀出所選擇的物理量分布作為 電信號。具體地，本發(fā)明涉及用于處理處理信號的數(shù)字信號獲取技 術。
背景技術：
近年來，作為固態(tài)成像設備的實例，能夠克服CCD (電荷耦合 器件)圖像傳感器所具有的各種問題的MOS (金屬氧化物半導體) 或CMOS (互補MOS)圖像傳感器引起了人們的注意。例如，所謂的列并列l(wèi)敘出型或列型的方式^皮廣泛應用于CMOS 圖像傳感器，其中，為每個像素配置釆用浮置擴散;^文大器的放大器 電路，在每列的像素陣列單元10的后級配置信號處理電路，選擇 像素陣列單元中的行，同時訪問該行從而以行為單位從像素陣列單 元中讀取 像素信號，即，乂人該4亍中的所有{象素中同時并4亍讀取 像素 信號。
可以對固態(tài)成像設備采用通過使用模數(shù)轉(zhuǎn)換器將從像素陣列 單元讀取的模擬像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)、隨后將數(shù)字數(shù)據(jù)輸出至 外部的方式。
這對于列并列輸出型圖像傳感器也是一樣的。已經(jīng)發(fā)明了多種 信號輸出電路，并且其最先進的實例是每列都具有AD轉(zhuǎn)換器并從 中作為數(shù)字數(shù)據(jù)得到像素信號的方式。
根據(jù)電路規(guī)模、處理速度(速度增加)、分辨率等考慮了各種 AD轉(zhuǎn)換方式。其一個實例為AD轉(zhuǎn)換方式，其中，將模擬單位信 號與用于轉(zhuǎn)換為數(shù)字數(shù)據(jù)的、其值逐漸改變的所謂斜坡型參考信號 (斜坡波)進行比較，與比較處理一起執(zhí)行計數(shù)處理，并基于完成 比較處理時的計數(shù)值來獲取單位信號的數(shù)字數(shù)據(jù)，這被稱作斜率積 分型或斜坡信號比較型(下文稱作參考信號比較型)。通過將參考
行地以AD轉(zhuǎn)換方式將來自像素的才莫擬輸出轉(zhuǎn)換成低頻帶，這適用 于將高速與高圖像質(zhì)量結合的圖像傳感器。
這里，對于像素信號，復位(reset)像素時的像素信號電平與 讀取信號電荷時的像素信號電平之間的差是真實信號分量。因此， 當使用參考信號比較AD轉(zhuǎn)換方式時，采用考慮任意一側(cè)的差分處 理的結構。采用用于通過參考信號比較AD轉(zhuǎn)換方式和列并列輸出型的組合在將來自 一行中所有像素的像素信號同時轉(zhuǎn)換成數(shù)字數(shù) 據(jù)時 一起執(zhí)行差分處理的結構。
例如，在JP-A-2005畫278135和W. Yang等人的"An Integrated 800 x 600 CMOS Image System", (ISSCC Digest of Technical Papers, 304-305頁，1999年2月)中公開了安裝有列并列型AD轉(zhuǎn)換器 的固態(tài)成像設備。
在W.Yang等人描述的結構中，主計數(shù)器設置在列區(qū)域外，計 數(shù)器的比特輸出被引入列區(qū)域，并通過根據(jù)像素信號的電壓電平逐 列執(zhí)行計數(shù)處理并隨后鎖存(存儲)各列的計數(shù)器輸出來在列區(qū)域 中獲取每列的基于信號振幅的AD轉(zhuǎn)換數(shù)據(jù)。在W. Yang等人描述 的結構中，在不同的數(shù)據(jù)存儲器中存儲復位像素時的像素信號電壓 電平(復位電平)的AD轉(zhuǎn)換結果和讀取信號電荷時的像素信號電 壓電平(信號電平)的AD轉(zhuǎn)換結果，通過水平信號線將AD轉(zhuǎn)換 結果組傳輸至后續(xù)級中的減法電if各，并通過減法電^各對AD轉(zhuǎn)換結 果組進行差分處理。
在JP-A-2005-278135描述的結構中，為列區(qū)域中的每列均配置 一個計數(shù)器，并通過才艮據(jù)像素信號的電壓電平逐列執(zhí)行計數(shù)處理并 隨后鎖存(保存)各列的計數(shù)器輸出來獲取每列的基于信號振幅的 AD轉(zhuǎn)換凄t據(jù)。在JP-A-2005-278135描述的結構中，通過在復位電 平AD轉(zhuǎn)換時和信號電平AD轉(zhuǎn)換時在遞增計#:一莫式和遞減計#:才莫 式之間切換計數(shù)^t式，在作為第二 AD轉(zhuǎn)換處理的信號電平AD轉(zhuǎn) 換時自動獲取真實信號分量的AD轉(zhuǎn)換結果作為最終的AD轉(zhuǎn)換輸 出值。即，在AD轉(zhuǎn)換處理的同時^U亍差分處理功能。

發(fā)明內(nèi)容
然而，在W. Yang等人和JP-A-2005-278135所描述的結構中， 在將由多個像素獲取的模擬像素信號電壓轉(zhuǎn)換成數(shù)字信號的過程 中，通過找出參考信號和像素信號電壓4皮此一致的點并對從生成參 考信號的時間點到像素信號電壓和參考信號彼此一致的時間點的 時鐘數(shù)進行計凄t,獲取對應于l象素信號電壓的AD轉(zhuǎn)換凄史據(jù)。
因此，當信號振幅較大時，比較處理周期或計數(shù)周期被延長， 因此功耗增大。即，直至比較電路的輸出(被稱作比較器輸出)被 反轉(zhuǎn)的時間周期;故計凄t,以獲取 像素信號電壓的AD轉(zhuǎn)換結果。因 此，當信號振幅較大時，比較器輸出的反轉(zhuǎn)定時被延遲，從而計數(shù) 器的操作周期變長且計數(shù)器的功耗變大。因此，計數(shù)器的功耗根據(jù) 信號振幅而改變。信號振幅(輸入電平)對功庫€具有影響。具體地， 當信號振幅較小時，功耗降低，并且當信號振幅較時，功耗提高， 使得功庫毛才艮據(jù)信號的振幅而變得不標準。
需要一種新方法，當采用參考信號比較型AD轉(zhuǎn)換方式時，其 僅引起基本結構的很小改變。期望提供一種用于降低輸入振幅對功 耗的影響的結構。還希望提供一種用于有效地實現(xiàn)低功耗的結構。
根據(jù)發(fā)明實施例的數(shù)據(jù)處理器包括參考信號生成器，用于生 成用于將模擬信號電平(模擬處理信號)轉(zhuǎn)換成數(shù)字數(shù)據(jù)、逐漸改 變以增大處理信號的振幅的參考信號；比較器，將處理信號與由參 考信號生成器生成的參考信號進行比較；以及計數(shù)器，與比較器的 比壽交處理并^f亍地扭^f亍計數(shù)處理，并〗呆持在預定計數(shù)周期內(nèi)獲耳又的計 數(shù)值，來獲取預定電平的數(shù)字數(shù)據(jù)。即，作為用于模擬信號的AD 轉(zhuǎn)換結構，采用被稱作參考信號比較型的AD轉(zhuǎn)換方式。固態(tài)成傳J殳備、成^f象i殳備或電子裝置4吏用與數(shù)據(jù)處理器相同的 結構。固態(tài)成傳^殳備可以通過一個芯片構成，或者可以具有通過成 像單元、信號處理器或光學系統(tǒng)的結合而封裝的具有成像功能的模 塊形狀。數(shù)據(jù)處理器可以應用于除固態(tài)成像設備之外的成像設備。 倘若如此，成像設備具有與固態(tài)成像設備相同的作用。這里，成像 設備表示例如具有成像功能的相機或便攜設備。"成像"廣義上包 括普通相機工作時的圖像拾取、指紋檢測等。
當從諸如固態(tài)成像設備的半導體設備輸出的信號不僅具有真 實信號分量而且具有復位分量或不標準分量(通常稱作參考分量)， 并被輸出作為基于參考分量被添加有真實信號分量的信號分量時， 執(zhí)行差分處理，以對于一個像素信號提取真實信號分量作為差分信 號分量。
在固態(tài)成^象i殳備中，/人以矩陣形式配置單^ 像素的4象素陣列單 元中讀出信號，每個單位像素均包括電荷生成器和響應于由電荷生 成器生成的電荷來輸出處理信號的輸出晶體管。這里，行方向和列 方向沒有固定。通常，掃描速度專交^f氐的方向^皮稱作列方向或垂直方
向，掃描速度4交高的方向祐:稱作行方向或水平方向。然而，這種定
義不是絕對的，例如，當畫面纟皮;旋轉(zhuǎn)90°時，上、下、左和右的關 系改變，因此行和列的關系或垂直和水平的關系被顛倒。此后，假 i殳列方向為垂直方向，4于方向為7JC平方向。
在本發(fā)明的實施例中，基于預定的標準獨立控制被稱作參考信 號比較型的AD轉(zhuǎn)換方式中的計數(shù)周期(計數(shù)操作周期)。"獨立控 制計數(shù)操作周期"是指控制應該在整個AD轉(zhuǎn)換周期的前半部分執(zhí) 行實際計數(shù)操作(換句話說，實數(shù)計數(shù)操作)或者在后半部分執(zhí)行 實際計^t才喿作(4奐句i舌"i兌，補凄t ( complement number )計tt才喿作)。在"預定標準"和與其對應的"獨立控制"之間的關系中，作 為第 一 實例，考慮提供執(zhí)行前半計數(shù)操作的第 一計數(shù)器和執(zhí)行后半 計數(shù)操作的第二計數(shù)器，并且向其適當?shù)胤峙涮幚硇盘?。即，預備 專門4丸行前半計數(shù)才喿作和后半計數(shù):燥作的各個計數(shù)器，并且獨立地 控制計數(shù)器。
在第 一 實例的結構中，由于第 一計數(shù)器和第二計數(shù)器的計數(shù)周 期被獨立控制，即，由于控制第一計數(shù)器以在計數(shù)周期的前半部分 內(nèi)執(zhí)行計數(shù)操作并且使第二計數(shù)器在計數(shù)周期的后半部分內(nèi)執(zhí)行 計數(shù)操作，所以當根據(jù)輸入振幅實際執(zhí)行計數(shù)操作時，實現(xiàn)了周期 (被稱作計數(shù)器激活周期)的均等化。類似地，當通過第一計數(shù)器 和第二計數(shù)器并行處理振幅信號時，僅它們中的 一個在整個計數(shù)周 期內(nèi)實際進行操作，從而減小了在相同周期內(nèi)同時操作的計數(shù)器的 數(shù)量。
此時，當處理從一條信號線以時間順序輸入的信號時，可以考 慮根據(jù)輸入電平將信號分配(切換)給第一計數(shù)器和第二計數(shù)器中 的一個，^人而切換實際執(zhí)^f于處理的計ft器。
具體地，在固態(tài)成4象i殳備的應用中，可以考慮每隔預定的凄t目
(k歹'J: k為正整凄t)交替配置第一計凌史器和第二計凄t器，以處理
對應列的像素信號電壓。"每隔預定數(shù)目交替配置，，的實例為每隔 一列交替配置第一計數(shù)器和第二計數(shù)器，即，交替配置第一計數(shù)器 和第二計數(shù)器以彼此鄰近。
在"預定標準"和與此對應的"獨立控制，，之間的關系中，作 為第二實例，可以考慮使計數(shù)器執(zhí)行前半計數(shù)操作和后半計數(shù)操 作，并根據(jù)輸入振幅選擇性地執(zhí)行前半計數(shù)操作(實數(shù)計數(shù)操作) 和后半計數(shù)操作(補數(shù)計數(shù)操作)。即，基于輸入振幅，計數(shù)器被
切4奐至前半計凄U喿作和后半計教:才喿作中的一個。在第二實例的結構中，由于獨立控制計數(shù)器的計數(shù)周期，即， 由于當輸入振幅較小時在整個計數(shù)周期的前半部分執(zhí)行計數(shù)操作 并且當輸入振幅較大時在整個計數(shù)周期的后半部分執(zhí)行計數(shù)操作， 所以縮短了當根據(jù)輸入振幅實際執(zhí)行計數(shù)操作時的周期(計數(shù)激活 周期)。
此時，當處理從一條信號線以時間順序輸入的信號時，可以考 慮提供能夠執(zhí)行前半計數(shù)操作和后半計數(shù)操作的一個計數(shù)器，并且 控制計數(shù)器，以才艮據(jù)輸入振幅執(zhí)行前半計數(shù)操作和后半計數(shù)操作中 的一個。
具體地，在固態(tài)成像設備的應用中，可以考慮每列設置能夠執(zhí) 行前半計數(shù)操作和后半計數(shù)操作的計數(shù)器，并且控制計數(shù)器以根據(jù) 像素信號電壓的振幅選擇性地執(zhí)行前半計數(shù)操作或后半計數(shù)操作。 此時，可以采用用于對復位電平和信號電平獨立執(zhí)4于振幅確定(電 平確定)并且對復位電平和信號電平選擇性地扭J亍前半計lt燥作和 后半計數(shù)操作的方式。另外，可以采用用于僅對信號電平執(zhí)行振幅 確定并且基于確定結果對復位電平和信號電平組選擇性地扭J亍前 半計數(shù)操作和后半計數(shù)操作的方式。
可以采用用于確定將經(jīng)受振幅確定的信號的當前處理信號的
豐lr入4展幅的方式。另夕卜，可以采用將當前處理中it入l展幅的確定結 果用于后續(xù)處理(即，使用先前處理中輸入4展幅的確定結果)的方 式。
對于振幅確定的結構，可以考慮^f吏用單個l餘入信號(例如，當 前或先前處理中的輸入信號)來執(zhí)行振幅確定，以及^f吏用作為由多 個信號獲得的結果的值來執(zhí)行振幅確定，例如，使用其平均值、最 大值、或最小值、或其中間-f直作為確定指標以一^f亍或一個畫面為單 位來執(zhí)行振幅確定。換句話說，后半計數(shù)操作是補數(shù)計數(shù)操作。因此，需要將通過 補數(shù)計算操作獲取的數(shù)據(jù)校正為實際數(shù)據(jù)。在對初始處理信號執(zhí)行 計數(shù)操作時，可以通過使計數(shù)器在參考信號從初始值開始到達最終
值時 <吏用對應于時間周期的計凄t值作為初始值開始計教:才喿作來才丸 4亍凌史據(jù)的才交正?？蛇x地，在完成對最終處理信號的計數(shù)處理后，當 參考信號從初始值到達最終值時，可以使用對應于時間周期的計數(shù) 值來校正所存儲的計數(shù)值。
根據(jù)本發(fā)明的實施例，可以實現(xiàn)AD轉(zhuǎn)換處理，其中，組合前 半計數(shù)才喿作和后半計f"喿作。因此，可以降低llr入振幅對功庫毛的影 響。
例如，當采用第一實施例的結構時，與沒有采用該結構的情況 相比，可以將根據(jù)輸入振幅的計數(shù)器操作數(shù)均等化，從而使功耗均 等。
當采用第二實例的結構時，與沒有采用該結構的情況相比，可 以根據(jù)輸入振幅(具體地，通過高振幅)縮短計數(shù)激活周期，從而 減小功耗。


圖1是示意性示出作為根據(jù)本發(fā)明實施例的固態(tài)成像設備的一 個實例的CMOS固態(tài)成傳^殳備的結構的示圖2A是示出用于執(zhí)行參考信號比較型AD轉(zhuǎn)換操作的基本電 路結構的實例(第一實例)的示圖2B是示出用于執(zhí)行參考信號比較型AD轉(zhuǎn)換操作的基本電 路結構的實例(第二實例)的示圖；圖3A是示出參考信號比較型AD轉(zhuǎn)換操作的第一處理實例的 操作的時序圖3B是示出參考信號比較型AD轉(zhuǎn)換操作的第二處理實例的 操作的時序圖3C是示出參考信號比較型AD轉(zhuǎn)換操作的第三處理實例(1 ) 的才喿作的時序圖3D是示出參考信號比較型AD轉(zhuǎn)換操作的第三處理實例(2 ) 的才喿作的時序圖3E是示出參考信號比較型AD轉(zhuǎn)換操作的第四處理實例的 才乘作的時序圖4A是示出用于將具有獨立控制計數(shù)器激活周期結構的第一 實施例(第一實例)實際^吏用的電^各結構的實例的片匡圖4B是示出第一實施例(第一實例)的基本操作的時序圖4C是示出第一實施例(第一實例)的具體實例的時序圖5A是示出用于將具有獨立控制計數(shù)器激活周期結構的第一 實施例(第二實例)實際使用的電路結構的實例的框圖5B是示出第一實施例(第二實例)的基本操作的時序圖5C是示出第一實施例(第二實例)的具體實例的時序圖6A是示出用于將具有獨立控制計數(shù)器激活周期結構的第二 實施例(第一實例)實際^吏用的電路結構的實例的沖匡圖；圖6B是示出第二實施例(第一實例)的基本操作的時序圖6C是示出第二實施例(第一實例)的具體實例的時序圖6D是示出第二實施例的^f務改實例的示圖7是示出用于將具有獨立控制計數(shù)器激活周期結構的第二實 施例(第二實例)實際^吏用的電路結構的實例的框圖；以及
圖8是示意性示出作為采用與根據(jù)本發(fā)明實施例的固態(tài)成像設 備相同結構的物理信息獲取設備實例的成像設備的結構的示圖。
具體實施例方式
下文，將參照附圖詳細描述發(fā)明的優(yōu)選實施例。假設在隨后的 實施例中使用CMOS固態(tài)成像設備作為X-Y地址型固態(tài)成像設備 的實例。在CMOS固態(tài)成4象i殳備中，由NMOS構成所有^象素。
然而，這僅僅是實例，應用了發(fā)明的設備不限于CMOS固態(tài)成 像設備。可將下面描述的所有實施例應用于物理量分配檢測半導體 設備，其中，以行或矩陣形式配置對應于諸如光或輻射的外部輸入 電》茲;;皮的多個單^f立it/f牛。
固態(tài)成像設備的結構
圖1是示意性示出作為根據(jù)本發(fā)明實施例的固態(tài)成像設備的 CMOS固態(tài)成像設備(CMOS成像傳感器)的示圖。
固態(tài)成傳^殳備1包纟舌以4于和列(即，以二維矩陣)的形式配置 具有輸出對應于入射光的強度的信號的光接收元件(電荷生成器的 實例)的多個像素的像素單元，其中，從每個像素輸出的信號為電壓信號，并且與列平行地配置CDS (相關雙采才羊)功能單元或沖莫凄t 轉(zhuǎn)換器(ADC )。
"與列平行地配置CDS功能單元或模數(shù)轉(zhuǎn)換器"是指基本與 垂直列的垂直信號線(列信號線的實例)19平行地配置多個CDS 功能單元或模數(shù)轉(zhuǎn)換器。
當在平面上觀察設備時，多個功能單元可以僅設置在像素陣列 單元10的列方向上的一個端部(圖下方設置的輸出側(cè))，或者可以 i殳置在^f象素陣列單元10的列方向上的一個端部(圖中下側(cè)i殳置的 輸出側(cè))和相對端部(圖中的上側(cè))。在第二種情況下，優(yōu)選地將 在行方向上執(zhí)行讀取掃描操作(水平掃描操作)的水平掃描器分開 i殳置在各個端部并且可以獨立才喿作。
CDS功能單元或模數(shù)轉(zhuǎn)換器與列平行設置的典型實例是列類 型，其中，在成像單元輸出側(cè)設置的列區(qū)域中每個垂直列都設置 CDS功能單元或模數(shù)轉(zhuǎn)換器，以順序?qū)⑿盘栕x出至輸出側(cè)。除列類 型(列并列型)之外，可以采用將一個CDS功能單元或模數(shù)轉(zhuǎn)換 器分配給相鄰多條(例如，2條)垂直信號線19 (垂直列)的類型 或者將一個CDS功能單元或4莫^t轉(zhuǎn)換器通過N間隔(其中，N為 正整數(shù)，并在間隔中配置了 N - 1條線)分配給N條垂直信號線19 (垂直列)的類型。
由于除列類型之外的其它類型具有多條垂直信號線19 (垂直 列)共同使用一個CDS功能單元或模數(shù)轉(zhuǎn)換器的結構，所以設置 將與由像素陣列單元10提供的多列相對應的像素信號提供給一個 CDS功能單元或模數(shù)轉(zhuǎn)換器的切換電路(開關)。根據(jù)隨后的處理， 需要提供存儲輸出信號等的存儲器的對策。在任何情況下，通過采用將一個CDS功能單元或模數(shù)轉(zhuǎn)換器
分配給多條垂直信號線19 (垂直列)的類型，在以〗象素列為單位讀
出像素信號之后處理像素信號，從而與以單位像素為單位處理信號 的情況相比，每個像素的結構被簡化，從而解決了圖像傳感器的像 素數(shù)增加的問題，并且降低了使其大小和成本。
由于通過與列并列設置的多個信號處理器同時處理一個行的
像素信號，所以與通過在輸出電路側(cè)或設備外部的一個CDS功能 單元或模數(shù)轉(zhuǎn)換器處理像素信號的情況相比，可以以低速操作信號 處理器。因此，在功耗或帶寬性能或噪聲上具有優(yōu)勢。換句話說， 當功耗或帶寬性能恒定時，總體上可以以高速操作傳感器。
在列型結構中，可以以低速操作傳感器，這使其在功耗或帶寬 性能或噪聲上具有優(yōu)勢，并提供了不需要切換電路(開關)的優(yōu)勢。 在下面的描述中，只要沒有描述具體定義，就是描述列類型。
如圖l所示，根據(jù)本發(fā)明實施例的固態(tài)成像設備l包括像素 陣列單元IO，稱作4象素單元或成^f象單元，其中，多個單位^象素3以 行和列進行配置；驅(qū)動控制器7，設置在像素陣列單元10的外部； 讀取電流源電^各24，為像素陣列單元10的單位像素3提供用于讀 取像素信號的操作電流(讀取電流)；列處理器26，具有以垂直列 設置的列AD電^各25;以及^T出電^各(讀出》文大器S/A ) 28。在 單個半導體基板上設置這些功能單元。
根據(jù)需要，可以在輸出電路28前級或后級設置數(shù)字計算器29。 在該圖中，在輸出電路28的前級設置數(shù)字計算器29。當設置數(shù)字 計算器29時，數(shù)字計算器29與輸出電路28 —起被稱作DPU (數(shù) 據(jù)處理單元)28a。這里，"根據(jù)需要"是指不通過列AD電路25 而是在列AD電^各25的后級執(zhí)行復位電平Srst和信號電平Ssig之間的差分處理，或者是指執(zhí)行對應于列處理器26的補數(shù)計數(shù)操作
或其它積和計算纟喿作的凄t據(jù)校正才喿作。
為了簡化圖l的目的，省略了一些行和列。然而，在每行或列
中配置了幾十至上千個單位像素3。單位〗象素3通常包括作為傳感 器實例的光接收元件(電荷生成器)的光電二極管和具有半導體元 件(例如，晶體管)用于放大的像素內(nèi)放大器(像素信號生成器的 實例)。
固態(tài)成像設備1可以使像素陣列單元10通過采用分色濾色器 來解決彩色成^f象的問題。即，例如，在所謂的Bayer配置中，在光 接收表面(來自像素陣列單元10的電荷生成器(光電二極管)的 電磁波(在該實施例中為光)入射在其上)上設置具有用于獲取彩 色圖像的多個色彩的濾色器的組合的分色濾色器中的 一 個濾色器， 從而處理彩色成像問題。
該實施例中的歹'J AD電路25包括差分處理器(CDS ) 25a， 通過在緊接將像素復位為像素信號So的參考電平后的信號電平(下 文稱作"復位電平")和信號電平之間執(zhí)行差分處理來獲取由復位 電平和信號電平之間的差所表示的信號分量；以及AD轉(zhuǎn)換器
(ADC) 25b，將作為像素信號的參考電平的復位電平與信號電平 之間的差的信號分量轉(zhuǎn)換成N比特數(shù)字數(shù)據(jù)。
差分處理器25a和AD轉(zhuǎn)換器25b不限于該配置順序。例如， 如圖l所示，可通過差分處理器25a在^t擬的復位電平和信號電平 之間執(zhí)行差分處理，隨后可通過AD轉(zhuǎn)換器25將差分處理結果轉(zhuǎn) 換成數(shù)字數(shù)據(jù)?？蛇x地，盡管沒有示出，但可通過AD轉(zhuǎn)換器25b 分別將復位電平和信號電平轉(zhuǎn)換成數(shù)字數(shù)據(jù)，隨后可通過差分處理 器25a獲取數(shù)字數(shù)據(jù)之間的差分。模擬差分處理不是必須的。差分處理器25a的功能等同于計算像素信號電壓Vs的復位電 平Srst與包括真實信號分量Vsig (對應于所接收的光強度)的信號 電平Ssig之間的差的處理(CDS處理)，乂人而消除4皮稱為固定才莫式 噪聲(FPN)或復位噪聲的噪聲信號分量。
以這種方式，該實施例中的列AD電^各25可,皮配置為用作具 有將從像素陣列單元IO傳輸?shù)哪M像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)的AD 轉(zhuǎn)換功能和抑制并消除噪聲分量的功能的AD轉(zhuǎn)換和噪聲消除信號 處理器。列AD電路25執(zhí)行將從由用于選擇行地址的垂直掃描器 14所選擇的行中的單位像素3輸出的像素信號電壓Vx以行為單位 轉(zhuǎn)換成n比特ft字數(shù)據(jù)的處理'和p喿聲消除信號處理。
列處理器26的AD轉(zhuǎn)換處理可采用通過^f吏用列AD電路25(具 體地，AD轉(zhuǎn)換器25b)將以行為單位并列存儲的模擬信號逐行轉(zhuǎn) 換成數(shù)字數(shù)據(jù)的方法。此時，可采用參考信號比較型(單個斜率積 分型或斜坡信號比較型)AD轉(zhuǎn)換方式。該方式可通過簡單的結構 實現(xiàn)AD轉(zhuǎn)換器，因此即使當它們被平行配置時，也不會增大電路 規(guī)模。
此時，考慮到AD轉(zhuǎn)換器25b的電路結構或操作，AD轉(zhuǎn)換器 可以與AD轉(zhuǎn)換處理一起執(zhí)行以從垂直信號線19輸入的電壓模式 獲取緊接復位像素之后的復位電平與像素信號的真實信號電平(對 應于所4妄收的光強度)之間的差的CDS處理，并且可以用作用于 消除諸如固定模式噪聲的噪聲信號分量的差分處理器25a。在參考 信號比較型AD轉(zhuǎn)換中，AD轉(zhuǎn)換器基于從轉(zhuǎn)換開始(比較處理開 始)到轉(zhuǎn)換結束(比較處理結束)的時間周期來確定有效計數(shù)操作 周期(表示周期的信號被稱作計數(shù)使能信號)，并根據(jù)計數(shù)使能信 號將模擬處理信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)。在列AD電路25中使用參考信號比較型AD轉(zhuǎn)換方式僅僅是 一個實例，也可以〗吏用其他電路結構，只要能夠4丸行AD轉(zhuǎn)換處理 或噪聲消除處理。列AD電路25以AD轉(zhuǎn)換方式轉(zhuǎn)換像素信號電壓 Vx，并水平地傳輸所得到的凄t字凄t據(jù)，4旦是也可以水平地傳輸與<象 素信號電壓Vs相對應的模擬信息。在這種情況下，差分處理器25a 優(yōu)選執(zhí)行以像素列為單位獲取像素信號電壓Vx的復位電平Srst與 信號電平Ssig之間的差的CDS處理。
驅(qū)動控制器7具有從像素陣列單元10中順序讀取信號的控制 電路功能。例如，驅(qū)動控制器7包括水平掃描器(列掃描電路) 12，控制列地址或列掃描；垂直掃描器(行掃描電路)14,控制行 地址和^f亍掃描；以及通信定時控制器20，具有生成內(nèi)置時鐘的功能。
單位像素3通過用于選擇行的行控制線15連接至垂直掃描器 14,并通過垂直信號線19連"l妄至具有為每個垂直列i殳置的列AD 電路25的列處理器26。這里，行控制線15表示從垂直掃描器14 延伸至l象素的所有配線。
垂直掃描器14用于選才奪4象素陣列單元10的行，并將所需脈沖 提供給所選行。例如，垂直掃描器14包括垂直地址設置器14a, 在垂直方向上定義讀取行(選擇像素陣列單元10中的行)；以及垂 直驅(qū)動器14b,纟是供脈沖并驅(qū)動用于在通過垂直地址i殳置器14a定 義的讀取地址(行方向)中的單位像素3的行控制線15。垂直地址 設置器14a選擇用于電子快門的行以及信號讀取行(讀取行也被 稱作選擇行或信號輸出行)。
水平掃描器12具有與時鐘同步地順序選擇列處理器26中的列 AD電路25并將通過將像素信號轉(zhuǎn)換至數(shù)字數(shù)據(jù)獲取的數(shù)據(jù)傳輸至 水平信號線(水平輸出線)18的讀取掃描器功能。例如，水平掃描 器12包括水平解碼器12a,在水平方向上定義讀取列(選擇列處理器26中的各個歹'J AD電路25 );以及水平馬區(qū)動器12b，才艮才居由水 平解碼器12a定義的讀取地址將列處理器26的信號(AD轉(zhuǎn)換數(shù)據(jù)) 傳輸至水平信號線18。
水平信號線18是用于傳輸由列AD電路25生成的數(shù)據(jù)的總線。 水平信號線18的^t目對應于由列AD電路25處理的比特數(shù)n (n 為正整數(shù))或其二倍，例如，當比特數(shù)為10 ( =n)時，其為10或 20。具體地，當列AD電路25執(zhí)行復位分量和信號分量之間的差 分處理時，水平信號線的數(shù)目等于被列AD電路25處理的比特數(shù)n。 另一方面，當列AD電路25后級(例如，數(shù)字計算器29)執(zhí)行復 位分量與信號分量之間的差分處理時，水平信號線的數(shù)目為2n，其 中，n條用于傳輸復位分量的AD轉(zhuǎn)換結果，n條用于傳輸信號分 量的AD轉(zhuǎn)換結果。
盡管圖中沒有示出，但通信定時控制器20包括定時生成器 TG功能塊(讀取地址控制器的實例)，提供單元操作所需的預定定 時的時鐘或脈沖信號；以及通信接口功能塊，通過終端5a接收從 外部主控制器提供的主時鐘CLKO,通過終端5b接收表示操作模式 并從外部主控制器提供的數(shù)據(jù)，并將包括固態(tài)成像設備l的信息的 數(shù)據(jù)輸出至外部主控制器。
例如，水平地址信號纟皮輸出至水平解碼器12a,垂直地址信號 凈皮輸出至垂直解碼器14a。解碼器12a和14a 4妄收信號，并選擇對 應于信號的行或列。水平掃描器12或垂直掃描器14包括用于設置 地址的解碼器12a或14a，響應于由通信定時控制器20給出的控制 信號CN1和CN2通過移動纟喿作(掃描)來切:換讀取地址。
由于以二維矩陣配置單位像素3，所以通過執(zhí)行訪問并獲取通 過在單位像素3中設置的像素信號生成器生成的、以行為單位(逐 列平行)通過垂直信號線19在列方向上輸出的模擬像素信號的(垂直)掃描讀取j乘作，隨后執(zhí)4于訪問作為垂直列的配置方向的4于方向 并將像素信號(在該實施例中為數(shù)字化的像素數(shù)據(jù))讀出至輸出側(cè) 的(水平)掃描讀取操作，可以實現(xiàn)讀取像素信號或像素數(shù)據(jù)的讀 取速度的增加。當然，可以代替掃描讀取操作來執(zhí)行通過直接尋址
將被讀取的單位像素3僅讀取所需單位像素3的信息的隨機訪問操 作。
通過使用與半導體集成電路制造技術相同的技術與像素陣列 單元10 —起在單晶硅等的半導體區(qū)域中單片形成諸如水平掃描器 12或垂直掃描器14的驅(qū)動控制器7的組元，以形成所謂的一個芯 片(形成在單個半導體基板上)，其是作為半導體系統(tǒng)實例的CMOS 圖像傳感器，并構成根據(jù)該實施例的固態(tài)成像設備1的一部分。
固態(tài)成像設備l可以具有一個芯片結構，其中，在半導體區(qū)域 中單片形成組元，或者可以具有成像功能的模塊結構，其中，集成 并封裝諸如成像透鏡、光學低通濾波器和紅外截止濾光器的光學系 統(tǒng)以及諸如像素陣列單元10、驅(qū)動控制器7和列處理器26的信號 處理器。
在具有上述結構的固態(tài)成像設備l中，通過垂直列經(jīng)由垂直信 號線19將從單位像素3輸出的像素信號提供給列處理器26的列 AD電路25。
在沒有包括數(shù)據(jù)存儲和傳輸輸出單元256的基本結構中，AD 轉(zhuǎn)換器25b或差分處理器25a的輸出連接至水平信號線18。當像素 信號通過差分處理器25a經(jīng)受差分處理、隨后通過AD轉(zhuǎn)換器25b 轉(zhuǎn)換成數(shù)字數(shù)據(jù)時，AD轉(zhuǎn)換器25b的輸出連接至水平信號線18。 相反，當Y象素信號通過AD轉(zhuǎn)換器25b^皮轉(zhuǎn)換成數(shù)字數(shù)據(jù)、隨后通 過差分處理器25經(jīng)受差分處理時，差分處理器25a的輸出連接至 水平信號線18。下文中，如圖1所示々b殳為前者。通過控制線12C將控制脈沖(水平數(shù)據(jù)傳輸時鐘(()H )從水平掃
描器12輸入至AD轉(zhuǎn)換器25b 。 AD轉(zhuǎn)換器25b具有用于存儲計凄t 結果的鎖存功能并保存數(shù)據(jù)直至通過控制線12c給出控制脈沖為 止。
在該實施例中，在列AD電i 各25的flT出側(cè)，如圖所示，在AD 轉(zhuǎn)換器25b的后級設置作為存儲在AD轉(zhuǎn)換器25b中存儲的計數(shù)結 果的N比特存^f渚單元的凄t據(jù)存〗諸和傳^rllr出單元256以及作為i殳置 在AD轉(zhuǎn)換器25b與數(shù)據(jù)存儲和傳輸輸出單元256之間的數(shù)據(jù)開關 實例的開關(選l奪器SEL) 258。
當設置數(shù)據(jù)存儲和傳輸輸出單元256時，在與其它垂直列的開 關258共同的預定定時，將作為控制脈沖的存儲傳輸指示脈沖CN8 從通信定時控制器20提供至開關258。
當基于加載功能提供存儲傳輸指示脈沖CN8時，開關258將 對應列中的AD轉(zhuǎn)換器25b的數(shù)據(jù)傳輸至數(shù)據(jù)存儲和傳輸輸出單元 256。數(shù)據(jù)存儲和傳輸輸出單元256存儲所傳輸?shù)臄?shù)據(jù)。
在該實施例的水平掃描器12中，列處理器26的差分處理器25a 和AD轉(zhuǎn)換器25b具有在執(zhí)行它們自身處理的同時讀取存儲在數(shù)據(jù) 存儲和傳輸輸出單元256中的數(shù)據(jù)以對應于開關258的讀取掃描器 功能。
當設置數(shù)據(jù)存儲和傳輸輸出單元256時，存儲在AD轉(zhuǎn)換器25b 中的AD轉(zhuǎn)換數(shù)據(jù)可以被傳輸至數(shù)據(jù)存儲和傳輸輸出單元256。因 此，可以獨立地控制AD轉(zhuǎn)換器25b的AD轉(zhuǎn)換處理和AD轉(zhuǎn)換結 果到水平信號線18的讀取4喿作，因此，實現(xiàn)并行地執(zhí)行AD轉(zhuǎn)換 處理和向外部的信號讀取纟喿作的流水線才喿作。例如，AD轉(zhuǎn)換器25b通過在其中鎖存(存儲)像素數(shù)據(jù)的AD 轉(zhuǎn)換結果來完成AD轉(zhuǎn)換。此后，數(shù)據(jù)在預定定時傳輸至數(shù)據(jù)存儲 和傳輸輸出單元256并存儲在其中。此后，列AD電路25在預定 時刻通過與經(jīng)由控制線12c從水平掃描器12輸入的控制脈沖同步 的移動操作將存儲在數(shù)據(jù)存儲和傳輸輸出單元256中的像素數(shù)據(jù)通 過輸出終端5c從具有列處理器26和像素陣列單元10的芯片中輸 出。
參考信號比較AD轉(zhuǎn)換的結構
圖2A和圖2B是示出用于執(zhí)行參考信號比較AD轉(zhuǎn)換的基本電 路結構的示圖。
如圖2A所示，用于執(zhí)行參考信號比4交AD轉(zhuǎn)換的第一結構實 例包括將AD轉(zhuǎn)換參考信號SLP_ADC提供給列處理器26的參考信 號生成器27。 AD轉(zhuǎn)換參考信號SLP—ADC可具有逐漸線性變化以 增大^f象素信號電壓Vx的振幅的波形作為具有總體傾斜的處理信 號，并且其變化可表現(xiàn)為逐漸變化的平滑斜面形狀或臺階形狀。
參考信號生成器27包括DA轉(zhuǎn)換電路(DAC: lt模轉(zhuǎn)換器) 27a，根據(jù)由來自通信定時控制器20的控制數(shù)據(jù)CN4表示的初始值 與計凄t時鐘CKdac同步地生成參考信號SLP—ADC，并將生成的參 考信號SLP_ADC作為AD轉(zhuǎn)換參考電壓(ADC參考信號)提供給 列處理器26的AD轉(zhuǎn)換器25b。盡管在圖中沒有示出，但是還可以 提供防噪聲過濾器。
從通信定時控制器20提供給參考信號生成器27的DA轉(zhuǎn)換電 路27a的控制數(shù)據(jù)CN4包括用于將數(shù)字數(shù)據(jù)的變化相對于時間保持 恒定的信息，使得通過處理的參考信號SLP—ADC基本上具有相同 的斜率(變化率)。具體地，與計數(shù)時鐘CKdac同步在每個單位時間內(nèi)將計數(shù)值改變1，并通過電流相加AD轉(zhuǎn)換電路將計數(shù)值轉(zhuǎn)換 成電壓信號。計數(shù)時鐘CKdac可以等于計凄t時鐘CK_CNT。
AD轉(zhuǎn)換器25b包括電壓比較器252,將由參考信號生成器 27的DA轉(zhuǎn)換電路27a生成的參考信號SLP—ADC與以行控制線15 (VI, V2, V3,…，Vv )為單4立/人單4立<象素3通過垂直4言號線19 ( HI, H2,…，Hh)獲取的模擬像素信號進行比較；以及計數(shù)器單元254， 作為計數(shù)器的一個實例，對直到電壓比較器252完成比較處理的時
具有n比特AD轉(zhuǎn)換功能。
該實施例中的i十凌史器單元254包4舌用于^t"i十凄t時4中CK—CNT 進4亍計lt以隨著參考信號SLP_ADC的時間變化生成計凄t凄t據(jù)(計 數(shù)值)的計數(shù)器以及存儲與由計數(shù)器生成的計數(shù)數(shù)據(jù)中的像素信號 電壓Vx相對應的計數(shù)數(shù)據(jù)的數(shù)據(jù)存儲器(計數(shù)值存儲器)的功能。
AD轉(zhuǎn)換器25b在電壓比較器252和計數(shù)器單元254之間包括 控制計數(shù)器單元254的計數(shù)操作周期或計數(shù)數(shù)據(jù)存儲操作的計數(shù)操 作控制器253。計數(shù)操作控制器253包括計數(shù)相位調(diào)節(jié)器(PH SEL ) 260,用于控制計H器單元254的計f^喿作周期(有效計數(shù)^喿作周 期TEN )。從通信定時控制器20為計數(shù)相位調(diào)節(jié)器260提供用于控 制計數(shù)周期的計數(shù)周期控制信號SEL，并從電壓比較器252為其提 供比4交月永沖COMP。
可以考慮計數(shù)周期控制信號SEL的各種用法。例如，可以考慮 均勻控制整個列的計數(shù)器單元254的有效計數(shù)操作周期的用法、將 垂直列分成幾個組(通常為兩組)并通過組來控制有效計數(shù)才喿作周 期的用法、或者才艮據(jù)^象素信號電壓Vx的電平控制有效計凄^喿作周 期的用法。計數(shù)相位調(diào)節(jié)器260基于來自通信定時控制器20的計數(shù)周期 控制信號SEL或者先前列或當前列的電壓比較器252 (可以〗吏用與 電壓比較器252分開的比較器)的像素信號電壓Vx與參考信號 SLP—ADC的比較結果(稱作相位調(diào)節(jié)控制信號)，邏輯地反轉(zhuǎn)(反 相)來自電壓比較器252的比較脈沖COMP并將結果作為計數(shù)使能 信號EN輸出至計數(shù)器單元254,或者將比較脈沖COMP不進行任 何改變地(同相)作為計凝:使能信號EN輸出至計數(shù)器單元254。 計數(shù)相位調(diào)節(jié)器260是確定執(zhí)行實數(shù)計數(shù)操作或補數(shù)計數(shù)操作(換 句話說，確定計數(shù)周期)的計數(shù)周期控制器的一個實例。
例如，通過使用EX-OR (異或)門262作為計數(shù)相位調(diào)節(jié)器 260，比較脈沖COMP輸入至輸入端IN1,且相位調(diào)節(jié)控制信號輸 入至輸入端IN2。在這種情況下，當相位調(diào)節(jié)控制信號處于H電平 時，EX-OR門262邏輯地反轉(zhuǎn)比較脈沖COMP以生成計數(shù)使能信 號EN，并且當相位調(diào)節(jié)控制信號處于L電平時，沒有任何改變地 使用比較脈COMP作為計數(shù)使能信號EN。
在該結構實例的列AD轉(zhuǎn)換處理中，每列設置的電壓比較器252 提供有來自DA轉(zhuǎn)換電路27a的參考信號SLP—ADC,并且使用通 用的參考信號SLP—ADC對將被電壓比較器252處理的像素信號電 壓Vx進行比較處理。當計數(shù)使能信號EN處于H電平時，計數(shù)器 單元254基于計數(shù)時鐘CK_CNT使用計數(shù)相位調(diào)節(jié)器260的輸出作 為計fH吏能信號EN來才丸4亍計數(shù)處理，并存4諸在計ft處理結束時的 計數(shù)結果。
除計數(shù)周期控制信號SEL之外，從通信定時控制器20為AD 轉(zhuǎn)換器25b的計數(shù)相位調(diào)節(jié)器260或計數(shù)器單元254提供用于表示 計^:器單元254是否應該^Vf亍遞減計H才莫式或遞增計凄t沖莫式中的兩 個計數(shù)處理的控制信號CN5或者關于在第一計ft處理或復位處理 中設置初始值Dini的其它控制信息。通過參考信號生成器27生成的臺階形參考信號SLP—ADC被輸 入至與其它電壓比較器252的輸入端RAMP共同的電壓比較器252 的一個豸#入端RAMP。其它l俞入端連4妄至只t應垂直列的垂直4言號線 19,并且來自像素陣列單元10的像素信號電壓被輸入其中。電壓 比較器252的輸出信號(比較脈沖COMP )被提供給計數(shù)相位調(diào)節(jié) 器260。
計數(shù)時鐘CK一CNT從通信定時控制器20輸入至與其它計數(shù)器 單元254的時鐘端CK共同的計數(shù)器單元254的時鐘端CK。盡管 圖中沒有示出其結構，但是計數(shù)器單元254可以通過將包括鎖存的 數(shù)據(jù)存儲器的配線類型改變?yōu)橥接嫈?shù)器類型來具體化，并通過一 個計數(shù)時鐘CK—CNT的輸入執(zhí)行內(nèi)部計數(shù)處理。
當在用于獲取一個^f象素的信號分量Vsig的凄t字凌史據(jù)Dsig的兩 個計凄t處理中切換遞減計凄t才喿作和遞增計凄t才喿作時，優(yōu)選計凄t器單 元254 ^f吏用切4奐遞減計l^t喿作和遞增計^U喿作的遞增遞減計^t器。
另 一方面，當在兩個計凄t處理中^U丸4亍遞減計凝:才喿作或遞增計 凄t操作中的一個時，使用對應于才喿作的遞增計數(shù)器或遞減計數(shù)器中 的一個。然而，原則上，可以偵:切纟奐遞減計凄t:操作和遞增計^b操作 的遞增遞減計lt器^f又執(zhí)4亍遞減計翁:才喿作和遞增計凄t才喿作中的一個。 通常，遞增遞減計數(shù)器需要用于切換模式的電路結構，并且與采用 遞增計婆t器或遞減計^t器的單個計凄t4莫式的結構相比，該電i 各結構 具有較大的電路規(guī)模。因此，當僅執(zhí)行一個操作時，優(yōu)選地不采用 遞增遞減計數(shù)器。
優(yōu)選地，不與計數(shù)時鐘CK—CNT同步輸出計數(shù)值的異步計數(shù) 器被用作作計數(shù)器單元254?；旧?，可以采用同步計數(shù)器，但通 過計數(shù)時鐘CK一CNT限制同步計數(shù)器中所有觸發(fā)器(計數(shù)器的基本 元件)的操作。因此，當需要更高頻率的操作時，僅通過第一觸發(fā)器(計數(shù)器的基本元件)的極限頻率來確定操作極限頻率，因此優(yōu)
選地，將適用于高速操作的異步計數(shù)器用作計數(shù)器單元254。這是 因為不需要時鐘的同步，因此不用阻止時鐘速度。
通過控制線12c從水平掃描器12將控制脈沖輸入至計數(shù)器單 元254。計數(shù)器單元254具有鎖存計數(shù)結果的鎖存功能，并存儲計 數(shù)器輸出值直至通過控制線12c使用控制脈沖給出指示為止。
在AD轉(zhuǎn)換器25b的輸出側(cè)，例如，計凄t器單元254的輸出可 連"l妻至水平信號線18?？蛇x地，如圖1所示，可以在計凌t器單元 254的后級設置作為存儲在計數(shù)器單元254中鎖存的計數(shù)結果的存 儲單元的凄t據(jù)存^f諸和傳輸輸出單元256。
數(shù)據(jù)存儲和傳輸輸出單元256的輸出連接至水平信號線18。水 平信號線18具有與作為列AD電路25的比特寬度的n或2n的比 特寬度相對應的信號線，并通過與沒有示出的輸出線相對應的n或 2n個讀出電路連接至輸出電路28。當然，如上所述，根據(jù)需要可 將數(shù)字計算器29設置在輸出電路28的前級或后級。
這里，考慮到有效計數(shù)操作周期，參考信號比較AD轉(zhuǎn)換處理 被粗略劃分為計數(shù)起始點為參考信號SLP—ADC的變化起始點且計 凄丈結束點為參考信號SLP_ADC等于處理信號電壓的時間點的前半 計數(shù)操作以及計數(shù)起始點為參考信號SLP一ADC等于處理信號電壓 的時間點且計凄t結束點為計數(shù)凄t達到當前時間所期望的計凝:^:的 時間點(通常，最大AD轉(zhuǎn)換周期屆滿的時間點)的后半計數(shù)操作。
在本說明書中，在從參考信號SLP—ADC開始其變化的時間點 到參考信號SLP—ADC等于像素信號電壓Vx的時間點的前半周期 內(nèi)執(zhí)行的計數(shù)操作一皮稱作實數(shù)計數(shù)操作。另一方面，在從參考信號SLP—ADC等于^f象素信號電壓Vx的時間點到最大AD轉(zhuǎn)換周期屆滿 的時間點的后半周期內(nèi)執(zhí)4亍的計翁:才喿作:陂稱作補凄t計凄t操作。
考慮到計數(shù)模式，可以根據(jù)遞增計數(shù)模式或遞減計數(shù)模式粗略 i也劃分計凄t處理。
從垂直信號線19輸出的像素信號So (像素信號電壓Vx)為時 間序列型，其中，信號電平Ssig在包括像素信號的噪聲的復位電平 Srst之后出現(xiàn)作為參考電平。對參考電平(基本等于復位電平Srst 的復位電平Srst)的處理,皮稱作預充電相位處理(可縮寫為P相處 理)或復位計算器周期處理。對信號電平Ssig的處理,皮稱作數(shù)據(jù)相 位處理(可縮寫為D相處理)或數(shù)據(jù)計數(shù)器周期處理。當在P相處 理之后扭J亍D相處理時，D相處理是對4言號電平Ssig的處理，其 中，a^f言號分量Vsig與復4立電平Srst相加。
在第一結構實例中，由于為每個垂直列i殳置計^t器單元254， 所以可以使用各種方法，以通過前半計凄t才喿作和后半計數(shù)操作、計 凄丈才莫式(遞增計ft才莫式或遞減計凄t才莫式)以及P相處理和D相處理 和組合，與參考信號比較AD轉(zhuǎn)換中的AD轉(zhuǎn)換一起逐列執(zhí)行CDS 功能。
另一方面，如圖2B所示，在用于執(zhí)行參考信號比較AD轉(zhuǎn)換 的第二結構實例中，類似于參考信號生成器27,對垂直列共同使用 計數(shù)器單元254。歹U AD電路25包括電壓比較器252和數(shù)據(jù)存儲和 傳輸輸出單元256。計凄t器單元254在P相和D相處理中與參考信 號SLP—ADC的傾斜周期相對應的最大AD轉(zhuǎn)換周期內(nèi)持續(xù)執(zhí)行遞 增計ft操作(或遞減計凄t搡作)。將比特計凄t數(shù)據(jù)(也稱作計凄t時 鐘)CKO， ...， CKn-1 ^是供給每個垂直列的凄t據(jù)存儲和傳輸輸出單 元256。當對應列中的電壓比較器252的比較輸出COMP被反轉(zhuǎn)時，每個垂直列的數(shù)據(jù)存儲和傳輸輸出單元256獲取并存儲計數(shù)器單元 254的計lt凄t據(jù)。
該實例的計數(shù)器單元254包括對計數(shù)時鐘CK—CNT進行計數(shù) 以隨著參考信號SLP—ADC相對于時間的變化生成計數(shù)數(shù)據(jù)(計數(shù) 值)的計數(shù)器。數(shù)據(jù)存儲和傳輸輸出單元256具有存儲由計數(shù)器生 成的計數(shù)凄t據(jù)中對應于J象素信號電壓Vx的計凄t凄t據(jù)的^t據(jù)存儲器 (計數(shù)值存儲器)的功能。
數(shù)據(jù)存儲和傳輸輸出單元256在不同的存儲器中存儲在P相和 D相處玉里中獲耳又的凄t據(jù)Dp (表示Drst)和Dd (表示Drst + Dsig )。 凄丈據(jù)存儲和傳輸輸出單元在水平掃描器12的控制下通過不同的水 平信號線18將在P相和D相處理中獲取的數(shù)據(jù)Dp和Dd傳輸至數(shù) 字計算器29。數(shù)字計算器29通過計算數(shù)據(jù)Dp和Dd之間的差來獲 取4言號分量Vsig的凄t字凄t才居Dsig。
在任何實例或處理方法中，原則上，通過將斜坡形參考信號 SLP—ADC提供給比較器(電壓比較器)、將參考信號SLP_ADC與 通過垂直信號線19輸入的模擬像素信號電壓Vx進行比較、以及當 開始有效計數(shù)操作周期時利用時鐘信號開始計數(shù)操作以在指定的 有效計數(shù)4喿作周期內(nèi)對時鐘凄史進4亍計凄t來4丸行AD轉(zhuǎn)換處理。
在4壬意實例或處理方法中，在執(zhí)4亍P相處理時，讀取單4立<象素 3的復位分量Vrst,并處理像素信號電壓Vx的復位電平Srst。復位 分量Vrst包括作為偏移每個單位像素3的不均勻噪聲。但是，由于 復位分量Vrst的不均勻性通常4艮小并且對整個^f象素共用復位電平 Srst,所以基本知道任意垂直信號線19的像素信號電壓Vx中的復 位分量Vrst的輸出值(=復位電平Srst)。因此，在執(zhí)行P相處理 時，可通過調(diào)節(jié)參考信號SLP—ADC來縮短比較周期。例如，執(zhí)行P相處理時的最大計凄t凄t Drm (=復位電平Srst的AD轉(zhuǎn)換結果的 最大值)為對應于7比特的計數(shù)數(shù)(128個時鐘)。
另一方面，在^Vf亍D相處理時，除復4立電平Srst之外，讀取每 個單位像素3對應于入射光強度的信號分量Vsig,并處理包括信號 分量Vsig的信號電平Ssig。因此，在寺丸行D相時，由于讀取了對 應于入射光強度的信號分量Vsig,所以獲取更寬的比較周期，以極 大地改變提供給電壓比較器252的參考信號SLP_ADC，從而在較 寬范圍內(nèi)確定光強度的大小。例如，D相處理的比專交處理的最大計 數(shù)數(shù)Dsm'被設置為通過將P相處理的最大計數(shù)數(shù)Drm與信號分量 Vsig的AD轉(zhuǎn)換結果的最大值相加所獲取的值，即，對應于最大信 號分量Vsig的最大計凄tlt Dsm。例如，最大計l史tt Dsm處于10 比特計凄《#: ( 1024個時鐘)至12比特計凄t數(shù)(4096個時鐘)的范 圍內(nèi)。使對于復位電平Srst的比4交處理的最大周期短于對于信號電 平Ssig的比較處理的最大周期。通過不將所有周期設置為相同而是 以這種方式設置周期，縮短了兩個轉(zhuǎn)換處理的總AD轉(zhuǎn)換周期。
固態(tài)成傳^殳備的揭:作第一處理實例的l喿作
圖3A是示出參考信號比較AD轉(zhuǎn)換的第 一處理實例的操作的 時序圖。第一處理實例的應用采用了圖2A所示的第一結構實例作 為電^各結構。
當列AD電路25在參考信號比較AD轉(zhuǎn)換中的有效計數(shù)操作 周期內(nèi)執(zhí)行復位電平和信號電平之間的差分處理時，例如，可以在 所有兩個處理中使用第一處理實例，其中，計凄文起始點為參考信號 SLP_ADC開始其變化的時間點，并且計數(shù)結束點為參考信號 SLP—ADC等于處理4言號電壓的時間點。即，在第一處理實例中， 在所有兩個處理中的有效AD轉(zhuǎn)換周期(每個相位的最大AD轉(zhuǎn)換周期)內(nèi)執(zhí)行前半計數(shù)操作(實數(shù)計數(shù)操作)。只要沒有具體描述，
就假設在各個處理中參考信號SLP_ADC的斜率恒定。
在這種情況下，在用于獲取一個像素的信號分量Vsig的數(shù)字 數(shù)據(jù)Dsig的兩個計數(shù)處理中，切換計數(shù)器單元254,以執(zhí)行遞減計 ^b搡作和遞增計凄t操作。在整個才喿作中，D相處理中的遞增計凄t才喿 作可以被認為是對信號電平Ssig的正整數(shù)(正數(shù))進行計數(shù)的操作， D相處理中的遞減計數(shù)操作可以被認為是對信號電平Ssig的負整數(shù) (負數(shù))進行計數(shù)的操作。
盡管省略了詳細描述，^旦例如基本^f吏用與在JP-A-2005-311933 或JP-A-2006-33452中描述的相同4支術。在^皮稱作一4殳參考信號比 專交型的AD轉(zhuǎn)換處理中，首先，在任意處理4亍Vx中對各個垂直列 HI Hh寺丸行第一處理時，即，在作為復位電平Srst的AD轉(zhuǎn)換周 期的P相處理周期中，計凄t器單元254的觸發(fā)器的計凄t值纟皮復位至 P相最大AD轉(zhuǎn)換灰階的最小值min,例如，"0"。隨后，通過將計 禮t器單元254 i殳置為遞減計^U莫式并且并^f于地4丸行對參考信號 SLP一ADC和<象素4言號電壓Vx的電壓比4交器252的P相電平比4交處 理和計凄t器單元254的計凄t處理來^U亍P相電平AD 4爭:換。最初， 布殳i殳參考信號SLP—ADC高于4象素信號電壓Vx的P相電平，并且 電壓比較器252的比較輸出COMP處于H電平。在開始比較處理 之后，在參考信號SLP—ADC等于作為P相電平的復位電平Srst的 時間點，將電壓比較器252的比較輸出COMP從H電平改變至L 電平，并且在計凄t器單元254中存儲表示對應于復位電平Srst的振 幅的數(shù)字值Drst (由加法符號表示-Drst)的計數(shù)值。
在第二處理中，即，在作為對信號電平Ssig的AD轉(zhuǎn)換周期的 D相處理周期內(nèi)，除復位電平Srst之外，讀取對應于每個單位像素 3的入射光強度的信號分量Vsig，并執(zhí)行與P相讀取處理相同的操 作。首先，通過與P相處理相反將計H器單元254i殳置為遞增計數(shù)才莫式并允許并行地寺丸行對參考信號SLP_ADC和4象素信號電壓Vx 的電壓比較器252的D相電平比較處理和計數(shù)器單元254的計數(shù)處 理。最初，4艮i殳參考信號SLP_ADC高于^f象素信號電壓Vx的D相 電平，并且電壓比專交器252的比較輸出COMP處于H電平。在開 始比4交處理之后，在參考信號SLP_ADC等于作為D相電平的信號 電平Ssig的時間點，將電壓比較器252的比較輸出COMP從H電 平改變至L電平，此時，在計數(shù)器單元254中存儲對應于信號電平 Ssig的振幅的計數(shù)值。
此時，與P相相反，通過P相和AD轉(zhuǎn)換所獲取的像素信號電 壓Vx的復位電平Srst的數(shù)字值Drst (為負值)4丸行遞增計數(shù)操作。 由于4言號電平Ssig為通過將4言號分量Vsig與復位電平Srst相加所 獲耳又的電平，所以作為信號電平Ssig的AD轉(zhuǎn)換結果的計數(shù)值基本 上為"Drst + Dsig"。但是，由于遞增計數(shù)操作的起始點為作為復位 電平Srst的AD 4爭4灸結果的"-Drst，，，所以在計凄t器單元254中實 際存儲的計數(shù)值為"-Drst + ( Dsig + Drst) =Dsig"。
即，由于對P相處理以遞減計凄t才莫式以及對D相處理以遞增計 數(shù)模式執(zhí)行計數(shù)器單元254的計數(shù)操作，所以在計數(shù)器單元254中 自動地4丸4亍在作為復位電平Srst的AD轉(zhuǎn)換結果的計凄t^t " - Drst" 與作為信號電平Ssig的AD轉(zhuǎn)換結果的計數(shù)數(shù)"Drst + Dsig"之間 的差分處理(減法處理)，并且作為差分處理結果存儲在計數(shù)器單 元254中的計數(shù)數(shù)Dsig表示對應于信號分量Vsig的數(shù)字數(shù)據(jù)。
如上所述，4吏用P相處理時的遞減i十凄t才喿4乍和D相處理時的遞 增計凄t才喿作的兩次讀取和計lt處理通過計ft器單元254中的差分處 理可以消除包括每個單位像素3的不均勻性的復位電平Srst ，并且 通過簡單的結構可獲取僅對應于每個單位像素3的入射光強度的信 號分量Vsig的AD轉(zhuǎn)4奐結果。因此，歹ll AD電路25用作CDS處理 功能單元以及將模擬像素信號轉(zhuǎn)換成數(shù)字像素數(shù)據(jù)的數(shù)字轉(zhuǎn)換器。在第一處理實例的AD轉(zhuǎn)4灸處理中，由于通過對一個^f象素4言號 的第 一計凄t處理和第二計tt處理4吏P相經(jīng)受遞減計凄t處理且D相經(jīng) 受遞增計凄t處理，所以P相經(jīng)受補lt計lt處理，并且D相經(jīng)受實凄t 計數(shù)處理。實際上，補數(shù)計數(shù)處理為負計數(shù)處理和減法因子。實數(shù) 計凄史處理為正計凄t處理和加法因子。
在第一處理實例的應用中，在用于獲取像素信號分量Vsig的 凄t字凄t據(jù)Dsig的兩種計凄t處理之間切4灸遞減計H操作和遞增計H 操作。因此，優(yōu)選將切換遞減計數(shù)操作和遞增計數(shù)操作的遞增遞減 計數(shù)器用作計數(shù)器單元254。
當在計凄史器單元254的后級i殳置凄史據(jù)存儲和傳輸輸出單元256 時，在開始計數(shù)器單元254的操作或水平傳輸之前，將來自通信定 時控制器20作為存儲傳輸指示脈沖CN8的子時鐘DLAT提供給數(shù) 據(jù)存儲和傳輸輸出單元256。凄史據(jù)存儲和傳輸1#出單元256 4吏用子 時鐘DLAT作為觸發(fā)器將存^f渚在計^:器單元254中的先前行Vx - 1 的數(shù)字凄t據(jù)Dsig存儲在內(nèi)部鎖存電路中。
即，在AD轉(zhuǎn)換周期屆滿之后，計數(shù)器單元254中的數(shù)字數(shù)據(jù) Dsig被傳輸至數(shù)據(jù)存儲和傳輸輸出單元256,并且歹'J AD電路25 開始隨后行Vx的AD轉(zhuǎn)換。在通過列處理器26的每個垂直列的列 AD電路25的AD轉(zhuǎn)換處理之后，通過電平掃描器12順序選擇數(shù) 據(jù)存4諸和傳輸輸出單元256中先前4亍的凄t字凝:據(jù)Dsig,隨后通過用 于傳輸信息的水平信號線18將其傳輸至輸出電路28。此后，對每 列順序重復相同的操作，從而生成二維圖像。
這里，描述以遞減計數(shù)模式執(zhí)行P相處理并且以遞增計數(shù)模式 執(zhí)行D相處理的實例。相反，盡管沒有示出，可以以遞增計數(shù)模式 執(zhí)行P相處理，并且可以以遞減計數(shù)沖莫式執(zhí)行D相處理。在這種情 況下，在D相處理之后存儲在計數(shù)器單元254中的數(shù)據(jù)為負值Dsig。第一處理實例的AD轉(zhuǎn)換處理的特;f正在于，通過對一個〗象素在 第一計^t處理和第二計凄t處理中執(zhí)4亍實凄史計凄t才喿作、對P相扭J亍遞 減計數(shù)處理、并對D相^^亍遞增計凄t處理來寸吏P相經(jīng)受負計ft處理 且4吏D相經(jīng)受正計凄t處理。負計凄t處理結果可以^^人為是減法因 子，正計凄t處理結果可以^皮i人為是加法因子。例如，通過改變參考 信號SLP_ADC的斜率，可以適當?shù)卦O置系數(shù)。通過考慮到特性組 合關于P相4立的遞增計ft處理和關于D相^f立的遞減計^t處理，可以 獲取作為多個像素積和計算結果的數(shù)字數(shù)據(jù)。這里，將不再描述用 于使用第 一處理實例獲取多個像素的積和計算的數(shù)字數(shù)據(jù)的結構。
固態(tài)成像設備的操作第二處理實例的操作
圖3B是示出參考信號比較AD轉(zhuǎn)換的第二處理實例的操作的 時序圖。當列AD電3各25扭J亍復位電平和信號電平之間的差分處 理時，例如，可以在所有兩個處理中4吏用第二處理實例，其中，計 凄丈起始點為參考信號SLP一ADC等于處理信號電壓的時間點，并且 計ft結束點為計凄t凄t達到期望計^t凄t的時間點(通常為最大AD轉(zhuǎn) ^:周期屆滿的時間點)。即，在第二處理實例中，在所有兩個處理 中執(zhí)行后半計數(shù)操作(補數(shù)計數(shù)操作)。
在這種情況下，在用于獲取一個像素的信號分量Vsig的數(shù)字 凄史才居Dsig的兩個計凄t處理中，切:換計凄史器單元254，以l丸4亍每個垂 直列的遞減計凝:才乘作和遞增計凄t搡作。因此，圖2A所示的第一結 構實例-故用作第二處理實例應用中的電路結構。
第二處理實例的基本操作與第 一處理實例沒有很大的差別，但 它們的不同之處在于，考慮到與在最大AD轉(zhuǎn)換周期的后半部分中 ^^亍計凄t處理相對應的凄t才居才交正。即，第二處理實例的整個才喿作可 以被認為是對補數(shù)進行計數(shù)的操作。在這種情況下，由于補數(shù)被計 數(shù)，所以需要用于使最終數(shù)據(jù)變?yōu)閷崝?shù)的數(shù)據(jù)校正結構。在該數(shù)據(jù)才交正結構中，可以^使用第一計^t處理的初始^f直來l是供對策，或者可
以通過使數(shù)字計算器29用作校正器使用數(shù)字計算器29的數(shù)字計數(shù) 來提供對策。當改變初始值時，使通信定時控制器20用作校正器， 并通過通信定時控制器20執(zhí)行初始值的設置。
考慮到數(shù)據(jù)校正的原因如下。首先，假設P相處理中的最大計 數(shù)數(shù)為Drm,并且在D相處理中對應于最大信號分量Vsig的最大 計凄t凄t為Dsm' = Drm + Dsm。 Dsm表示4言號分量Vsig的最大凄t字 數(shù)據(jù)。在這種情況下，D相處理中的最大計數(shù)數(shù)為"Drm+Dsm"。 當在參考信號SLP—ADC等于4象素信號電壓Vx并且在各個圖^f象的
數(shù)處理時，當復位電平Srst的計數(shù)值為Drst時，P相的計數(shù)數(shù)Dp 為"Drm-Drst",并且當信號電平Ssig的計凄K直為Dsig時，D相 的i十凄^f直Dd為"(Drm + Dsm) — ( Drst + Dsig )"。
這里，當以遞增計數(shù)才莫式才丸行P相處理時，以遞減計數(shù)方式才丸 行D相處理時，P相處理/人"0"開始，并且乂人通過P相處理獲耳又 的計凄W直開始D相處理，D相處理后的凄t才居為(Drm - Drst) - {( Drm + Dsm) - ( Drst + Dsig ) }=Dsig - Dsm。為了消去"-Dsm"以獲 取信號分量Vsig的數(shù)字數(shù)據(jù)Dsig,例如，可將第一P相處理的初 始值Dini設置為Dsm,或者可通過數(shù)字計算器29將Dsm與"Dsig -Dsm"才目力口。
在計數(shù)才莫式的組合中，由于在AD轉(zhuǎn)換周期的后半部分中以遞 減計數(shù)才莫式執(zhí)行對信號電平Ssig的補數(shù)計數(shù)操作，所以通過組合補 凄t計凄t才喿作的負計數(shù)特性和遞減計凄t處理的負計凄t特性可以獲耳又 Dsig作為正值。"Dsig-Dsm"表示這樣的情況。在這種情況下， 才艮據(jù)第一初始值的設置，可以緊接著第二處理獲取數(shù)字數(shù)據(jù)Dsig。另一方面，當以遞減計凄t才莫式扭J亍P相處理時，以遞增計教:才莫 式執(zhí)行D相處理，并且/人通過P相處理獲取的計數(shù)值開始D相處 理，D相處理之后的凄t才居為{( Drm + Dsm ) - ( Drst + Dsig )} - ( Drm -Drst) = Dsm - Dsig。為了消去Dsm'以獲耳又4言號分量Vsig的凄t字 數(shù)據(jù)Dsig的負數(shù)，例如，可以將第一 P相處理的初始值Dini設置 為"-Dsm"，或者可以通過數(shù)字計算器29從"Dsm-Dsig，，減去 Dsm。為了將凄t字凄t據(jù)Dsig的負凄t "-Dsig，，變?yōu)檎嗾?，例如，?以從數(shù)據(jù)存儲和傳輸輸出單元256輸出反轉(zhuǎn)比特數(shù)據(jù)，或者可以通 過數(shù)字計算器29反轉(zhuǎn)比特數(shù)據(jù)。然而，由于僅通過比特數(shù)據(jù)的反 轉(zhuǎn)準確地生成差值"1",所以ft字計算器29可以將其加'T，以獲 取精確的數(shù)據(jù)?？蛇x地，通過使數(shù)字計算器29執(zhí)行(Dsm- (Dsm -Dsig) }的操作，可以獲取數(shù)字數(shù)據(jù)Dsig。
在計數(shù)模式的組合中，由于在AD轉(zhuǎn)換周期的后半部分中以遞 增計數(shù)模式對信號電平Ssig執(zhí)行補數(shù)計數(shù)操作，所以可以通過組合 補凄t計lt操作的負計凄t特性和遞增計凄t處理的正計凄t特性，可以獲 4尋Dsig作為負4直。"Dsm-Dsig，，表示這種情況。
將參照圖3B描述參考信號比較AD轉(zhuǎn)換的第二處理實例的操 作。首先，在作為P相處理周期準備的Drm計tt周期內(nèi)，通過電壓 比較器252執(zhí)行參考信號SLP_ADC與像素信號電壓Vx的比較， 當參考信號SLP—ADC等于像素信號電壓Vx的復位電平Srst時， 反轉(zhuǎn)電壓比較器252的比較輸出COMP,并反轉(zhuǎn)計數(shù)使能信號EN (=相位調(diào)節(jié)的比較輸出PCOMP ) ( COMP與PCOMP的相位彼此 相反)。此時，計凄史器單元254從初始值Dini開始遞減計數(shù)操作， 并在P相處理周期之后的Drm時鐘停止計數(shù)操作。因此，由于計數(shù) 器單元254對"Drm-Drst"時鐘進行遞減計凄t,所以在P相處理 結束之后存4諸"Dini - ( Drm - Drst)"。當初始<直Dini為灰階最小 值="0"時，計數(shù)器單元254存儲"-(Drm-Drst )，，。接下來，在作為D相處理周期準備的Dsm'計數(shù)周期內(nèi)，通過 電壓比4交器252扭^亍參考信號SLP—ADC與^f象素信號電壓Vx的比 較，在參考信號SLP_ADC等于像素信號電壓Vx的信號電平Ssig 的時間點(Drst + Dsig時4中過去之后)反壽爭電壓比4交器252的比專交 輸出COMP,并反轉(zhuǎn)計數(shù)使能信號EN ( COMP與PCOMP相位彼 此相反)。此時，計ft器單元254開始遞增計凄t才喿作，并在D相位 處理周期之后的Dsm' = Drm + Dsm時鐘4f止計凄t才喿作。
因此，計凄t器單元254對"Dsm'- ( Drst + Dsig )，，時鐘進4亍遞 增計數(shù)。此時，由于從P相處理獲得的計凄W直"Dini - ( Drm - Drst)" 開始執(zhí)行遞增計數(shù)處理，所以計數(shù)器單元254存儲Dini- ( Drm-Drst) + ( Dsm' - ( Drst + Dsig )) =Dini - ( Drm - Drst) + ( Drm
+ Dsm) - (Drst + Dsig) - Dini + Dsm - Dsig 。計數(shù)值"Dini + Dsm
-Dsig"的數(shù)據(jù)Dout傳輸至lt字計算器29。
凄t字計算器29 4交正與信號數(shù)據(jù)Dsig的最大值相對應的最大計 數(shù)數(shù)Dsm和初始值Dini。即，數(shù)字計算器29與對已經(jīng)經(jīng)受補數(shù)計 數(shù)操作的像素數(shù)據(jù)的補數(shù)計數(shù)操作一起執(zhí)行數(shù)據(jù)校正。例如，如圖 所示，當初始值Dini為最小灰階值="0"時，計數(shù)器單元254存 儲"Dsm-Dsig",并將數(shù)據(jù)作為數(shù)據(jù)Dout傳輸至數(shù)字計算器29。 因此，凄t字計算器29可以通過乂人與信號ft據(jù)Dsig的最大值相對應 的最大計彩:凄t Dsm中減去凝:才居Dout 乂人Dsm - ( Dsm - Dsig )中獲 耳又最終的信號凄t據(jù)Dsig。
這里，已經(jīng)描述了以遞減計ft才莫式扭J亍P相處理并且以遞增計 數(shù)模式執(zhí)行D相處理的實例。但是，盡管沒有示出，相反，可以以 遞增計凄t才莫式?jīng)_丸4于P相處理，并且可以以遞減計凄t;漠式^U于D相處 理。在這種情況下，在D相處理之后存4諸在計^t器單元254中的凄史 據(jù)為"Dini - Dsm + Dsig"，并且信號分量Vsig的AD轉(zhuǎn)換數(shù)據(jù)Dsig 為正數(shù)。如上所述，為了消去"-Dsm"以獲得信號分量Vsig的數(shù)字凄t才居Dsig,例如，P相處理中的初始j直Dini 一皮i殳置為Dsm，或者 當初始值Dini為"0"時，婆丈字計算器29可將Dsm與"Dsig - Dsm" 才目力口。
在第二處理實例的AD轉(zhuǎn)換處理中，在對一個〗象素的第一計凝: 處理和第二計數(shù)處理中執(zhí)行補數(shù)計數(shù)操作，在一個處理中執(zhí)行負計 數(shù)處理，并且在另一個處理中執(zhí)行正計數(shù)處理。補數(shù)計數(shù)操作可以 基本上視為負計數(shù)處理。當在負方向上執(zhí)行補數(shù)計數(shù)操作時，其處 理結果可以被視為加法因子。當在正方向上執(zhí)行補數(shù)計數(shù)操作時， 其處理結果可以^皮3見為減法因子。例如，通過適當?shù)馗淖儏⒖夹盘?SLP_ADC的斜率，可以正確地設置系數(shù)。通過考慮到特性組合遞 增計凄t處理和遞減計凄t處理，可以獲取Jt字lt據(jù)作為多個j象素的積 和計算結果。但是，對應于補數(shù)計數(shù)操作的初始值Dini的處理應該 注意第二處理實例的特性。這里，將不再描述使用第二處理實例用 于獲耳又多個^f象素的積和計算的^:字數(shù)據(jù)的結構。
固態(tài)成傳^殳備的才喿作第三處理實例的l喿作
圖3C和圖3D是示出參考信號比較AD轉(zhuǎn)換的第二處理實例的 才喿作的時序圖。這里，圖3C示出了原理的第一實例，圖3D示出了 原理的第二實例。
當采用參考信號比較AD轉(zhuǎn)換方式時，第三實例具有在抑制計 數(shù)器單元254面積增大的同時與AD轉(zhuǎn)換一起可執(zhí)行差分處理功能 的結構。
該電^各結構采用以下結構在第一和第二 AD轉(zhuǎn)4奐處理的時刻 以相同的計數(shù)模式執(zhí)行計數(shù)操作，其計數(shù)相位一皮改變，而不采用計 凄t才莫式改變結構。類似于第一處理實例或第二處理實例，在第二計 凄史處理時乂人第 一計凄t處理的結果開始計lt處理。在第三處理實例中，由于不需要切換計凝:才莫式，所以可以采用 圖2 A所示的第 一 結構實例和圖2 B所示的第二結構實例作為電^各結構。
這里，"使用不同的計數(shù)相位"是指在第一 AD轉(zhuǎn)換處理(例 如，P相處理)和第二AD轉(zhuǎn)換處理(例如，D相處理)之間計數(shù) 處理周期不同。更具體地，在,人參考信號SLP_ADC開始其變化的 時間點到參考信號SLP—ADC等于〗象素信號電壓Vx的時間點的時 間周期內(nèi)所執(zhí)4亍的計凄t處理以及在乂人參考信號SLP_ADC等于像素 信號電壓Vx的時間點到最大AD轉(zhuǎn)換周期屆滿的時間點(參考信 號SLP_ADC 4亭止其變4b的時間點)的時間周期內(nèi)所^^亍的計凄史處 理之間的差指的是計數(shù)相位的差。
即，在兩個計數(shù)處理中，使用反轉(zhuǎn)比較輸出COMP的時間點作 為基準，組合作為前半計凄t才喿作的實ft計婆《處理和作為后半計凄t才喿 作的4卜凄t計凄t處理。
通常，從參考信號SLP—ADC開始其變化的時間點到參考信號 SLP—ADC等于〗象素4言號電壓Vx的時間點的時間周期以及/人參考 信號SLP一ADC等于像素信號電壓Vx的時間點到最大AD轉(zhuǎn)換周 期屆滿的時間點的時間周期對應于從電壓比較器252輸出的比較脈 沖COMP的$#出電平。因此，可用確定在比4交月永沖COMP處于L 電平時的周期或比專交^永沖處于H電平的周期期間是否應該4丸4亍計 數(shù)處理。
另外，為了在第三處理實例中獲耳又作為兩個計凄t處理的差分處 理結果，在第一方式中，在開始第一計數(shù)處理時，對應于計數(shù)才莫式 的符號(正或負)被附加給與在參考信號SLP_ADC等于像素信號 電壓Vx的時間點之后所執(zhí)行的計數(shù)處理的最大AD轉(zhuǎn)換周期相對 應的計數(shù)值，以設置初始值Dini，并從初始值Dini開始計數(shù)處理。可選地，在第二方式中，類似于第一處理實例，計凄丈處理/人"0"
開始，并在完成第二計ft處理之后，計凄t器單元254后級的^t字計 算器29 4文正初始〗直Dini。第一方式適用于在計凄t器單元254的后 級不需要校正初始值Dini并且期望一個像素的AD轉(zhuǎn)換處理結果的 情況。另一方面，第二方式適用于期望多個像素的信號分量Vsig 的積和計算的AD轉(zhuǎn)換處理結果的情況。
即，在第三處理實例中，當其它側(cè)被賦予信號電平Ssig的計數(shù) 處理時，對信號電平Ssig的計數(shù)處理可以被視為補數(shù)計數(shù)操作。在 這種情況下，由于補數(shù);波計數(shù)，所以需要用于獲耳又最終凄t據(jù)作為實 數(shù)的數(shù)據(jù)校正結構。在數(shù)據(jù)校正結構中，可以使用第一計數(shù)處理的 初始值來獲得對策，或者可以使用作為隨后電路的數(shù)字計算器29 的數(shù)字計算來獲得對策。
原理第一實例
例如，在圖3C所示的第一實例中，遞增計凄t器一皮用作計凄t器 單元254。在對作為減法因子的處理信號實例的第一復位電平Srst 執(zhí)行AD轉(zhuǎn)換處理時，在從參考信號Vslop等于像素信號電壓Vx (復位電平Srst)的時間點到參考信號Vslop達到預定最終值的時 間點(具體地，到最大AD轉(zhuǎn)換周期屆滿的時間點)的時間周期內(nèi)， 以遞增計數(shù)模式執(zhí)行計數(shù)處理。在對作為加法因子實例的第二信號 電平Ssig執(zhí)行AD轉(zhuǎn)換處理時，在從參考信號Vslop從初始值 SLPJni開始其變化的時間點到參考信號Vslop等于^f象素信號電壓 Vx U言號電平Ssig)的時間點的時間周期內(nèi)，以遞增計翁:4莫式^M亍 計凄t處理。
在這種情況下，如圖所示，在對第一復位電平Srst的AD轉(zhuǎn)換 處理中的計數(shù)數(shù)(描述為Drst—cnt)是通過將與乂人參考信號Vslop 開始其變化時的時間點到參考信號Vslop等于^f象素信號電壓Vx(復位電平Srst)的時間點的時間周期相對應的計翁:^:Drst乂人與對復位 電平Srst的最大AD轉(zhuǎn)換周期相對應的最大計數(shù)數(shù)Drm中減去所獲 得的值(=Drm-Drst)。因此，通過圖中所示的表達式(1-1 )來表 示第一 AD轉(zhuǎn)換處理之后存4諸在計凄t單元254中的計凝:值Dl 。
這里，當?shù)谝挥媈t處理的初始值Dini一皮i殳置為與復位電平Srst 的最大AD轉(zhuǎn)換周期相對應的最大計數(shù)凄史Drm的負值時，通過圖中 所示的表達式(1-2 )來表示在對第一復位電平Srst的AD轉(zhuǎn)換處理 之后存4諸在計凄t器單元254中的計翁:值Dl。
在第一 P相處理中，當通過電壓比較器252感測像素信號電壓 Vx的復位電平Vrst且通過計數(shù)器單元254執(zhí)行計數(shù)操作時，可以 看到通過將初始值Dini設置為最大計數(shù)數(shù)Drm的負值，單位像素3 的復位電平Vrst #1讀取，復位電平Vrst經(jīng)受AD轉(zhuǎn)換，并且復位電 平Vrst的數(shù)字數(shù)據(jù)可以被存儲為負值。
為了讀取單位像素3的復位電平Vrst,執(zhí)行對復位電平Vrst的 AD轉(zhuǎn)換，并將復位電平Vrst的數(shù)字數(shù)據(jù)存儲為負值，應該以與第 二計數(shù)處理的計數(shù)模式不同的模式來執(zhí)行第一計數(shù)處理。但是，通 過采用第一實例的操作原理，不需要改變計數(shù)模式。
在對第二信號電平Ssig執(zhí)行AD轉(zhuǎn)換處理時，以與第一處理相 同的遞增計H才莫式，乂人第一 AD轉(zhuǎn)換處理之后存儲在計數(shù)單元254 中的計凄t^直Dl (=Dini+ ( Drm - Drst) = - Drst)開始計凄史處理， 并存儲參考信號Vslop等于像素信號電壓Vx (信號電平Ssig )時的 計數(shù)值。由于如圖所示在乂于第二4言號電平Ssig的AD專爭才奐處理中的 計數(shù)數(shù)(描述為Dsig_cnt)對應于復位電平Srst和信號分量Vsig 的組合，所以為"Drst + Dsig"。因此，通過圖中所示的表達式(2) 來表示第二 AD轉(zhuǎn)換處理之后存儲在計數(shù)器單元254中的計數(shù)值 D2。從表達式(2)可以看出，第二行中所示的減法表達式用于執(zhí) 4亍復位電平Srst和信號電平Ssig之間的減法處理。如可以通過這個 描述所推測的，由于信號電平Ssig是通過將信號分量Vsig與復位 電平Srst相加所獲得的電平，所以作為信號電平Ssig的AD轉(zhuǎn)換結 果的計凄t凄t基本上為"Drst + Dsig"， ^f旦是通過將第二計凄t處理的開 始點:沒置為"-Drst"作為復位電平Srst的AD轉(zhuǎn)換結果，實際上 存4諸的計凄^f直為"—Drst+ (Dsig + Drst) -Dsig"。即，類似于第一實例的操作原理，即使當以相同的模式(該實 例中為遞增計數(shù)沖莫式)^Vf亍兩個計數(shù)處理^f旦是其計凄t相位;波此不同 以及第一計凄t處理的初始〗直Dini ^皮i殳置為第一計tt處理的最大計 數(shù)數(shù)Drm的負值時，也在計數(shù)器單元254中自動執(zhí)行作為復位電平 Srst的AD轉(zhuǎn)換結果的計凄t^t " - Drst"與作為^f言號電平Ssig的AD 轉(zhuǎn)換結果的計數(shù)數(shù)"Drst + Dsig"之間的差分計算(減法處理)，并 且在計數(shù)器單元254中存儲作為差分處理結果的計數(shù)數(shù)Dsig，從而 同時對信號分量Vsig執(zhí)行CDS功能和AD轉(zhuǎn)換功能。在該實例中，初始值Dini祐L設置為最大計lt數(shù)Drm的負值， 《旦是也可以^皮設置為"0"。在這種情況下，通過圖中所示的表達式 (3)表示在第二計數(shù)處理之后存儲在計數(shù)器單元254中的計數(shù)值 D2，并且其是通過將最大計數(shù)數(shù)Drm與信號分量Vsig的數(shù)字值 Dsig相力o所獲4尋的^f直。最大計數(shù)凄tDrm為常凄t,并且可以通過通信定時控制器20進 ;f亍外部調(diào)節(jié)。可才艮據(jù)復位電平Srst的最大AD轉(zhuǎn)4灸周期來確定該值。 從中可以看出，在獲耳又作為多個處理信號的積和計算的凄t字數(shù)據(jù)的 過程中，通信定時控制器20具有使作為積和計算結果的數(shù)字數(shù)據(jù) 成為與對作為減法因子的處理信號的計凄t處理中的參考信號Vslop 從初始值Dini達到最終值的時間周期相對應的計數(shù)值(該實例中為 Drm)的4交正器的功能。通過將數(shù)字計算器29 i殳置在計婆t器單元254的后級并^丸行才交 正操作(在該實例中為減法操作)，可以獲得用于校正的對策，并 且可以容易地獲取信號分量Vsig的數(shù)字值Dsig。在這種情況下， 數(shù)字計算器29具有4交正器功能。然而，通過將初始值DinH殳置為 最大計凄t凄tDrm的負值，由兩個計凄t處理所最終獲得的值表示正信 號分量Vsig，因此，僅可以獲取一個像素的信號分量Vsig的數(shù)字 凄史據(jù)Dsig。因此，該結構對于現(xiàn)有系統(tǒng)來i兌親和性4交高。原理第二實例例如，在圖3D中所示的第二實例中，遞減計凄t器^皮用作計翁: 器單元254。在對作為加法因子實例的第一復位電平Srst執(zhí)行AD 轉(zhuǎn)換處理時，在/人參考信號Vslop 乂人初始值SLP—ini開始其變化的 時間點到參考信號Vslop等于1"象素信號電壓Vx (復位電平Srst)的 時間點的時間周期內(nèi)以遞減計凝:才莫式4丸4亍計#:處理。在乂于作為減法 因子實例的第二信號電平Ssig執(zhí)行AD轉(zhuǎn)換處理時，在從參考信號 Vslop等于像素信號電壓Vx (信號電平Ssig)的時間點到參考信號 Vslop達到預定最終值的時間點(具體地，到最大AD轉(zhuǎn)換周期屆 滿的時間點)的時間周期內(nèi)以遞減計凝:才莫式才丸4亍計凄么處理。在這種情況下，在對第一復位電平Srst的AD轉(zhuǎn)換處理中的計 凄t凄tDrst—cnt為復^f立電平Srst的凄t字4直Drst。因此，考慮到遞減計 數(shù)模式，通過圖中所示的表達式(4)來表示第一 AD轉(zhuǎn)換處理之 后存4諸在計凄t器單元254中的計數(shù)值Dl 。在該實例中，第一復位電平Srst為加法因子的實例，但實質(zhì)上 通過在負方向上才丸行計數(shù)4喿作的遞減計數(shù)才莫式的組合來才丸行減法 處理，因此，如圖中所示表達式(5-1 )的第一行所示，在AD轉(zhuǎn)換 之后可將其改變至減法因子。在對第二信號電平Ssig執(zhí)行AD轉(zhuǎn)換處理時，從參考信號Vslop 等于像素信號電壓Vx (信號電平Ssig)的時間點開始，以與第一 處理相同的遞減計數(shù)才莫式乂人第一 AD轉(zhuǎn)換處理之后存儲在計數(shù)器單 元254中的計凄t凄t "Dini-Drst"開始計凄t處理，當最大AD轉(zhuǎn)換 周期屆滿時停止計數(shù)處理，隨后在計數(shù)器單元254中存儲那個時刻 的計l丈值。/人圖中可以看出，在對第二信號電平Ssig的AD轉(zhuǎn)換處理中的 計數(shù)數(shù)Dsig—cnt是通過將與從參考信號Vslop開始其變化的時間點 到參考信號Vslop等于4象素信號電壓Vx (信號電平Ssig )的時間點 的時間周期相對應的計數(shù)數(shù)"Drst + Dsig"從與對信號電平Ssig的 最大AD轉(zhuǎn)換周期相對應的最大計數(shù)數(shù)Dsm'中減去所獲得的值(= Dsm'- ( Drst + Dsig ))。因此，考慮到遞減計凄史才莫式，通過圖中所 示的表達式(5-1 )來表示第二 AD轉(zhuǎn)4奐處理之后存4諸在計數(shù)器單元 254中的計凄^直D2。在該實例中，第二信號電平Ssig為減法因子的實例，但實質(zhì)上 通過在負方向上執(zhí)行計數(shù)操作的遞減計數(shù)模式的組合來執(zhí)行減法 處理，因此，如圖中所示表達式(5-1 )的第一4亍所示，通過AD轉(zhuǎn)從表達式(5-1 )可以看出，第二行中所示的減法表達式包括與 表達式(2)的第二行所示減法表達式相同的分量，并且在復位電 平Srst與4言號電平Ssig之間執(zhí)4亍減法處理。作為與表達式(2)的 差異，存在分量"Dini - Dsm'，，，但是可以通過對復位電平Srst和 信號電平Ssig以遞增計數(shù)才莫式的兩個計數(shù)處理獲取對應于信號分 量Vsig的凄t字凄t據(jù)Dsig。這里，當將第一計數(shù)處理的初始值Dini設置為與信號電平Ssig 的最大AD轉(zhuǎn)換周期相對應的最大計lt凄t Dsm'時，通過表達式(5-2 )表示在對第二信號電平Ssig的AD轉(zhuǎn)換處理之后存儲在計數(shù)器單元 254中的計凝J直D2。類合乂于第一實例的4喿作原理，實際存4諸的計教: 4直可以為"Dsig"。即，類似于第二實例的操作原理，即使當以相同的模式(在該 實例中為遞減計凄史才莫式)扭^亍兩個計凄史處理zf旦其計凄t相位;波此不同 以及第一計凄t處理的初始^直Dini ^皮i殳置為第二計凄t處理的最大計 數(shù)數(shù)Dsm'的正值時，在計數(shù)器單元254中自動執(zhí)行作為復位電平 Srst的AD轉(zhuǎn)換結果的計數(shù)凄t " - Drst"與作為信號電平Ssig的AD 轉(zhuǎn)換結果的計數(shù)數(shù)"Drst + Dsig"之間的差分處理(減法處理)，并 且可在計^t器單元254中存4諸作為差分處理結果的計ftltDsig,從 而類似于第一實例的操作原理同時對信號分量Vsig執(zhí)行CDS功能 和AD轉(zhuǎn)換功能。當采用對應于第二實例的^喿作原理的結構時，不 需要計數(shù)模式的切換。在第一實例的操作原理中，以遞增計數(shù)模式對復位電平Srst執(zhí) 行補數(shù)計數(shù)處理，以遞增計數(shù)模式對信號電平Ssig執(zhí)行實數(shù)計數(shù)處 理，并且初始值Dini被i殳置為補數(shù)計數(shù)處理的最大計數(shù)數(shù)Drm的 負值，從而實際存儲的計數(shù)值為"Dsig"。相反，在第二實例的操作 原理中，以遞減計數(shù)模式對復位電平Srst執(zhí)行實數(shù)計數(shù)處理，以遞 減計凄t才莫式對信號電平Ssig執(zhí)行補凄t計凄t處理，并且初始值Dini 被設置為補數(shù)計數(shù)處理的最大計數(shù)數(shù)Dsm'的正值，從而實際存儲的 計凄t值為"Dsig"。才艮據(jù)應該^M于補lt計凄t處理的第 一處理或第二處理i殳置遞增 計數(shù)模式或遞減計數(shù)模式，初始值Dini被設置為對應于補數(shù)計數(shù)處 理的最大計數(shù)數(shù)Dsm'的值，并根據(jù)計數(shù)模式設置正或負。因此，第 一實例和第二實例的操作原理在基本結構上;f皮此沒有很大的不同。即，在第二計數(shù)處理之后存儲在計數(shù)器單元254中的計數(shù)值在 第一實例的操:作原理中為"Dini+ (Drm-Drst) + ( Drst + Dsig ) =Dini + Drm + Dsig，，，在第二實例的操:作原理中為"Dini - Dsm'+ Dsig"。在任意情況下，計數(shù)值是通過將初始值Dini和最大計數(shù)數(shù) Drm和Dsm'的調(diào)節(jié)值(第一實例中為"Dini + Drm",在第二實例 中為"Dini - Dsm'")與信號分量Vsig的數(shù)字值Dsig相加所獲得的 值。在該實例中，初始值Dini ^皮設置為最大計數(shù)數(shù)Dsm'，但是也 可以^皮i殳置為"0"。在這種情況下，在第二計數(shù)處理之后存儲在計 凄史器單元254中的計凄W直為"Dini - Dsm' + Dsig = - Dsm' + Dsig"， 并且是通過將最大計數(shù)數(shù)Dsm'從信號分量Vsig的數(shù)字值Dsig中減 去所獲得的值。最大計凄t凄tDsm'為常量，并且可以通過通信定時控 制器20外部調(diào)節(jié)?？梢圆鹏迵?jù)信號電平Ssig的最大AD轉(zhuǎn)換周期來 確定該1直。因此，例如，通過在計ft器單元254的后級i殳置lt字計 算器29并執(zhí)行校正操作(在該實例中為加法操作)，可以獲得用于 才交正的對策，并且可以容易地獲取信號分量Vsig的婆史字l直Dsig。 在這種情況下，數(shù)字計算器29具有校正器功能。然而，通過使通 信定時控制器20具有校正器功能并將初始值Dini設置為最大計數(shù) 值Dsm',由兩個計凄t處理最終獲得的值表示正信號分量Vsig，因 此4又可以獲耳又一個{象素的信號分量Vsig的凄t字凄t據(jù)Dsig。因此， 該結構對現(xiàn)有系統(tǒng)來i兌親和性4交高。固態(tài)成4象i殳備的才喿作第四處理實例的才喿作圖3E使示出參考信號比較AD轉(zhuǎn)換的第四處理實例的操作的 時序圖。第四處理實例對應于在列AD電路25的后級(例如，數(shù)字計 算器2 9 )執(zhí)行復位電平與信號電平之間的差分處理的情況。在這種情況下，僅執(zhí)行遞減計數(shù)操作和遞增計數(shù)操作中的一個，并且在所有兩個處理中，計凄t開始點是參考信號SLP—ADC開 始其變化的時間點，計ft結束點是參考信號SLP—ADC等于處理信 號電壓的時間點，或者計數(shù)開始點是參考信號SLP—ADC等于處理 信號電壓的時間點，計凄t結束點是計邀:凄t達到期望計數(shù)數(shù)的時間點 (通常，為最大AD轉(zhuǎn)換周期屆滿的時間點)。在第四處理實例中，由于不需要改變計凝:才莫式，所以可以采用 圖2 A所示的第 一 結構實例或圖2 B所示的第二結構實例作為電路結 構。當采用第一結構實例時，例如，計凄t器單元254和lt據(jù)存4渚和 傳輸輸出單元256將在P相和D相處理中獲取的數(shù)據(jù)Dp和Dd存 儲在其中不同的存儲器中。圖3E示出了采用圖2B所示第二結構實例的情況。在/人4亍Vx 中的單位4象素3的垂直信號線19—1至19—h的P相電平(復位電平 Srst)的讀取穩(wěn)定后，參考信號生成器27開始將被提供給各列的電 壓比專交器252的參考信號SLP—ADC的時間變化，計lt器單元254 開始遞增計數(shù)操作，從而逐列將參考信號與復位電平Srst進行比較。 當復位電平Srst等于參考信號SLP—ADC時，反轉(zhuǎn)比較輸出COMP。 因此，此時，凄t據(jù)存儲和傳輸輸出單元256^妄收計數(shù)數(shù)據(jù)并將其據(jù) 存4諸在P相凄丈據(jù)Dp的存儲器(存4諸單元1 )中。在D相電平(信號電平Ssig)的讀取穩(wěn)定后，參考信號生成器 27開始將被提供給各列的電壓比較器252的參考信號SLP_ADC的 時間改變，并且計凄t器單元254開始遞增計凄t燥作，/人而逐列將參 考信號與信號電平Ssig進行比較。當信號電平Ssig等于參考信號 SLP_ADC時，反轉(zhuǎn)比較輸出COMP。因此，此時，數(shù)據(jù)存儲和傳 輸輸出單元256接收計數(shù)數(shù)據(jù)并將其存儲在D相數(shù)據(jù)Dd的存儲器 (存儲單元2)中。當AD轉(zhuǎn):換周期屆滿時，在水平掃描器12的控制下，通過n 條水平信號線18將存儲在數(shù)據(jù)存儲和傳輸輸出單元256中的P相 和D相的n比特數(shù)字數(shù)據(jù)Dp和Dd順序傳輸至數(shù)字計算器29。即， 列AD電路25將作為關于復位電平Srst的輸出數(shù)據(jù)和關于信號電 平Ssig的輸出數(shù)據(jù)的計數(shù)結果輸出至數(shù)字計算器29。數(shù)字計算器 29通過使用輸出數(shù)據(jù)Dp和Dd執(zhí)行差分處理"Dd - Dp"來獲取信 號分量Vsig的AD轉(zhuǎn)換數(shù)據(jù)Dsig。此后，通過順序重復每行的相 同操作來生成二維圖像。這里，已經(jīng)描述了以遞增計數(shù)才莫式拍j亍P相處理和D相處理。 盡管沒有示出， <旦相反，可以以遞減計凄t方式^M亍P相處理和D相 處理。在這種情況下，在P相處理之后存儲在計數(shù)器單元254中的 凄丈據(jù)Dp為復位電平Srst的AD轉(zhuǎn)才灸凄史據(jù)Drst的正值，并且在D相 處理之后存4諸在計凄t器單元254中的凄t據(jù)Dd為信號分量Vsig的 AD轉(zhuǎn)換數(shù)據(jù)Dsig的負值。數(shù)字計算器29使用各個圖像的輸出數(shù) 據(jù)Dp和Dd執(zhí)4亍差分處理"-Dd + Dp",從而獲取信號分量Vsig 的AD轉(zhuǎn)換數(shù)據(jù)Dsig。計數(shù)器激活周期的獨立控制如上所述，在參考信號比4交AD轉(zhuǎn)換中，可以通過前半計凄t才乘 作和后半計數(shù)操作、計數(shù)模式(遞增計數(shù)模式或遞減計數(shù)模式)、P 相處理和D相處理以及在列中(每列的列AD電^各25 )沖丸4亍的CDS 處理的組合來使用各種方法。當然，可以組合上述四個處理實例的 計數(shù)模式和計數(shù)相位。在該實施例中，通過基于預定標準獨立控制各列AD電路25 中的AD轉(zhuǎn)換處理周期(比專交周期或計^t周期)(具體地，計凄t器 單元254中的計數(shù)操作周期(也稱作計數(shù)器激活周期))，獲得用于減小輸入振幅對功耗的影響的結構，例如，用于相對于輸入振幅補 償功耗的結構或者用于整體上減小功耗的結構。
下文，將具體描述用于獨立控制計數(shù)器單元254的計數(shù)器激活 周期的結構。
獨立控制第一實施例(第一實例)
圖4A~圖4C是示出根據(jù)第一實施例的第一實例的用于獨立控 制計數(shù)器單元254的計數(shù)器激活周期的結構的示圖。這里，圖4A 是示出用于將第 一實施例(第 一實例)用于實際的電路結構的框圖。 圖4B是示出第一實施例(第一實例)的基本操作的時序圖。圖4C 是示出第一實施例(第一實例)的具體實例的時序圖。
第一實施例一是供用于獨立控制被設置為通過使用"預定標準" 和與預定標準相對應的"獨立控制"之間的關系的第一實例來專門 執(zhí)行前半計數(shù)操作和后半計數(shù)操作的計數(shù)器的結構。因此，分別設 置執(zhí)行前半計數(shù)操作的第 一計數(shù)器和執(zhí)行后半計數(shù)操作的第二計 數(shù)器，并為其分配處理信號。
具體地，在應用于固態(tài)成傳^殳備的第 一 實施例(第 一 實例)中， 每隔預定數(shù)(k歹'J, k為正整數(shù))交替配置第一計數(shù)器和第二計數(shù) 器，以處理對應列的4象素信號電壓Vx。具體地，在"每隔預定數(shù) 交替"的實例中，每隔一列交替配置第一計數(shù)器單元和第二計數(shù)器 單元。
具體地，如圖4A所示，在基于用于才丸行圖2A所示參考信號 比較AD轉(zhuǎn)換的第一結構實例執(zhí)行第一實施例(第一實例)以使各 列的列AD電路25用作專門以-f亍為單^f立^^亍前半計lt捧作和后半 計數(shù)操作的獨立計數(shù)器的電路結構中， 一側(cè)(圖中的偶數(shù)列)的計數(shù)操作控制器253一e (具體地，計數(shù)相位調(diào)節(jié)器260一e )將電壓比較 器252一e的比較輸出COMP_e傳輸至對應列的計凄史器單元254一e而 沒有邏輯反轉(zhuǎn)比較輸出，并且另一側(cè)(圖中的奇數(shù)列)的計數(shù)操作 控制器253_o (具體地，計ft相位調(diào)節(jié)器260—o)邏輯反轉(zhuǎn)電壓比 較器252—o的比較輸出COMP—o并將其傳輸至對應列的計數(shù)器單元 254—o而沒有邏輯反轉(zhuǎn)比較輸出。通過采用這種結構，基于偶數(shù)列 的電壓比較器252一e的比較輸出COMP—e和基于奇數(shù)列的電壓比較 器252—o的比較輸出xCOMP—o具有彼此反轉(zhuǎn)的輸出關系。例如，計數(shù)相位調(diào)節(jié)器260一e將所接收的比較輸出COMP_e 直接或通過非反轉(zhuǎn)緩沖器傳輸至對應列的計數(shù)器單元254_e (對應 于第一計數(shù)器)而沒有邏輯反轉(zhuǎn)電壓比較器252一e的比較輸出 COMP—e。可選地，可以采用以下結構，其中，比專交llr出COMP_e 被4是供給EX-OR門262的輸入端IN1 (參見圖2A ),輸入端IN2 被設置為L電平，以生成非反轉(zhuǎn)輸出，并將非反轉(zhuǎn)輸出傳輸至該列 的計數(shù)器單元254一e。在該圖中，將所接收的比較輸出COMP_e沒 有任何改變地直接輸入對應列的計數(shù)器單元254一e。另一方面，例如，計數(shù)相位調(diào)節(jié)器260—o通過反相器將電壓比 較器252一o的比較輸出COMP一o傳輸至對應列的計數(shù)器單元254_o (對應于第二計凄t器)，,人而邏輯反轉(zhuǎn)比4交輸出?？蛇x地，可以采 用以下結構，其中，將比較輸出COMP—o提供給至EX-OR門262 的車lr入端IN1 (參見圖2A)，其輸入端IN2 ^皮i殳置為H電平，乂人而 生成反轉(zhuǎn)輸出，并將反轉(zhuǎn)輸出傳輸至對應列的計數(shù)器單元254—o。 圖中示出了包括反相器的轉(zhuǎn)換電路264。在用于執(zhí)行第一實施例(第一實例)的電路結構實例中，從通 信定時控制器20輸出作為控制信號CN5的用于控制偶數(shù)列和奇數(shù) 列的計凄t才莫式的UPDOWN信號和xUPDOWN信號。將UPDOWN 信號提供給偶數(shù)列的計數(shù)器單元254，并將xUPDOWN信號提供給奇tt列的計凄史器單元254。當UPDOWN信號或xUPDOWN信號處 于L電平時，計凄t器單元254以遞減計數(shù)才莫式進行才喿作，并且當其 處于H電平時，以遞增計數(shù)模式進行操作。僅可以使用UPDOWN 信號，并且可以通過使用諸如邏輯反轉(zhuǎn)UPDOWN信號的反相器的 反相器電路，通過奇數(shù)列的列AD電路25一o生成作為反轉(zhuǎn)信號的 xUPDOWN信號。在用于將實施例(第一實例)用于實際的電路結構實例中，不 通過數(shù)據(jù)存儲和傳輸輸出單元256，而是將計凄史器單元254的輸出 直4妾連4妻至水平信號線18。計lt器單元254通過在作為第一處理的 P相處理(復位電平Srst的處理)和作為第二處理的D相處理(信 號電平Ssig的處理)中使計數(shù)才莫式改變來逐列自動獲取經(jīng)受了 CDS 處理的數(shù)字數(shù)據(jù)。在采用用于將第一實施例(第一實例)用于實際的電路結構的 固態(tài)成像設備中，在由通信定時控制器20給出的預定定時，每行 都讀取對應于入射光強度的、從像素陣列單元10的單位像素3接 收的像素信號電壓Vx，并通過每列設置的列AD電路25的計數(shù)操 作控制器253來執(zhí)行計數(shù)操作，然后順序輸出數(shù)字數(shù)據(jù)。在該結構 中，例如，偶數(shù)列被分成第一組，奇數(shù)列被分成第二組，并且在相 同的處理周期內(nèi)，以彼此獨立的定時對各組的像素信號電壓Vx進 行計數(shù)。例如，在圖4B的時序圖中示出了第一實施例(第一實例)的 基本操作。在偶數(shù)列的列AD電路25一e中，計數(shù)器單元254_e如下 以遞減計數(shù)才莫式對第一像素信號電壓Vx_e執(zhí)行讀耳又和AD轉(zhuǎn)換處 理。在復位電平Srst—e穩(wěn)定之后，電壓比較器252一e比較參考信號 SLP—ADC與像素信號電壓Vx—e的P相電平(復位電平Srst—e )， 同時DA轉(zhuǎn)換電路27a將參考信號SLP—ADC從初始值開始改變?yōu)?預定斜率。由于在比4交處理開始時參考信號SLP—ADC的電壓高于復位電平Srst—e,所以比4支"永沖COMP—e處于H電平，并且當參考 信號SLP—ADC開始其變化時，計ft器單元254一e以遞減計凄t一莫式 開始計數(shù)操作。此時，計數(shù)初始值被設置為AD轉(zhuǎn)換的最小灰階值 (最小值)，例如，"0"。當參考信號SLP—ADC等于復位電平Srst—e 時，反轉(zhuǎn)電壓比較器252—e的比較輸出COMP—e，并且已經(jīng)接收了 反轉(zhuǎn)輸出的計婆t器單元254一e 4f止遞減計lt操作，并存儲此時的計 凄t值，即，對應于復位電平的最大計數(shù)周期的前半部分的比4交周期 的計ft值。此后，在D相處理期間，在信號電平Ssig—e穩(wěn)定之后，電壓 比較器252_e比較參考信號SLP—ADC與像素信號電壓Vx_e的D 相電平(信號電平Ssig—e),同時DA轉(zhuǎn)換電^各27a將參考信號 SLP_ADC從初始值開始改變至預定斜率。由于在比較處理開始時 參考信號SLP_ADC的電壓高于信號電平Ssig_e，所以比較脈沖 COMP—e處于H電平，并且當參考信號SLP—ADC開始其變化時， 計數(shù)器單元254—e從P相處理之后的計數(shù)值開始以遞增計數(shù)模式開 始計數(shù)操作。當參考信號SLP—ADC等于信號電平Ssig—e時，反轉(zhuǎn) 電壓比較器252一e的比較輸出COMP—e，并且已經(jīng)接收了反轉(zhuǎn)輸出 的計婆t器單元254一e停止遞增計數(shù)才喿作，并存4諸此時的計數(shù)值，即， 對應于信號電平的最大計H周期的前半部分的比4交周期的計#:值。這里，在D相處J里中，由于以與P相處理不同的才莫式/人P相處 理之后的計數(shù)值開始執(zhí)行計數(shù)操作，所以自動執(zhí)行P相AD轉(zhuǎn)換數(shù) 據(jù)Drst_cnt和D相AD轉(zhuǎn)才灸凄t才居Dsig—cnt之間的差分處理。例如， 當假設復位電平Srst_e的計數(shù)值為Drst一e且信號分量Vsig_e的計 數(shù)值為Dsig—e時，在P相處理之后"-Drst_e" ^皮存〗諸在計^t器單 元254—e中，并通過D相處理中"Drst—e + Dsig—e，，的計凄t來反轉(zhuǎn) 比專交輸出COMP e。因此，在計凄t器單元254 e中存儲(-Drst e)+ Drst_e + Dsig—e = Dsig_e。因jt匕，可以看出，在歹'J中自動寺丸4亍CDS 處理。以這種方式，在最大計數(shù)周期與反轉(zhuǎn)比較輸出COMP—e的時間 點之間的關系中，在P相處理周期和D相處理周期內(nèi)，偶數(shù)列的列 AD電^各25一e在最大處理周期的前半部分中(直至反轉(zhuǎn)比4交4#出 COMP—e為止)寺丸4亍計^U喿作。另 一方面，在奇凄t列的列AD電路25—o中，計凄t器單元254—o 如下以遞增計數(shù);漠式對第一{象素信號電壓Vx_o扭j亍讀耳又和AD轉(zhuǎn) 換處理。在復位電平Srst—o穩(wěn)定之后，電壓比4交器252—o比較參考 信號SLP—ADC與4象素信號電壓Vx—o的P相電平(復位電平 Srst—o )，同時DA轉(zhuǎn)換電路27a將參考信號SLP—ADC從初始值開 始改變至預定斜率。由于在比4交處理開始時參考信號SLP_ADC的 電壓高于復^f立電平Srst—o，所以比專交月永沖COMP—o處于H電平，比 較脈沖COMP一o ( = H電平)通過轉(zhuǎn)換電路264 ^皮邏輯反轉(zhuǎn)并^皮傳 輸至計數(shù)器單元254—o,因此計數(shù)器單元254一o處于等待狀態(tài)。當 參考信號SLP—ADC等于復位電平Srst—o時，反轉(zhuǎn)電壓比較器252一o 的比較輸出COMP—o，并且轉(zhuǎn)換器電路264邏輯反轉(zhuǎn)比較輸出 COMP—o ( =L電平)并將其傳輸至計凄大器單元254—o。因此，計 數(shù)器單元254_o以遞增計數(shù)模式開始計數(shù)操作。此時，當通過12 比特將信號分量Vsig轉(zhuǎn)換成數(shù)字數(shù)據(jù)時，計數(shù)初始值被設置為AD 轉(zhuǎn)換的最大灰階值(最大值)，例如，"4096"。該值是對應于D相 處理的最大信號分量Vsig_o的最大計凄t凄t Dsm。此后，當P相處理周期過去時，計lt器單元254_o停止其計凄t 操作。因此，計數(shù)器單元254—o存儲通過將P相的計數(shù)值Dp與初 始值Dsm對目力口所獲4尋的^直。當復^f立電平Srst—o的i十凄K直為Drst—o 時，計數(shù)值Dp為"Drm—o - Drst—o",其是復位電平Srst—o的計數(shù) 值Drst o的補數(shù)。即，在計數(shù)器單元254 o中存儲通過將復位電平Srst__o的計凌^直Drst—o的4卜凄史與4刀始j直Dsm相力口所獲^尋的^直Dsm + ( Drm — Drst—o )。在D相處理周期中，在信號電平Ssig—o穩(wěn)、定之后，電壓比4交 器252_o比壽交參考信號SLP—ADC與^象素信號電壓Vx_o的D相電 平(信號電壓Ssig—o ),同時DA轉(zhuǎn)換電路27a將參考信號SLP—ADC 乂人初始值開始改變至預定斜率。由于在比4交處理開始時參考信號 SLP—ADC的電壓高于信號電平Ssig_o，所以比4交"永沖COMP—o處 于H電平，比較脈沖COMP—o ( = H電平)通過轉(zhuǎn)換器電路264被 邏輯反轉(zhuǎn)并4皮傳輸至計凄t器單元254_o,因此計數(shù)器單元254—o處 于等待狀態(tài)。當參考信號SLP—ADC等于信號電平Ssig—o時，反轉(zhuǎn) 電壓比較器252—o的比較輸出COMP—o，并且轉(zhuǎn)換器電路264邏輯 反轉(zhuǎn)比較輸出COMP_o( = L電平)并將其傳輸至計數(shù)器單元254一o。 因此，計數(shù)器單元254一o從P相處理之后的計數(shù)值開始以遞減計數(shù) 模式開始計數(shù)操作。此后，當D相處理周期過去時，計數(shù)器單元 254一o停止其計IM喿作。因此，計數(shù)器單元254—o存儲通過將D相的計數(shù)值Dd從P相 處理結果中減去所獲得的值。當信號分量Vsig—o的凄t字值為Dsig—o 時，計凄^直Dd為"Dsm'- ( Drst—o + Dsig—o )"。因此，在計凄t器單 元254中存々者通過將信號分量Vsig_o的計凄W直Dsig—o的補凄史乂人P 相處理后的計數(shù)值中減去所獲得的值。結果，在計數(shù)器單元254_o 中存儲Dsm + ( Drm - Drst—o ) - ( Dsm' - ( Drst—o + Dsig一o ))= Dsm + ( Drm - Drsto ) — ( Dsm + Drm — ( Drst—o + Dsig—o ))= Dsig—o。因此，可以看出在列中自動執(zhí)行CDS處理。通過將P相處 理的初始值Dini設置為Dsm,可以看出在數(shù)字計算器29中不需要 數(shù)據(jù)的4交正。以這種方式，在最大計數(shù)周期與反轉(zhuǎn)比較輸出COMP—o的時間 點之間的關系中，在P相處理周期(復位計數(shù)器周期)和D相處理周期(數(shù)據(jù)計數(shù)器周期)內(nèi)，奇數(shù)列的列AD電路25一o在最大處 理周期的后半部分中(反轉(zhuǎn)比較輸出COMP—o之后)執(zhí)行計數(shù)操作。通過將偶數(shù)列和奇數(shù)列中的計數(shù)器單元254一e和254—o的計數(shù)操作周期選擇性地設置為前半部分(直至反轉(zhuǎn)比較輸出COMP_e 為止)或后半部分(反轉(zhuǎn)比較輸出COMP—o之后)，即，通過獨立 地控制偶數(shù)列和奇數(shù)列的計數(shù)周期，計數(shù)激活周期4皮此互補，從而 減小輸入才展幅對功庫毛的影響，例如，相對于ilr入^展幅補償功誶毛。例如，當輸入電平較高(明亮高亮度)時，計數(shù)器單元254一e 的計數(shù)周期被延長，并提高了執(zhí)行前半計數(shù)操作的偶數(shù)列的列AD 電路25—e中的功耗，但是計數(shù)器單元254_o的計數(shù)周期被縮短， 并減小了扭^于后半計教:纟喿作的奇凄t列的列AD電^各25一o中的功誄毛。 因此，總功壽毛幾乎等于中間電平的^f象素信號電壓Vx的兩個處理情 況下的功庫€。例如，當輸入電平較低(黑暗低亮度)時，計數(shù)器單元254一e 的計數(shù)周期被縮短，并降低了執(zhí)行前半計數(shù)操作的偶數(shù)列的列AD 電路25一e中的功耗，^f旦是計凄t器單元254一o的計數(shù)周期#1延長， 并提高了執(zhí)行后半計數(shù)操作的奇數(shù)列的列AD電路25一o中的功耗。 因此，總功肆毛幾乎等于中間電平的4象素信號電壓Vx的兩個處理情 況下的功庫毛。以這種方式，在第一實施例(第一實例)中，可以使被所有列 的計數(shù)器單元254所消耗的源電流均一化。即，通過將列分成執(zhí)行 前半計凄t操作的計lt器組和扭J于后半計^U喿作的計^:器組，源電流 整體上類似于在整個周期內(nèi)一半計tt器單元254 ，喿作的情況而流 動，從而減小了峰值電流。在JP-A-2005-278135和W. Yang等人描述的結構中，由于在偶 凄t列和奇凄t列中都45M于前半計IU喿作，所以所有列的計l欠器單元 254都進行:捧作直至參考信號SLP一ADC等于^f象素信號電壓Vx為 止，隨后所有列的計數(shù)器單元254停止它們的操作。因此，出現(xiàn)了 對應于所有列的源電流流動的周期和源電流不;充動的周期。相反， 在第一實施例(第一實例)中，通過將計數(shù)操作分成前半計數(shù)操作 和后半計數(shù)纟喿作，不管^f象素信號電壓Vx的振幅如何，對應于所有 列的一半的計數(shù)器單元254在整個處理周期內(nèi)才喿作，乂人而將峰值源 電流減小為約1/2。從中可見，當通過才艮據(jù)執(zhí)行前半計數(shù)才乘作的計凄t器單元254和 執(zhí)行后半計數(shù)操作的計數(shù)器單元254的互補關系，輸入電平的圖形 在高度上具有差異時，總功耗不等于處理中間電平的像素信號電壓 Vs時的功耗。在該實例中，當輸入電平的圖形在偶數(shù)列中具有高亮 度且在奇數(shù)列中具有低亮度時，在偶數(shù)列和奇數(shù)列中均延長計數(shù)周 期，并且總功耗大于處理中間電平的^f象素信號電壓Vx時的功庫毛。 相反，當輸入電平的圖形在偶數(shù)列中具有低亮度且在奇數(shù)列中具有 高亮度時，在偶數(shù)列和奇數(shù)列中均縮短計數(shù)周期，并且總功耗小于 處理中間電平的像素信號電壓Vx時的功耗。但是，在一般的條件 下，輸入電平的圖形4艮難具有這種狀態(tài)，并且總功耗等于處理中間 電平的4象素信號電壓Vx時的功苷毛。圖4C示出了第一實施例(第一實例)的具體實例。例如，布￡ 設偶數(shù)列的像素信號電壓為Vx—e，奇數(shù)列的像素信號電壓為Vx—o, 復位電平Srst—e和Srst—o的計ltf直(復位婆t據(jù))Drst—e和Drst—o都 為100,并且信號分量Vsig—e和Vsig—o的計凄tf直(信號凄t據(jù))Dsig—e 和Dsig—o都為1900。在該圖中，像素信號電壓Vx—e與像素信號電 壓Vxo不同，因此比較器的反轉(zhuǎn)定時發(fā)生偏離。但是，由于如上所述像素信號電壓Vx_e實際等于像素信號電壓Vx—o,所以比較器 的反轉(zhuǎn)定時沒有偏離。
首先，在作為P相處理周期所提供的Drm= 128計數(shù)周期中， UPDOWN信號處于L電平，并且偶凄t列的列AD電^各25_e以遞減 計數(shù)模式操作。因此，當參考信號SLP—ADC開始其變化時，所有 計凄t器單元254均乂人初始值"0"開始遞減計凄t才喿作，并且電壓比 較器252比較參考信號SLP_ADC與像素信號電壓Vx—e。在參考信 號SLP—ADC等于l象素信號電壓Vx—e的復4立電平Srst—e時的第100 個時鐘，反轉(zhuǎn)電壓比較器252的比較輸出COMP_e，停止計數(shù)器單 元254的遞減計凄t操作，并在計凄t器單元254中存^f諸計l^f直"-100"。
類似地，在P相處理周期內(nèi)，在奇數(shù)列的列AD電路25一o中， 電壓比4交器252比專交參考信號SLP—ADC與^f象素信號電壓Vx—o。在 參考信號SLP—ADC等于^象素信號電壓Vx—o的復位電平Srst一o時 的第100個時鐘，電壓比較器252的比較輸出COMP—0 4皮反轉(zhuǎn)，隨 后洋皮反相器電路264邏輯反轉(zhuǎn)，并作為比較輸出xCOMP—o傳輸至 計凄t器單元254。由于xUPDOWN信號處于H電平并且計凄t器單元 254以遞增計H才莫式才喿作，所以遞增計凄t燥作乂人初始^f直Dsm = 4096 開始，并且計li器單元254在P相處理單元過去后的第128個時4中 停止計數(shù)操作。因此，由于計數(shù)器單元254從初始值4096開始遞 i曾i十凄t 128-100 = 28個日寸4中，因jt匕，存4諸4096+ 28 = 4124。
從偶數(shù)列的操作和奇數(shù)列的操作之間的比較可以看出，在P相 處理周期中，在最大處理周期的前半部分中(直至反轉(zhuǎn)比較輸出 COMP_o為止)對復位電平Srst_e執(zhí)行計數(shù)操作，并在最大處理周 期的后半部分中(反轉(zhuǎn)比較輸出COMP—o之后)對復位電平Srst_o (其值等于復位電平Srst一e)執(zhí)行計數(shù)操作。因此，偶數(shù)列和奇數(shù) 列的計數(shù)器單元254以互補關系進行操作，因此，沒有同時操作。在作為D相處理周期提供的Dsm' = Drm + Dsm = 128 + 4096 = 4224的計數(shù)周期中，UPDOWN信號處于H電平，并且偶數(shù)列的列 AD電路25一e以遞增計數(shù)模式操作。因此，當參考信號SLP—ADC 開始其變化時，所有計數(shù)器單元254從P相處理之后的值-100開 始遞增計凄t操作，并且電壓比較器252比專交參考信號SLP一ADC與 像素信號電壓Vx一e。在參考信號SLP一ADC等于像素信號電壓Vx_e 的信號電平Ssig_e時的第"100 + 1900" = 2000個時鐘，反轉(zhuǎn)電壓 比較器252的比較輸出COMP—e，停止計數(shù)器單元254的遞增計數(shù) 操作，并在計數(shù)器單元254中存儲計數(shù)值"-100 + 100 + 1900"= 1900。
類似地，在D相處理周期內(nèi)，在奇數(shù)列的列AD電路25一o中， 電壓比較器252比較參考信號SLP—ADC與^f象素信號電壓Vx_o。在 參考信號SLP—ADC等于^f象素信號電壓Vx_o的信號電平Ssig_o時 的第"100+ 1900" =2000個時4中，電壓比4交器252的比專交^T出 COMP—o被反轉(zhuǎn)，隨后通過反相器電路264被邏輯反轉(zhuǎn)，并作為比 較輸出xCOMP_o傳輸至計凄t器單元254。由于xUPDOWN信號處 于L電平且計凄t器單元254以遞減計凄t才莫式l喿作，所以乂人P相處理 之后的值=4124開始遞減計凄W喿作，并且計f史器單元254在D相 處理周期過去之后的第4224個時鐘停止計凄t，喿作。因此，計凄t器 單元254遞減計數(shù)4224 - 2000 = 2224個時鐘，因此存儲4124 - 2224 =1900。
從偶數(shù)列的操作和奇數(shù)列的操作之間的比較可以看出，在D相 處理周期中，在最大處理周期的前半部分中(直至反轉(zhuǎn)比較輸出 COMP—o為止)對信號電平Ssig—e執(zhí)行計數(shù)操作，并在最大處理周 期的后半部分中(反轉(zhuǎn)比較輸出COMP—o之后)對信號電平Ssig—o (其值等于信號電平Ssig—e)執(zhí)行計數(shù)操作。因此，偶數(shù)列和奇數(shù)列的計數(shù)器單元254—e和254一o通過互補關系進行操作，因此，不
同時才喿作。
乂人中可以看出，在所有P相處理周期和D相處理周期中，偶凄t 列的計ft器組和奇ft列的計凄t器組在P相處理周期和D相處理周期 的前半部分和后半部分中執(zhí)4亍計凄丈才喿作。因此，當復4立電平Srst—e 和Srst—o或4言號電平Ssig—e和Ssig_o 4皮此相等時，在各個周期中， 兩個計凄t器組不同時才喿作。因此，可〗吏功庫毛均一化。
在第一實施例(第一實例)的結構中，與稍后描述的第一實施 例(第二實例)的結構相比，由于執(zhí)行后半計數(shù)操作的奇數(shù)列的列 AD電路25一o和執(zhí)行前半計數(shù)操作的偶數(shù)列的列AD電路25一e的 最終計數(shù)值為實數(shù)，所以計數(shù)值可以被直接用作AD轉(zhuǎn)換數(shù)據(jù)。結 果，不需要后級(諸如數(shù)字計算器)中諸如校正處理的后處理，從 而簡化了數(shù)字計算器的功能。由于減少了計算處理，所以可減少用 于計算的延遲時間(等待時間)。
獨立控制第一實施例(第二實例)
圖5A-圖5C是示出根據(jù)第一實施例的第二實例的用于獨立控 制計數(shù)器單元254的計數(shù)器激活周期的結構的示圖。這里，圖5A 是示出用于將第 一實施例(第二實例)用于實際的電路結構的框圖。 圖5B是示出第一實施例(第二實例)的基本操作的時序圖。圖5C 是示出第一實施例(第二實例)的具體實例的時序圖。
類似于第一實施例(第一實例)，第一實施例(第二實例)才是 供了用于獨立控制祐 沒置為通過^f吏用"預定標準"和與預定標準相 對應的"獨立控制"之間的關系的第一實例來專門執(zhí)行前半計數(shù)操 作和后半計數(shù)操作的計數(shù)器的結構。因此，分別設置執(zhí)行前半計數(shù)操作的第 一計數(shù)器和執(zhí)行后半計數(shù)操作的第二計數(shù)器，并為其分配 處理信號。
具體地，類似于第一實施例(第一實例)，在應用于固態(tài)成^f象 設備的第一實施例(第二實例)中，在偶數(shù)列中設置執(zhí)行前半計數(shù) 操作的第 一計數(shù)器，在奇數(shù)列中設置執(zhí)行后半計數(shù)操作的第二計數(shù)器。
另一方面，用于將第一實施例(第二實例)用于實際的電3各結
構與第一實施例(第一實例)不同，其中，從通信定時控制器20 作為控制信號CN5輸出用于控制偶數(shù)列和奇數(shù)列共同的計數(shù)模式 的UPDOWN信號。當UPDOWN信號處于L電平時，計數(shù)器單元 254以遞減計ft才莫式才喿作，并且當其處于H電平時，以遞增計凄t才莫 式操作。
用于將第一實施例(第二實例)用于實際的電路結構實例在輸 出電路28 (未示出)的前級包括數(shù)字計算器29。第一實施例(第 二實例)的數(shù)字計算器29將從奇數(shù)列的計數(shù)器單元254輸出的補 數(shù)數(shù)據(jù)校正成實數(shù)數(shù)據(jù)。即，在第一實施例(第二實例)中，偶數(shù) 列的列AD電^各25—e和奇凄t列的列AD電^各25一o的計ft器單元 254—e和254一o的計數(shù)模式彼此相匹配，將輸出輸出至單條信號輸 出線(水平信號線18 )，并且數(shù)字計算器29根據(jù)數(shù)據(jù)定時僅將奇數(shù) 列的列AD電路25一o的補數(shù)數(shù)據(jù)校正為實數(shù)數(shù)據(jù)。
例如，在圖5B的時序圖中示出了第一實施例(第二實例)的 基本操作。偶數(shù)歹iJ的歹'J AD電路25—e的操作等于圖4B所示第一實 施例(第一實例)的纟喿作。因此，省略對其的描述。
另一方面，在奇數(shù)列的列AD電^各25一o中，計數(shù)器單元254 如下以遞減計數(shù)才莫式對第一4象素信號電壓Vx寺丸4于讀取和AD轉(zhuǎn)換處理。在復位電平Srst—o穩(wěn)定之后，電壓比較器252比較參考信號 SLP_ADC與^f象素信號電壓Vx—o的P相電平(復位信號Srst—o ), 同時DA轉(zhuǎn)換電路27a將參考信號SLP—ADC從初始值開始改變至 預定斜率。由于在比4交處理開始時參考信號SLP_ADC的電壓高于 笨位電平Srst_o,所以比較脈沖COMP—o處于H電平，比較脈沖 COMP_o ( =H電平)通過反相器電路264被邏輯反轉(zhuǎn)并被傳輸至 計數(shù)器單元254，因此計^t器單元254處于等待狀態(tài)。當參考信號 SLP—ADC等于復位電平Srst—o時，反轉(zhuǎn)電壓比4交器252_o的比較 輸出COMP—o，并且反相器電路264邏輯反轉(zhuǎn)比較輸出COMP一o (=L電平)并將其傳輸至計數(shù)器單元254。因此，計數(shù)器單元254 以遞減計數(shù)模式開始計數(shù)操作。此時，計數(shù)初始值被設置為AD轉(zhuǎn) 換的最小灰階值(最小值)，例如，"0"。
此后，當P相處理周期過去時，計凄t器單元254停止其計lt操 作。因此，計數(shù)器單元254存儲通過將P相位的計數(shù)值Dp從初始 值=0中減去所獲得的值。當復位電平Srst—o的計數(shù)值為Drst—o時， 計凝:值Dp為"Drm - Drst_o，，，其是復^f立電平Srst—o的計凄t值Drst_o 的補凄t。即，在計凄t器單元254中存4諸通過將復位電平Srst—o的計 凄K直Drst—o的^卜凄t乂人4刀始^f直=0中減去所獲4尋的^f直Drm - Drst—o。
在D相處理周期中，在信號電平Ssig一o穩(wěn)定之后，電壓比較 器252比舉交參考信號SLP_ADC與Y象素^f言號電壓Vx—o的D相電平 (信號電平Ssig—o )，同時DA轉(zhuǎn)換電路27a將參考信號SLP_ADC 從初始值開始改變至預定斜率。由于在比較處理開始時參考信號 SLP_ADC的電壓高于4言號電平Ssig—o,所以比4交力永沖COMP_o處 于H電平，比專交脈沖COMP—o ( = H電平)通過反相器電3各264 一皮 邏輯反轉(zhuǎn)并被傳輸至計數(shù)器單元254,因此計數(shù)器單元254處于等 待狀態(tài)。當參考信號SLP—ADC等于信號電平Ssig—o時，反轉(zhuǎn)電壓 比較器252 o的比較輸出COMP o，并且反相器電路264邏輯反轉(zhuǎn)比凈交l敘出COMP—o ( =L電平)并將其傳豐lr至計^:器單元254。因 此，計數(shù)器單元254從P相處理之后的計數(shù)值開始以遞增計數(shù)模式 開始計婆t操作。當D相處理時間過去時，計凄t器單元254停止它們 的計凄t操作。
因此，計數(shù)器單元254存儲通過將D相的計數(shù)值Dd與P相處 理結果相加所獲得的值。當信號分量Vsig_o的凄t字數(shù)據(jù)為Dsig一o 時，計凝 f直Dd為"Dsm'- ( Drst_o + Dsig—o )"。因此，在計凄丈器單 元254中存儲通過將信號分量Vsig—o的計數(shù)值Dsig—o的補數(shù)與P 相處理之后的計凄t值相加所獲得的值。結果，在計婆t器單元254中 存儲0 — ( Drm — Drst—o ) + ( Dsm' — ( Drst一o + Dsig—o )) = 0 - ( Drm -Drst_o ) + ( Dsm + Drm - ( Drst—o + Dsig一o )) = Dsm-Dsig—o。 Dsig—o的符號為負，并4皮偏移了 Dsm,這實際上表示Dsig_o的補 數(shù)，但是可以看出，在列中自動執(zhí)行CDS處理。
為了消去Dsm以獲得信號分量Vsig_o的數(shù)字數(shù)據(jù)Dsig—o的負 數(shù)，例如，第一P相處理的初始值Dini可被:沒置為"-Dsm"，或 者可以通過數(shù)字計算器29從"Dsm - Dsig—o"中減去Dsm。為了 將數(shù)字數(shù)據(jù)Dsig—。的負數(shù)"-Dsig—o"變回正值，例如，可以通過 數(shù)字計算器29反轉(zhuǎn)比特數(shù)據(jù)。然而，由于僅通過比特數(shù)據(jù)的反轉(zhuǎn) 精確地生成差值"1"，所以在比特數(shù)據(jù)的反轉(zhuǎn)之后，數(shù)字計算器29 可將"1"加至其中，/人而獲得^~確的#:據(jù)?？蛇x地，通過使凄史字 計算器29執(zhí)行(Dsm- (Dsm-Dsig_o) }的才交正計算，可以獲取數(shù) 字凄t據(jù)Dsig一o。在第一實施例(第二實例)中，第一P相處理的初 始值Dini被設置為"0"，并通過數(shù)字計算器29執(zhí)行(Dsm- (Dsm -Dsig—o) }的才交正計算。
圖5C示出了第一實施例(第二實例)的具體實例。例如，4叚 設偶數(shù)列的像素信號電壓為Vx—e，奇數(shù)列的像素信號電壓為Vx—o， 復^f立電平Srst e和Srst o的計凄tf直(復位凄t據(jù))Drst e和Drst o都為100，并且信號分量Vsig—e和Vsig—o的計凄t4直(信號凄t據(jù))Dsig_e 和Dsig—o都為1900。在該圖中， -像素信號電壓Vx_e與像素信號電 壓Vx—o不同，因此，比較器的反轉(zhuǎn)定時發(fā)生偏離。但是，由于如 上所述l象素信號電壓Vx—e實際上等于^f象素信號電壓Vx—o,所以比 較器的反轉(zhuǎn)定時沒有偏離。
首先，在作為P相處理周期所^是供的Drm = 128計凄t周期中， UPDOWN信號處于L電平，并且偶凄t列的列AD電3各25一e以遞減 計教:才莫式才喿作。因此，當參考信號SLP_ADC開始其變化時，所有 計凄t器單元254均^人初始j直"0"開始遞減計ft操作，并且電壓比 較器252比較參考信號SLP—ADC與像素信號電壓Vx—e。在參考信 號SLP—ADC等于^f象素〗言號電壓Vx—e的復4立電平Srst—e時的第100 個時鐘，反轉(zhuǎn)電壓比較器252的比較輸出COMP_e,停止計數(shù)器單 元254的遞減計凌"喿作，并在計凄t器單元254中存4渚計數(shù)值"-100"。
類似地，在P相處理周期內(nèi)，在奇數(shù)列的列AD電^各25_0中， 電壓比4交器252—o比較參考信號SLP—ADC與像素信號電壓Vx—o。 在參考信號SLP—ADC等于^f象素信號電壓Vx—o的復位電平Srst_o 時的第100個時鐘，電壓比較器252—o的比較輸出COMP—o被反轉(zhuǎn)， 隨后被反相器電路264邏輯反轉(zhuǎn)，并作為比4交輸出xCOMP—o—皮傳 輸至計數(shù)器單元254—o。由于UPDOWN信號處于L電平且計#:器 單元254_o以遞減計凄t才莫式才喿作，所以遞減計#:#:作乂人初始^直=0 開始，并且計lt器單元254—o在P相處理單元過去后的第128個時 鐘4f止計凄t才喿作。因此，計凄t器單元254—o 乂人初始^直遞減計凄史 128-100 = 28個時4f，因jt匕，存4諸0-28= -28。
在第一實施例(第二實例)中，P相處理周期中的奇數(shù)列的計 數(shù)模式與第一實施例(第一實例)不同。但是，類似于第一實施例 (第一實例)，從偶數(shù)列的操作和奇數(shù)列的操作之間的比較可以看出，在P相處理周期中，在最大處理周期的前半部分中(直至反轉(zhuǎn)
比較輸出COMP—o為止)對復位電平Srst一e執(zhí)行計數(shù)操作，并在最 大處理周期的后半部分中(反4爭比4交llT出COMP_o之后)對復4立電 平Srst—o (其值等于復位電平Srst—e)執(zhí)行計數(shù)操作。因此，偶數(shù) 列和奇數(shù)列的計數(shù)器單元254一o以互補關系操作，因此沒有同時操 作。
在作為D相處理周期所^是供的Dsm' = Drm + Dsm = 128 + 4096=4224的計tt周期中，UPDOWN信號處于H電平，并且偶教: 列的列AD電路25一e以遞增計數(shù)才莫式操作。因此，當參考信號 SLP—ADC開始其變4b時，所有計凄t器單元254—o均從P相處理之 后的值-100開始遞增計數(shù)操作，并且電壓比較器252一o比較參考 信號SLP_ADC與l象素信號電壓Vx—e。在參考信號SLP—ADC等于 ^象素信號電壓Vx—e的4言號電平Ssig—e時的第"100 + 1900" = 2000 個時鐘，反轉(zhuǎn)電壓比較器252—o的比較輸出COMP—e,停止計數(shù)器 單元254一o的遞增計^b操作，并在計ft器單元254一o中存4諸計凄t值 "-100 + 100 + 1900" = 1900。數(shù)字計算器29將從偶數(shù)列的計數(shù) 器單元254一e輸出的數(shù)據(jù)直接傳輸至輸出電路28。
類似地，在D相處理周期內(nèi)，在奇數(shù)列的列AD電路25一o中， 電壓比專交器252—o比舉交參考信號SLP—ADC與^f象素信號電壓Vx—o。 在參考信號SLP_ADC等于1^象素信號電壓Vx_o的信號電平Ssig—o 時的第"100+ 1900" =2000個時4中，電壓比4交器252_o的比4交車# 出COMP—o被反轉(zhuǎn)，隨后通過反相器電路264被邏輯反轉(zhuǎn)，并作為 比專支輸出xCOMP—o傳l俞至計凄t器單元254_o。由于UPDOWN信 號處于H電平且計數(shù)器單元254一o以遞增計教:才莫式操作，所以從P 相處理之后的值=-28開始遞增計數(shù)操作，并且計數(shù)器單元254一o 在D相處理周期過去之后的第4224個時^H亭止計翁:才喿作。因此， 由于計凄《器單元254—o從P相處5里結果開始遞增計凄t( Dsm + Drm )一 (Drst—o + Dsig—o ) = 4224 - 2000=2224個時4中，因jt匕存4諸一 (Drm -Drst_o ) + { ( Dsm + Drm ) - ( Drst—o + Dsig一o ) } = - 28 + 2224 - 2196 ( = Dsm - Dsig—o )。數(shù)字計算器29將從奇數(shù)列的計數(shù)器單 元254—o輸出的數(shù)據(jù)乂人最大灰階值=Dsm = 4096中減去，并將Dsm -(Dsm-Dsig—o) = 4096 - 2196=1900傳輸至輸出電路28。
在第一實施例(第二實例)中，D相處理周期中的奇凄t列的計 數(shù)模式與第一實施例(第一實例)不同。但是，類似于第一實施例 (第一實例)，從偶數(shù)列的操作和奇數(shù)列的操作之間的比較可以看 出，在D相處理周期中，在最大處理周期的前半部分中(直至反轉(zhuǎn) 比較輸出COMP—o為止)對信號電平Ssig_e執(zhí)行計數(shù)操作，并在 最大處理周期的后半部分中(反轉(zhuǎn)比較輸出COMP—o之后)對信號 電平Ssig_o (其值等于信號電平Ssig_e)執(zhí)行計數(shù)操作。因此，偶 數(shù)列和奇數(shù)列的計數(shù)器單元254一e和254一o通過互補關系操作，因 此不同時梯:作。
從中可以看出，在第一實施例(第二實例)中，類似于第一實 施例(第一實例)，在最大計數(shù)周期與反轉(zhuǎn)比4交輸出COMP—o的時 間點之間的關系中，奇數(shù)列的列AD電路25一o在P相處理周期(復 位計數(shù)器周期)和D相處理周期(數(shù)據(jù)計數(shù)器周期)內(nèi)在最大處理 周期的后半部分中(反轉(zhuǎn)比較輸出COMP—o之后)執(zhí)行計數(shù)操作。
通過將偶凄t列和奇凄t列中的計數(shù)器單元254的計數(shù)才喿作周期選 4奪性-沒置為前半部分(直至反轉(zhuǎn)比4交輸出COMP_e為止)和后半部 分(反轉(zhuǎn)比較輸出COMPj之后)，即，通過獨立控制偶數(shù)列和奇 數(shù)列的計數(shù)周期，計數(shù)激活周期彼此互補，從而減小了輸入振幅對 功耗的影響，例如，相對于輸入振幅補償功耗。當然，這不適用于 輸入電平的圖形根據(jù)執(zhí)行前半計數(shù)操作的計數(shù)器單元254和執(zhí)行后 半計數(shù)操作的計數(shù)器單元254在高度上具有相反差異的情況。在第一實施例(第二實例)的結構中，與上述第一實施例(第
一實例)的結構相比，由于可以僅通過UPDOWN信號控制計數(shù)器 單元的4喿作，所以可減小計數(shù)器單元的面積。在第一實施例(第一 實例)的結構中，由于需要用于控制執(zhí)行后半操作的奇數(shù)列的列 AD電路25一o的xUPDOWN信號，所以需要確保信號線的配線區(qū) 域。例如，計數(shù)器單元可以僅通過使用UPDOWN信號生成 xUPDOWN信號作為反轉(zhuǎn)信號。在這種情況下，需要諸如反相器的 乂義相器電鴻、，并且可以增大面積。
獨立控制第二實施例(第一實例)
圖6A-圖6C是示出才艮據(jù)第二實施例的第一實例的用于獨立控 制計數(shù)器單元254的計數(shù)器激活周期的結構的示圖。這里，圖6A 是示出用于將第二實施例(第 一實例)用于實際的電路結構的框圖。 圖6B是示出第二實施例(第一實例)的基本才喿作的時序圖。圖6C 是示出第二實施例(第一實例)的具體實例的時序圖。
第二實施例4是供了通過〗吏用"預定標準"和與預定標準相對應 的"獨立控制"之間的關系的第二實例，使計數(shù)器執(zhí)行前半計數(shù)操 作和后半計數(shù)操作并根據(jù)輸入電平獨立控制計數(shù)器以根據(jù)輸入電 平選擇性地執(zhí)行前半計數(shù)操作(即，實數(shù)計數(shù)操作)和后半計數(shù)操 作(即，補數(shù)計數(shù)操作)的結構。具體地，第二實施例(第一實例) 凈皮應用于固態(tài)成〗象i殳備。
具體地，在用于將第二實施例(第一實例)用于實際的電^各結 構中，每列均設置用于控制以選擇性地執(zhí)行前半計數(shù)操作和后半計 數(shù)操作的確定單元。具體地，如圖6A所示，在用于執(zhí)行第二實施 例(第一實例)的電路結構中，基于用于執(zhí)行圖2A所示參考信號 比較AD轉(zhuǎn)換的第一結構實例，首先，每列的計數(shù)相位調(diào)節(jié)器260 均包括鎖存電路266 (參見圖6A的(2))，其被用作基于從通信定時控制器20提供的鎖存時鐘信號CLK鎖存電壓比較器252的比較 輸出COMP的確定結果存儲部(例如，D觸發(fā)器)，并且通過鎖存 電路266所鎖存的數(shù)據(jù):故用作比較輸出COMP的相位信息PCOMP, 即，表示亮度電平(brightness level)范圍的數(shù)據(jù)。電壓比較器252 用作確定當前處理的<象素4言號電壓Vx的l展幅大于或小于中間電平 的確定部。
即，采用沒有參照處理信號的信號電平的確定結果而是參照先 前處理的信號電平的確定結果的方式用于經(jīng)受電平確定的處理信 號。釆用僅在P相處理和D相處理的D相處理中執(zhí)行振幅確定(電 平確定)并4吏用隨后4亍的P相處理和D相處理共同的確定結果作為 后續(xù)處j里的方式。通過^f又在D相處理中執(zhí)^f于纟展幅確定(電平確定)， 確定處理或電^各結構可以比逐相批J于確定的情況更加簡4匕。
在該實例中，如圖6A的(2)所示，在鎖存電路266中鎖存的 比較輸出COMP的相位信息PCOMP (表示亮度電平范圍的數(shù)據(jù)) 凈皮才是供給EX-OR門262的輸入端IN2。當相位信息PCOMP處于L 電平時，表示像素信號電壓Vx具有低于中間亮度電平的亮度電平。 當其處于H電平時，表示像素信號電壓Vx具有高于中間亮度電平 的亮度電平。因此，EX-OR門262通過1'吏用相^f立信息PCOMP確定 在隨后4亍的P相處理和D相處理中應該^;M亍前半計凄t才乘作或后半計 數(shù)操作。例如，當4皮鎖存電路266鎖存的相位信息PCOMP為L電 平時，在隨后4亍的P相處理和D相處理中，專俞出比專交月永沖COMP 作為計凄t使能信號EN，而沒有纟皮邏輯反轉(zhuǎn)，乂人而應用前半計數(shù)才喿 作(圖3A所示的第一處理實例)。另一方面，當相^iM言息PCOMP 處于H電平時，在隨后4亍的P相處理和D相處理中，比專交月永沖COMP 被邏輯反轉(zhuǎn)并作為計數(shù)使能信號EN輸出，從而應用后半計數(shù)操作 (圖3B中的第二處理實例)。在用于將第二實施例(第 一實例)用于實際的電^各結構實例中，
類似于第一實施例(第二實例)，從通信定時控制器20中輸出用于 控制對所有列共同的計數(shù)模式的UPDOWN信號作為控制信號 CN5。當UPDOWN信號處于L電平時，計凄t器單元254以遞減計 數(shù)模式操作，當其處于H電平時，以遞增計數(shù)模式進行操作。
在用于將第二實施例(第 一 實例)用于實際的電路結構實例中， 計數(shù)器單元254的輸出不通過數(shù)據(jù)存儲和傳輸輸出單元256直接連 接至水平信號線18。在作為第一處理的P相處理(復位電平Srst 的處理)和作為第二處理的D相處理(信號電平Ssig的處理)中， 計凄t器單元254通過^f吏計^b漠式改變來自動獲取已經(jīng)逐列經(jīng)受了 CDS處理的數(shù)字數(shù)據(jù)。
例如，在圖6B的時序圖中示出了第二實施例(第一實例)的 基本才喿作。在圖6C中示出了第二實施例(第一實例)的具體實例。 這里，將其于第一處理組合。具體地，在先前行的像素信號電壓 Vx的信號電平Ssig低于預定的閾值的低亮度電平的范圍內(nèi)，應用 第一處理實例。在其高于預定閾值的高亮度電平的范圍內(nèi)，應用第 二處理實例。
在圖6C所示的實例中，，"殳才艮據(jù)先前處理中的振幅確定先前 行的信號電平Ssig被確定在低亮度范圍內(nèi)的像素信號電壓為Vx_0 (不意^^未著當前行處于低亮度范圍)，^f艮據(jù)先前處理中的振幅確定 先前行的信號電平Ssig被確定在高亮度范圍內(nèi)的像素信號電壓為 Vx—1(不意味著當前行處于高亮度范圍)，復位數(shù)據(jù)Drst—0和Drst—1 為50,信號數(shù)據(jù)Dsig—0和Dsig—1為1950, P相處理周期的最大計 數(shù)數(shù)Drm為128 ， D相處理周期的信號數(shù)據(jù)Dsig的最大計數(shù)數(shù)Dsm 為12比凈爭(=4096),且整個最大計凄t凄tDsm'為4096+ 128。在第 一處理實例和第二處理實例中，以遞減計^t才莫式才丸4于P相處理，并 且以遞增計凄t才莫式才丸4亍D相處5里。在P相處理中，乂人#刀始^直=0開始計凄t處理。在圖中，相位信號電壓Vx—0與4象素信號電壓Vx—1 不同，因此比較器的反轉(zhuǎn)定時偏離。但是，由于如上所述像素信號 電壓Vx_0實際上等于像素信號電壓Vx—1，所以比較器的反轉(zhuǎn)定時 沒有偏離。
在P相處理和D相處理中，第一處理實例:故應用于1象素〗言號電
壓Vx—0。因此，首先，在預備作為P相處理周期的Drm = 128計數(shù) 周期內(nèi)，通過電壓比4交器252 ^Vf亍參考信號SLP_ADC與^f象素信號 電壓Vx—0的比較，在參考信號SLP—ADC等于l象素信號電壓Vx_0 的復位電平Srst—0時的第Drst—0 = 50個時鐘，反轉(zhuǎn)電壓比較器252 的比較輸出COMP ( =COMP0),并反轉(zhuǎn)計數(shù)使能信號EN ( -PCOMP0 )(其中，COMP0和PCOMP0的相4立-波此相等)。隨后， 停止遞減計數(shù)操作，并在計數(shù)器單元254中存儲計數(shù)值"Dini-Drst—0--50"。
才妄下來，在預備為D相處理周期的Drm + Dsm = 128 + 4096計 數(shù)周期內(nèi)，通過電壓比較器252執(zhí)行參考信號SLP—ADC與像素信 號電壓Vx_0的比4交，在參考信號SLP—ADC等于4象素信號電壓 Vx—0的4言號電平Ssig—0時的第Drst—0 + Dsig—0 = 50 + 1950 = 2000 個時鐘，反轉(zhuǎn)電壓比4交器252的比專交llT出COMP ( =COMP0),并 反轉(zhuǎn)計凝？使能信號EN ( PCOMP0 )(其中，COMP0和PCOMP0的 相位彼此相等)。隨后，停止遞增計數(shù)4喿作。此時，由于從通過P 相處理獲得的計數(shù)值"-50"開始執(zhí)行遞增計ft操作，所以計數(shù)器 單元254存儲Dini - Drst—0 + ( Drst_0 + Dsig_0 ) — 50 + 2000 = 1950。
1950等于信號lt據(jù)Dsig_0。
另一方面，在P相處理和D相處理中，第二處J里實例;波應用于 l象素信號電壓Vx一l。因此，首先，在預備作為P相處理周期的Drm =128的計凌丈周期內(nèi)，通過電壓比4交器252執(zhí)4亍參考信號SLP_ADC 與像素信號電壓Vx 1的比較，在參考信號SLP ADC等于像素信號電壓Vx—1的復4立電平Srst—1時的第Drst—0 = 50個時4中，反#爭電 壓比較器252的比較輸出COMP ( = COMP1 )，并反轉(zhuǎn)計數(shù)使能信 號EN ( = PCOMP1 )(其中，COMP1和PCOMP1相位;波此相反)。 此時，計ft器單元254開始遞減計^b搡作，并在P相處理周期過去 之后的第Drm= 128個時鐘4f止遞減計凄t才喿作。因此，計凄t器單元 254遞;咸i十凄t Drm - Drst—1 = 128 — 50 = 78個時4中，因jt匕，在P才目處 理結束后存儲Dini- ( Drm - Drst—1 ) —78。
^妄下來，在預備為D相處理周期的Drm + Dsm = 128 + 4096計 數(shù)周期內(nèi)，通過電壓比較器252執(zhí)行參考信號SLP_ADC與像素信 號電壓Vx—1的比專交，在參考信號SLP—ADC等于^f象素信號電壓 Vx_l的4言號電平Ssig—1時的第Drst—1 + Dsig—1 = 50 + 1950 = 2000 個時鐘，反轉(zhuǎn)電壓比4交器252的比較_1#出COMP ( =COMPl )，并 反轉(zhuǎn)計數(shù)使能信號EN ( = PCOMP1 )(其中，COMP1和PCOMP1 相位彼此相反)。此時，計數(shù)器單元254開始遞增計數(shù)操作，并在D 相處理周期過去之后的第Drm + Dsm = 128 + 4096個時鐘4f止遞增 計數(shù)操作。
因此，計凄t器單元254遞增計凄t Drm + Dsm - ( Drst—1 + Dsig—1 ) =128+4096- ( 50 + 1950) =2224個時4中。jt匕時，由于乂人通過P 相處理獲得的"-78"開始執(zhí)行遞增計lt處理，所以計數(shù)器單元254 存儲Dini - ( Drm - Drst—1 ) + Drm + Dsm - ( Drst—1 + Dsig一l )= Dini + Dsm - Dsig_l = — 78 + 2224 = 2146。 S夸i十t^直2146的凄t才居 Dout傳輸至數(shù)字計算器29。數(shù)字計算器29可通過將lt據(jù)Dout從 對應于信號數(shù)據(jù)Dsig一1的最大值的最大計數(shù)數(shù)Dsm中減去來獲取 Dsm - ( Dsm - Dsig_l ) = 4096 - 2146 = 1950作為最終信號數(shù)據(jù) Dsig—1 。
在對像素信號電壓Vx_0和像素信號電壓Vx—1執(zhí)行D相處理 時，計lt相位調(diào)節(jié)器260通過4吏用鎖存時鐘信號CLK鎖存電壓比較器252的比較輸出COMP，其中，該鎖存時鐘信號對應于分割低 亮度范圍和高亮度范圍的閾值并且例如在參考信號SLP—ADC的斜 率周期中的中間電壓附近上升。隨后，計數(shù)相位調(diào)節(jié)器執(zhí)行相位調(diào) 節(jié)操作，用于確定是否不應該在處理隨后行時反轉(zhuǎn)比較輸出COMP 并作為計數(shù)^f吏能信號EN輸出，或者應該反轉(zhuǎn)比較輸出并作為計數(shù) 使能信號EN輸出。當在分割低亮度范圍和高亮度范圍的鎖存時鐘 信號CLK上升時i殳置參考信號SLP一ADC的中間電壓時，計凄t器單 元254的激活周期不長于參考信號SLP—ADC的在+率周期的一半， 而不管相位信號電壓Vx的電平，只要先前4于的亮度電平等于當前 4亍的亮度電平即可。
當對當前行的D相處理中的像素信號電壓Vx的信號電平Ssig 處于低亮度電平時，電壓比較器252的比較輸出COMP在時鐘信號 CLK上升時被反轉(zhuǎn)并處于L電平。因此，計凄t相位調(diào)節(jié)器260鎖存 L電平作為比4交輸出COMP的相位信息。相反，當對當前行的D 相位處理中的相位信號電壓Vx的信號電平Ssig處于高亮度電平 時，電壓比較器252的比較輸出COMP在時鐘信號CLK上升時沒 有4皮反轉(zhuǎn)，因此處于H電平。因此，計凄t相位調(diào)節(jié)器260鎖存H 電平作為比較輸出COMP的相位信息。
比專交月永沖COMP ^皮llr入至EX-OR門262的車lr入端IN1，并且 由鎖存電^各266 4企測的相位信息PCOMP ^皮4lT入至輸入端IN2。當 信號電平Ssig處于^[氐亮度范圍時，相位信息PCOMP處于L電平， 并且當信號電平Ssig處于高亮度范圍時，其處于H電平。因此， 當當前行的信號電平Ssig處于低亮度范圍內(nèi)時，在處理隨后行時比 較脈沖COMP沒有被邏輯反轉(zhuǎn)并被輸出作為計數(shù)使能信號EN。結 果，4吏用前半計翁j乘作(圖3A所示的第一處理實例)。另一方面， 當當前行的信號電平Ssig處于高亮度范圍內(nèi)時，在處理隨后行時比較脈沖COMP被邏輯反轉(zhuǎn)并輸出作為計數(shù)使能信號EN。結果，使 用后半計數(shù)操作(圖3B中所示的第二處理實例)。
類似于該實例，當數(shù)字計算器29伴隨著后半計數(shù)操作(補數(shù) 計數(shù)操作)執(zhí)行數(shù)據(jù)的校正時，在計數(shù)相位調(diào)節(jié)器260的鎖存電路 266中鎖存的比較輸出COMP的相位信息PCOMP (即，表示亮度 電平范圍的數(shù)據(jù))通過水平信號線18b與對應列的像素數(shù)據(jù)Dsig 同步地提供給數(shù)字計算器29。數(shù)字計算器29基于相位信息PCOMP 與補數(shù)計數(shù)操作一起對已經(jīng)經(jīng)受補數(shù)計數(shù)操作的像素數(shù)據(jù)執(zhí)行數(shù) 據(jù)的纟交正。
通過采用上述結構，在由低亮度電平獲得的計數(shù)使能信號 EN—L和由高亮度電平獲得的計數(shù)使能信號EN_H之間建立反轉(zhuǎn)輸 出關系。當先前行處于低亮度電平時，在當前行執(zhí)行前半計數(shù)操作， 以及當先前行處于高亮度電平時，在當前行執(zhí)行后半計數(shù)操作。因 此，當先前行和當前行的亮度電平4皮此相等時，與沒有應用本實施 例的情況相比，可減小計凄W喿作周期，乂人而減小了功誄毛。
例如，當輸入電平很高(明亮高亮度)時，通過使列AD電 路25執(zhí)行前半計數(shù)操作，計數(shù)周期被延長，并且功耗增大。然而， 通過使列AD電路25執(zhí)行后半計數(shù)操作，計數(shù)周期被縮短，并且 功耗減小。相反，當輸入電平很低(黑暗低亮度)時，通過使列 AD電路25執(zhí)行后半計數(shù)操作，計數(shù)周期被延長，并且功耗增大。 然而，通過使列AD電路25執(zhí)行前半計數(shù)操作，計數(shù)周期被縮短， 并且功肆C減小。
如上所述，在第二實施例(第一實例)中，處于先前行的像素 信號電壓Vx的信號電平Ssig的電壓比4交器252的比4交輸出COMP 被鎖存，并基于鎖存的相位信息PCOMP控制隨后行的像素信號電 壓Vx的復位電平Srst和信號電平Ssig的計數(shù):操作周期。因此，當輸入電平較高(明亮高亮度)時，選擇后半計數(shù)操作，當輸入電 平較低(黑暗低亮度)時，選擇前半計數(shù)操作。結果，以任意輸 入電平選擇計數(shù)周期被縮短且功耗被減小的狀態(tài)。
在W. Yang等人和JP-A-2005-278135描述的結構中，不管輸入 電平而執(zhí)行前半計數(shù)操作。因此，當像素信號振幅較大時，比較處 理周期或計數(shù)周期被延長且功耗增大，而當像素信號振幅較小時， 比較處理周期或計數(shù)周期被縮短且功耗減小。相反，在第二實施例 (第一實例)中，當像素信號振幅較小時，選擇前半計數(shù)操作，而 當像素信號振幅較大時，選擇后半計數(shù)操作，從而控制計數(shù)器單元 254以根據(jù)像素信號振幅縮短計數(shù)操作周期。因此，當像素信號電 壓Vx的振幅較小時，才喿作與W. Yang等人和JP-A-2005-278135中 所描述的一樣，從而沒有減小功耗。但是，當像素信號電壓Vx的 4展幅專交大時，與在W. yang等人和JP-A-2005-278135描述的結構相 比，可以減小功耗。整體上，功耗不會根據(jù)像素信號的振幅而變得 不規(guī)則。換句話說，不能夠獲得"相對于輸入振幅使功耗均一化" 的優(yōu)勢，但是可以降低輸入振幅對功耗的影響。
4旦是，通過上面的描述可以推測，在4艮據(jù)經(jīng)受前半計凄t操作的 -f亍和經(jīng)受后半計凝:4乘作的4亍由于逆關系而 <吏輸入電平不均勻的圖 像圖形中，不能夠獲得減小功耗的優(yōu)勢，功耗增大。在該實例中， 當先前行處于低亮度電平且隨后行處于高亮度電平時，即使像素信 號電壓Vx實際上處于高亮度電平，在隨后的行中也與低亮度電平 一樣執(zhí)行前半計數(shù)操作，使得計數(shù)周期被延長且功耗與沒有應用該 實施例的情況一樣。^f旦是，當先前行處于高亮度電平且隨后行處于 低亮度電平時，即使像素信號電壓Vx實際上處于低亮度電平，在 隨后行中也與高亮度電平一樣執(zhí)行后半計數(shù)操作，使得計數(shù)周期被 延長，并且功耗與沒有應用這個實施例的情況相比^皮增大。但是，在通常條件下，輸入電平的這種圖形很少出現(xiàn)。然而，
當^f象素信號電壓Vx的振幅4艮大時，與在W. Yang等人或 JP-A-2005-278135中描述的結構相比，功耗減小。整體上，可以獲 得減小功耗的優(yōu)勢。
在第二實施例(第一實例)中，在用于"隨后"處理的用作確 定結果存儲部的鎖存電路266中存儲用作確定部的電壓比較器252 的確定結果?？梢詾榫o后行隨后的行以及"緊后行"存儲確定結果。 本發(fā)明不限于參照緊前行的相位信息。例如，為了處理彩色成像， 可以考慮色分離濾色器的色彩配置。
例如，如圖6D所示，當在像素陣列單元10中設置彩色成像分 色濾色器時，考慮到才艮據(jù)類似于Bayer配置的少見則配置對綠色每丈感 的G**、對藍色壽丈感的B^及對紅色每丈感的R**。在這種配置中， 當4合取綠色畫面時，Gll中的像素信號振幅較大，并在隨后行中執(zhí) 行后半計數(shù)操作。但是，當將該結果應用于隨后行的R21時，不管 像素信號的振幅多小，都執(zhí)行后半計數(shù)操作。當將該結果應用于隨 后行的G31時，不管像素信號振幅多大，都執(zhí)行前半計數(shù)操作。
為了避免這種現(xiàn)象，可以參照先前兩行的信息。例如，優(yōu)選地， 明顯采用具有相同敏感度條件的像素的相位信息，例如，將G11的 相位信息用于G31,將R21的相位信息用于R41。另夕卜，色彩配置 不限于圖6D中的實例。由于存在各種類型的色彩配置，所以不是 必須參照先前兩行的信息。基本地，基于相同行中的相同色彩(相 同條件)的結果來確定所參照的信息。
獨立控制第二實施例(第二實例)
圖7是示出根據(jù)第二實施例的第二實例的用于獨立控制各個計 數(shù)器254的計數(shù)器激活周期的結構的示圖。這里，圖7是示出用于將第二實施例(第二實例)用于實際的電路結構實例。省略了示出 根據(jù)第二實施例(第二實例)的操作的時序圖，但是除了振幅確定 (該實例中的電平確定)之外，與第二實施例(第一實例)的操作 基本上沒有不同。
類似于第二實施例(第一實例)，第二實施例(第二實例)提 供了通過4吏用"預定標準"和與預定標準相對應的"獨立控制"之 間的關系的第二實例，使計數(shù)器執(zhí)行前半計數(shù)操作和后半計數(shù)操 作，并根據(jù)輸入電平獨立控制計數(shù)器從以根據(jù)輸入電平選擇性地執(zhí) 行前半計數(shù)操作(即，實數(shù)計數(shù)操作)和后半計數(shù)操作(即，補數(shù) 計數(shù)操作)的結構。
另一方面，在將第二實施例(第二實例)用于實際的電^各結構
實例中，基于由列AD電路25獲得的數(shù)字數(shù)據(jù)執(zhí)行用于分割前半 計凄t才喿作和后半計凄W喿作的振幅確定(電平確定)?？梢栽诹蠥D 電路25之后的任意階段設置其電路功能部。在該實例中，在安裝 了像素陣列單元10的芯片區(qū)域外設置用于控制前半計數(shù)操作和后 半計凄t操作的分割的確定部，并且/人芯片的外部控制前半計lt才喿作 和后半計數(shù)操作。
具體地，在用于將第二實施例(第二實例)用于實際的電路結 構實例中，在芯片外部設置控制前半計數(shù)操作和后半計數(shù)操作的數(shù) 字信號處理器(DSP ) 270。從數(shù)字信號處理器270將相位調(diào)節(jié)控制 信號PHASE提供給DPU 28a和計數(shù)相位調(diào)節(jié)器260。在該結構中， 計數(shù)相位調(diào)節(jié)器260具有確定當前處理的^象素信號電壓Vx的振幅 是否大于中間電平的確定部以及確定應該執(zhí)行實數(shù)計數(shù)操作或補 數(shù)計數(shù)操作(換句話說，確定計數(shù)周期)的計數(shù)周期控制器的功能。
不同于第二實施例(第一實例)，計lt相位調(diào)節(jié)器260不包括 數(shù)據(jù)存儲和傳輸輸出單元256。從數(shù)字信號處理器270提供的相位控制4言號PHASE #1提供纟合EX-OR門262的l命入端IN2。當來自翁: 字信號處理器270的相位調(diào)節(jié)控制信號PHASE處于H電平時， EX-OR門262邏輯反轉(zhuǎn)比較脈沖COMP，以輸出反轉(zhuǎn)比較脈沖作為 計數(shù)-使能信號EN,而當相位調(diào)節(jié)控制信號PHASE處于L電平時， 輸出比較脈沖COMP作為計數(shù)使能信號EN而不進行任何改變。
第二實施例(第二實例)與第二實施例(第一實例)的不同之 處在于，第二實施例(第一實例)使用鎖存在鎖存電3各266中的鎖 存數(shù)據(jù)作為相位控制信號來在芯片中逐行控制前半計數(shù)操作和后 半計數(shù)操作，但第二實施例(第二實例)使用芯片外的數(shù)字信號處 理器270的亮度電平確定結果來控制前半計數(shù)操作和后半計數(shù)操 作。
在數(shù)字計算器29與后半計數(shù)操作(補數(shù)計數(shù)操作) 一起執(zhí)行 凄丈據(jù);歐正的結構中，來自^t字信號處理器270的相位調(diào)節(jié)控制信號 PHASE被提供給數(shù)字計算器29。數(shù)字計算器29基于相位調(diào)節(jié)控制 信號PHASE與補數(shù)計數(shù)操作一起對經(jīng)受了補數(shù)計數(shù)操作的像素數(shù) 據(jù)執(zhí)行數(shù)據(jù)的校正。
數(shù)字信號處理器270控制像素陣列單元10中各列的列AD電 i 各25，以通過基于/人輸入電^各28 ( DPU 28a ) #T出的4象素信號電壓 Vx的凄t字lt據(jù)(具體地，與第二實施例(第一實施例)相比的信 號數(shù)據(jù)Dsig )確定亮度信息并基于確定結果切換相位調(diào)節(jié)控制信號 PHASE的L電平和H電平(下文稱作L/H)來選4奪性地執(zhí)行前半 計^U喿作和后半計ld喿作。計lt相位調(diào)節(jié)器260 (具體地，EX-OR 門262)調(diào)節(jié)計數(shù)周期的相位，使得列AD電路25在相位調(diào)節(jié)控制 信號PHASE處于L電平(=0 )時執(zhí)行前半計數(shù)操作，以及在相位 調(diào)節(jié)控制信號PHASE處于H電平(=1)時執(zhí)行后半計數(shù)操作。這里，在數(shù)字信號處理器270中亮度信息的確定及基于其的計 數(shù)操作相位的控制中，即，在相位調(diào)節(jié)控制信號PHASE的L/H的 切換中，類似于第二實施例(第一實例)，通過逐4亍確定亮度電平 可以執(zhí)行對隨后行的控制。例如，基于表示由從輸出電路28 (DPU 28a )輸出的數(shù)據(jù)所計算的一行的平均亮度電平是否高于中間亮度 電平的信息，可以逐行切換相位調(diào)節(jié)控制信號PHASE的L/H。
在具有圖6D所示規(guī)則性的分色濾色器的配置中，例如，優(yōu)選 地，明顯通過色彩計算平均值，并采用具有相同敏感度條件的像素 的相位信息。在這種情況下，應該準備多個相位調(diào)節(jié)控制信號 PHASE 。
通過參照對應于一個畫面的亮度4言息對整個畫面執(zhí)4于確定，可 以執(zhí)行對隨后畫面的控制。例如，基于表示由從輸出電路28 (DPU 28a )輸出的數(shù)據(jù)所計算的一個畫面的平均亮度電平是否高于平均 亮度電平的信息，可以逐畫面地切換相位調(diào)節(jié)控制信號PHASE的 IVH。
在具有圖6D所示的失見則性的分色濾色器的配置中，例如，優(yōu) 選地，明顯通過色彩計算平均值，而不是通過整個畫面，并采用具 有相同敏感度條件的像素的相位信息。在這種情況下，應該準備多 個相位調(diào)節(jié)控制信號PHASE。
才艮據(jù)第二實施例(第二實例)，可以比第二實施例(第一實例) 更加簡化芯片中計數(shù)相位調(diào)節(jié)器260的結構。這是因為不需要鎖存 電路266。由于鎖存在各列的鎖存電路266中的表示亮度電平范圍 的比較輸出COMP的相位信息PCOMP不需要順序輸出至數(shù)字計數(shù) 器29,所以可以4吏用用于相^f立調(diào)節(jié)控制信號PHASE的控制線18c 來代替用于數(shù)據(jù)傳輸?shù)乃叫盘柧€18b。另外，不需要過多考慮導線電阻，并且圖形寬度可以4艮小。因此，與第二實施例(第一實例) 相比，可以進一步減小面積。
由于基于從輸出電路28輸出的數(shù)據(jù)來確定亮度信息，所以提 高了精度。這是因為在第二實施例(第一實例)中根據(jù)復位電平Srst 使用信號電平Ssig執(zhí)行確定，而在第二實施例(第二實例)中，使 用經(jīng)受了 CDS處理的數(shù)據(jù)(即，排除了復位電平Srst的影響的信 號分量Visg的凄t字凄t據(jù)Dsig ) 4丸4亍確定。
用于確定整個畫面的亮度電平的方式不限于通過數(shù)字信號處 理器270來計算并確定從輸出電路28 ( DPU 28a )輸出的數(shù)據(jù)的一 個畫面的平均值的實例，而是可以考慮4吏用用于曝光控制處理(包 括電子快門控制)的信息(參見參照圖8在下面的描述)。在這種 情況下，不需要特別提供數(shù)字信號處理器270來執(zhí)行平均處理。
成像設備
圖8是示出作為使用與根據(jù)上述實施例的固態(tài)成像設備1相同 結構的物理信息獲取裝置實例的成像設備(相機系統(tǒng))的示意結構 的示圖。配置成像設備8以獲得可視彩色圖像。
具體地，成像設備8包括成像透鏡802，用作光學系統(tǒng)的主 要部分，通過將岸義載位于諸如日光和熒光燈的光源801下面的拍i1t 對象Z的圖像的光L引導向圖像裝置并進行成像來獲得圖像信息； 光學低通濾波器804;濾色器組812,其中，例如以Bayer圖形排列 對應于R、 G和B的濾色器；1象素陣列單元10;驅(qū)動控制器7，馬區(qū) 動像素陣列單元10;列處理器26,對從像素陣列單元10輸出的像 素信號4丸4于CDS處理、AD轉(zhuǎn)換處理等；以及相才幾信號處理器810, 處理從列處理器26輸出的成像數(shù)據(jù)。相積W言號處理器810包4舌成^f象信號處理器820和用作控制整個 成像設備8的主控制器的相機控制器卯0。成像信號處理器820包 括信號分離器822，具有當使用除原色分色器器之外的濾色器時 將從列處理器26的歹'J AD電路25b (參照圖1 )提供的數(shù)字成像信 號分離成原色信號R (紅色)、G (綠色)和B (藍色)的原色分離 功能；以及彩色信號處理器830，基于通過信號分離器822分離的 原色信號R、 G和B對彩色信號C執(zhí)行信號處理。
另外，成像信號處理器820包括亮度信號處理器840，基于 通過信號分離器822分離的原色信號R、 G和B對亮度信號Y執(zhí)行 信號處理；以及編碼器單元860,基于亮度信號Y/彩色信號C生成 視頻信號VD。
本實施例中的相才幾控制器900包括纟鼓處理器卯2，作為計算 機的核心部件，其代表實例為CPU(中央處理器)，其中，在微型 集成電路中集成了由計算機所執(zhí)行的操作和控制的功能；ROM(只 讀存儲器)904,作為只讀的存儲單元；RAM (隨才幾存耳又存儲器) 906，當需要時能夠讀寫，并且其為易失性存儲單元的實例；以及 圖中-殳有示出的其它外圍細W牛。孩丈處5里器902、 ROM 904和RAM 906被統(tǒng)稱為微型計算機。
在上面的描述中，"易失性存儲單元"是指當裝置斷電時所存 儲的內(nèi)容被消除的存儲單元。另一方面，"非易失性存儲單元"是 指即使切斷裝置的主電源時仍然存儲所存儲內(nèi)容的存儲單元。能夠 持久存儲所存儲內(nèi)容的任意存儲單元都可被用作非易失性存儲單 元。非易失性存儲單元不限于具有非易失性質(zhì)的半導體存儲設備。 例如，可以構成易失性存4渚i殳備，以通過^是供備用電源來顯示"非 易失性質(zhì)"。相機控制器900控制整個系統(tǒng)。例如，在ROM 904中存4諸相 機控制器卯0的控制程序。具體地，在該實例中，存儲通過相機控 制器900設置各種控制脈沖的開/關定時的程序。在RAM卯6中存 儲當相機控制器卯0執(zhí)行各種處理時所需的數(shù)據(jù)等。
另外，相機控制器卯0被配置為使得諸如存儲卡的記錄介質(zhì) 924可以插入其中或/人中拆卸，并被配置為能夠與諸如互聯(lián)網(wǎng)的通 信網(wǎng)絡連接。例如，相才幾控制器900除孩i處理器902、 ROM 904和 RAM卯6之外還包括存4諸讀耳又器907和通信I/F "妄口 ) 908。
這里，在孩i處理器902中包括用于曝光控制的程序，4吏得成傳— 設備8的相機控制器900也具有控制曝光條件的曝光條件控制器的 功能。
在這種情況下， -使作為計算才幾核心部件的樣i處理器902用作曝 光條件控制器的曝光控制程序包括基于來自亮度信號處理器840 的亮度信號計算測光數(shù)據(jù)DL (例如，具有預定大小且處于預定位 置的測光區(qū)的平均值的計算)；基于計算結果確定亮度電平(亮度 電平是否高于或低于中間電平)等。
例如，記錄介質(zhì)924用于寄存用于佳J效處理器卯2扭^f亍4欠件處 理的程序數(shù)據(jù)或者諸如用于執(zhí)行曝光控制處理(包括電子快門控 制)的各種控制脈沖的開/關定時或基于來自亮度信號處理器840的 亮度信號的測光數(shù)據(jù)DL的收斂范圍的各種設置值的數(shù)據(jù)。
存4諸讀取器907在RAM 906中存儲(安裝),人記錄介質(zhì)924 讀取的數(shù)據(jù)。通信I/F 908協(xié)調(diào)諸如互聯(lián)網(wǎng)的通信網(wǎng)絡與相機控制 器900之間的通信凝:據(jù)的傳輸和4妻收。另外，以模塊的形式示出成像設備8,其中，與像素陣列單元 10分開形成驅(qū)動控制器7和列處理器26。然而，如對固態(tài)成傳^殳 備1所描述的，不用說成像設備8可以使用 一個芯片形式的固態(tài)成 像設備l，其中，在與像素陣列單元IO相同的半導體基板上集成形 成驅(qū)動控制器7和列處理器26。
此外，在圖中，以以下狀態(tài)示出成傳^殳備8，除^f象素陣列單元 10、驅(qū)動控制器7、列處理器26或相才幾信號處理器810之外，還包 4舌i者如成〗象透4竟802、光學4氐通濾波器804或紅外截止濾光器805 的光學系統(tǒng)。這適用于采用具有通過集成上述部件封裝的成像功能 的模塊形式的情況。
這里，對于固態(tài)成像設備l中的模塊，如圖所示，可以配置整 個成像設備8，使得以集成封裝像素陣列單元IO (成像單元)和與 ^象素陣列單元10密切關耳關的、諸如具有AD轉(zhuǎn)換功能和差分(CDS ) 處理功能的列處理器26的信號處理器(除i殳置在列處理器26后的 相機信號處理器)的條件，以具有成像功能的模塊形式設置固態(tài)成 像設備1,并且在以模塊形式設置的固態(tài)成像設備1之后設置作為 剩余信號處理器的相^M言號處理器810。
可選地，盡管沒有示出，可以配置整個成傳^殳備8，使得以集 成封裝包括像素陣列單元10和成^f象透鏡802的光學系統(tǒng)的條件， 以具有成像功能的模塊形式設置固態(tài)成像設備1,并且除以模塊形 式設置的固態(tài)成像設備1之外還在模塊中設置相機信號處理器810。
此外，作為固態(tài)成像設備l的模塊形式，可以包括等價于相機 信號處理器200的相才幾信號處理器810。在這種情況下，可以將固 態(tài)成像設備1和成像設備8視為實際上相同的設備。例如，作為用于執(zhí)行"成像"的具有成像功能的相機或便攜裝
置來提供這種成4象i殳備8。另夕卜，"成像“不僅包括在普通相才幾拍4聶 時的圖像成像，而且還包括廣義上的指紋險測。
具有這種結構的成像設備8包括上述固態(tài)成像設備1的所有功 能，其基本結構和才喿作可以與固態(tài)成傳^殳備1相同，并且可以采用 通過基于預定標準獨立控制計lt器單元254中的計凄t器激活周期可 以減小輸入振幅對功庫4的影響的結構或者可以整體上減小功^毛的 結構。具體地，在采用第二實施例(第二實例)的情況下，通過采 用樣i處理器卯2中的曝光控制處理可進4于一個畫面的亮度電平確 定。
如上所述，已經(jīng)參照實施例描述了發(fā)明，但本發(fā)明的技術范圍 不限于實施例所描述的范圍。只要不背離發(fā)明的范圍，就可以對發(fā) 明進4于各種改變和變化，并且這些改變和變化包括在本發(fā)明的才支術 范圍內(nèi)。
另外，上述實施例不用于限制在權利要求中描述的發(fā)明，不能
段。在上述實施例中，包括本發(fā)明的很多階段，并且可以通過適當 地組合其中公開的多個組成元件提取出本發(fā)明更多其它的特征。即 使去除在實施例中示出的組成單元中的一些組成單元，只要其處于 顯示效果的范圍內(nèi)，就可以作為發(fā)明i殳置去除一些組成單元的結 構。
例如，在第二實施例(第一實例)中，對于信號電平Ssig的電 壓比較器252的比較輸出COMP被鎖存電路266鎖存并提供作為比 專交豐lr出COMP的相^f立信息PCOMP,并基于隨后4亍的P相處理和D 相處理的相4i^言息PCOMP確定應該執(zhí)4于前半計tU喿4乍或后半i十凄t 周期操作。但是，這僅僅是一個實例。P相位和D相位的獨立控制
例如，可以對P相位(復位電平Srst)和D相位(信號電平 Ssig)單獨確定應該^M于前半計^b操作和后半計凄M喿作。為了估文到 這點，對于像素信號電壓Vx的電平確定，分別為P相(復位電平 Srst)和D相(信號電平Ssig)的每一個設置用于鎖存電壓比較器 252的比較輸出COMP的鎖存電路266_P和266—D (圖中沒有示 出)。P相處理時的鎖存定時對應于復位電平Srst的最大范圍中的中 間電平。例如，當P相處理周期^皮i殳置為對應于7比特的128個時 鐘時，定時纟皮設置在參考信號SLP_ADC改變開始后的64個時鐘點 處。然后，在隨后的P相處理中，基于被鎖存電路266—P鎖存的相 位信息COMP_PH—P確定應該執(zhí)行前半計數(shù)操作或后半計數(shù)操作， 或者在隨后的D相處理中，基于被鎖存電路266一D鎖存的相位信 息COMP_PH—D確定應該執(zhí)行前半計數(shù)才喿作或后半計數(shù)操作。以這 種方式，即使在P相處理中也可以現(xiàn)減小功耗的效果。
然而，在這種情況下，各列中的電路結構由于為了給出允許各 列中的P相處理結果和D相處理結果之間的差分處理(CDS處理) 的結構P相處理和D相處理不總是以相同的相位關系執(zhí)行計數(shù)操作 的因素以及用于后半計數(shù)處理(補數(shù)計數(shù)處理)的數(shù)據(jù)校正的結構 的其它因素而變得復雜。如圖2B所示第二結構實例所采用的，可 以通過將P相處理結果Dp (表示Drst)和D相處理結果Dd (表示 Drst + Dsig )的每一個都傳llT至^t字計算器29，通過lt字計算器29 處理這個問題。這里，通過鎖存電i 各266一P鎖存的相位信息 COMP_PH_P和通過鎖存電路266一D鎖存的相位信息COMP一PH—D 通過不同的水平信號線18與處于相同電平的P相處理結果Dp和D 相處理結果Dd同步地被提供給數(shù)字計算器29。在數(shù)字計算器29 中，基于相位信息COMP_PH—P和相^f立信息COMP_PH_D沖丸4亍數(shù) 據(jù)沖交正，并獲得最終的Dsig。當前行的確定和計數(shù)相位控制
在第二實施例(第一實例)中，在緊接當前行之前的處理行中 執(zhí)行像素信號電壓Vx的電平確定。但是，可以采用對即將經(jīng)受電 平確定的信號確定當前處理信號的輸入電平并基于確定結果執(zhí)行 計凄t相位控制的方法。在這種情況下，優(yōu)選地，將該方法與用于才艮
據(jù)P相(即，復位電平Srst)或D相(即，信號電平Ssig)確定4丸 4亍前半計凄t操作或后半計凄t才喿作的結構組合?？蛇x地，可以在P相 處理中固定前半計數(shù)操作和后半計數(shù)操作中的一個，并且可以在D 相處理中參照當前行的信號電平Ssig的電平確定結果。下文，將作 為實例描述才艮據(jù)P相處理和D相處理的計凄史相位控制。
例如，首先，確定^f象素〗言號電壓Vx處于全部范圍的前半部分 或后半部分的電壓電平，然后基于確定結果，確定應該扭^f亍前半計 數(shù)操作或后半計數(shù)操作。即，在電壓比較器252的初始比較中，檢 查復4立電平Srst或^f言號電平Ssig是否小于其中間電平。因此，例如， 電壓比4交器252 #皮用作確定部，用于確定當前處理中的^象素^[言號電 壓Vx的振幅是否小于中間電平。例如，在復位電平Srst或信號電 平Ssig穩(wěn)定之后并且在比較處理開始之前，DA轉(zhuǎn)換電路27a將參 考信號SLP—ADC設置為對應于復位電平Srst或信號電平Ssig的中 間電平的值，然后將設置值提供給電壓比較器252。當復位電平Srst 或信號電平Ssig處于全部范圍的前半部分內(nèi)時，電壓比專交器252的 比專交輸出COMP處于L電平。當復位電平Srst或信號電平Ssig處 于全部范圍的后半部分內(nèi)時，電壓比較器252的比較輸出COMP 處于H電平。在鎖存電路266中鎖存電壓比較器252的比較輸出 COMP，然后將其才是供纟會EX-OR門262的lt入端IN2。為EX-OR 門262的llr入端IN1 4是供電壓比l交器252的比4交1釙出COMP。
此后，類似于第二實施例(第一實例)，當復位電平Srst或信 號電平Ssig屬于低輸入范圍時，鎖存在鎖存電路266中的數(shù)據(jù)處于L電平，或者當復位電平Srst或信號電平Ssig屬于高輸入電平時， 其處于H電平。因此，當在當前行中復位電平Srst或信號電平Ssig 屬于^氐豐lT入范圍時，在該4亍的P相處理或D相處理中，電壓比4交器 252的比4交月永沖COMP不一皮邏輯反轉(zhuǎn)并作為計凄W吏能信號EN#T出。 以這種方式，應用前半計凄t搡作(圖3A所示的第一處理實例)。此 夕卜，當在當前行中復位電平Srst或信號電平Ssig屬于高輸入范圍時， 在該4亍的P相處理或D相處理中，比專交器252的比豐交月永沖COMP -陂邏輯反轉(zhuǎn)并作為計數(shù)使能信號EN輸出。以這種方式，應用后半 計凄t操作(圖3B所示的第二處理實例)。
在第二實施例(第一實例)中，在根據(jù)經(jīng)受前半計數(shù)操作的行 和經(jīng)受后半計數(shù)操作的行由于逆關系而具有電平高度差的圖像圖 形中，不能夠獲得減小功耗的效果，并且還增大了功耗。但是，當 基于當前行的電平確定結果執(zhí)行當前行的處理時，明確減小了計數(shù) 周期，因此，減小了功耗。
在這個描述中，在確定像素信號電壓Vx是否被設置為全部范 圍的前半部分或后半那部分中的電壓電平的過程中，DA轉(zhuǎn)換電^各 27a使用參考信號SLP一ADC將中間電平的值提供給電壓比較器 252,然后電壓比l交器252寺丸行電平確定。在這種情況下，才艮據(jù)電 路結構，通過最初將參考信號SLP一ADC設置為中間值，可以改變 后續(xù)比較處理的操作點。
當這樣引起問題時，電路規(guī)模增大，但是，例如，可以下述方 式解決所述問題。首先，獨立于電壓比較器252,為每列設置電壓 比較器252一DET (未示出)作為確定部，用于確定當前處理中的像 素信號電壓Vx的振幅是否小于中間值。除參考信號SLP—ADC之 外，DA轉(zhuǎn)換電^各27a將用于電平確定的參考信號SLP—DET (中間 電平值)提供給電壓比較器252一DET的一個輸入端。電壓比較器 252 DET的另一個輸入端被提供有像素信號電壓Vx。通過比較用于電平確定的參考信號SLP—DET與^f象素信號電壓Vx,電壓比專交器 252一DET檢查復位電平Srst或信號電平Ssig是否小于其中間值。
對電子裝置的應用
在上述實施例中，已經(jīng)描述了作為數(shù)據(jù)處理器應用于固態(tài)成像 設備或成像設備的AD轉(zhuǎn)換電路(AD轉(zhuǎn)換器；該實例中的列AD 電路25)，包括比較器，比較AD轉(zhuǎn)換參考信號與對應于處理信 號的電信號；以及計lt器單元，在比4交器的比4交處理的同時以遞減 計數(shù)才莫式和遞增計數(shù)才莫式中的一種來執(zhí)行計數(shù)處理，并存儲通過前 半計lt搡作或后半計數(shù):操作獲取的計^t值。然而，AD轉(zhuǎn)換電路或 數(shù)據(jù)處理器的結構可以被應用于需要用于獲取模擬信息的數(shù)字數(shù) 據(jù)的數(shù)據(jù)處理結構的所有電子裝置以及固態(tài)成像設備或成像設備。
AD轉(zhuǎn)換電路(AD轉(zhuǎn)換器)不限于安裝在固態(tài)成像設備或其 它電子裝置上，而是可以被設置作為諸如IC (集成電路)和AD轉(zhuǎn) 換模塊的單個設備。
在這種情況下，AD轉(zhuǎn)換電路可以設置作為具有比較器和計數(shù) 器的AD轉(zhuǎn)換器，但是可以被安裝在包括多個IC和各個芯片的組 合的模塊中，其中，在相同的半導體基板上設置生成AD轉(zhuǎn)換參考 信號以將所生成的參考信號提供給比較器的參考信號生成器或根 據(jù)經(jīng)受比較器的比較處理的參考分量或信號分量切換計數(shù)器的計 數(shù)處理模式的控制器。
通過安裝并設置功能單元，可以共同處理用于控制比較器和計 凄t器的才喿作所需的功能單元，乂人而〗更于其處理或管理。由于AD轉(zhuǎn) 換處理所需的元件被集成到IC或模塊中，所以可以很容易制造諸 如固態(tài)成像設備或其它電子裝置的最終產(chǎn)品。在上述實施例中，考慮到對固態(tài)成像設備或成像設備的AD轉(zhuǎn) 換電路(AD轉(zhuǎn)換器)的應用，已經(jīng)描述了兩次執(zhí)行比較處理和計 數(shù)處理，即，對作為參考分量的復位電平Srst和對應于真實信號分 量的信號電平Ssig分別執(zhí)行比較處理和計數(shù)處理。但是，對通常的 模擬信號僅執(zhí)行一次比較處理和計數(shù)處理。通過組合計數(shù)模式可以 獲耳又作為三個以上信號的積和結果的凄t字凄t據(jù)。這與在圖3A所示 的第一處理實例和圖3B所示的第二處理實例的最終部分中所描述 的"獲取作為多個像素的積和結果的數(shù)字數(shù)據(jù)"相同。
此時，通過基于電路結構或信號振幅(信號電平)獨立確定是 否應該執(zhí)行前半計數(shù)操作(實數(shù)計數(shù)操作)或后半計數(shù)操作(補數(shù) 計數(shù)操作)，可以減小輸入振幅對功耗的影響。因此，例如，可以 將可計數(shù)周期相對于輸入振幅均一化，或者減小根據(jù)輸入振幅的功 耗。
本領域的技術人員應該理解，根據(jù)設計要求和其它因素，可以 有多種修改、組合、再組合和改進，均應包含在本發(fā)明的權利要求 或等同物的范圍之內(nèi)。
權利要求
1.一種數(shù)據(jù)處理器，包括參考信號生成器，生成用于將模擬處理信號的電平轉(zhuǎn)換成數(shù)字數(shù)據(jù)、且逐漸改變以提高處理信號的振幅的參考信號；比較器，將所述處理信號與由所述參考信號生成器生成的所述參考信號進行比較；計數(shù)周期控制器，基于所述比較器的比較結果，確定執(zhí)行在從所述參考信號具有預定初始值的時間點到所述處理信號等于所述參考信號的時間點的周期內(nèi)執(zhí)行計數(shù)處理的實數(shù)計數(shù)操作或者在從所述處理信號等于所述參考信號的時間點到所述參考信號達到預定終止值的時間點的周期內(nèi)執(zhí)行計數(shù)處理的補數(shù)計數(shù)操作；計數(shù)器，在由所述計數(shù)周期控制器確定的計數(shù)周期內(nèi)執(zhí)行計數(shù)處理，并存儲完成所述計數(shù)處理時的計數(shù)值，從而獲取預定電平的數(shù)字數(shù)據(jù)；以及校正器，校正所述補數(shù)計數(shù)操作的結果，以獲取所述數(shù)字數(shù)據(jù)作為實數(shù)值，其中，所述計數(shù)周期控制器基于預定的標準獨立控制所述計數(shù)器的所述實數(shù)計數(shù)操作和所述補數(shù)計數(shù)操作。
2. 根據(jù)權利要求1所述的數(shù)據(jù)處理器，其中，所述計數(shù)器包括執(zhí) 行所述實數(shù)計數(shù)操作的第 一 計數(shù)器和執(zhí)行所述4卜數(shù)計數(shù)操作 的第二計數(shù)器，以及其中，所述計數(shù)周期控制器控制所述第一計數(shù)器以執(zhí)行 所述實數(shù)計數(shù)操作，以及控制所述第二計數(shù)器以執(zhí)行所述補數(shù) 計數(shù)操作。
3. —種固態(tài)成4象i殳備，包括象素陣列單元，其中，以矩陣形式配置單位^象素，每一 個單位像素都具有電荷生成器和輸出與由所述電荷生成器生 成的電荷相對應的處理信號的出晶體管；比較器，為每列進行設置，以將從所述像素陣列單元的 所述單位像素中獲得的模擬處理信號與用于將所述模擬處理 信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)、且逐漸改變以提高所述處理信號的振幅 的參考信號進行比較；計數(shù)周期控制器，基于所述比較器的比較結果，確定執(zhí) 行在乂人所述參考信號具有預定初始值的時間點到所述處理信 號等于所述參考信號的時間點的周期內(nèi)執(zhí)行計數(shù)處理的實數(shù) 計數(shù)操作或者在從所述處理信號等于所述參考信號的時間點 到所述參考信號達到預定終止值的時間點的周期內(nèi)執(zhí)行計數(shù) 處理的補凄t計^U喿作；以及計數(shù)器，為每列進行設置，以在由所述計數(shù)周期控制器 確定的計f史周期內(nèi)執(zhí)4亍計lt處理，并通過存^(諸完成計數(shù)處理時 的計數(shù)值來獲取預定電平的數(shù)字數(shù)據(jù)，其中，每個計數(shù)器均包括執(zhí)行所述實數(shù)計數(shù)操作的第一 計數(shù)器和執(zhí)行所述補數(shù)計數(shù)操作的第二計數(shù)器，以及其中，所述計數(shù)周期控制器控制所述第一計數(shù)器以執(zhí)行 所述實數(shù)計數(shù)操作，以及控制所述第二計數(shù)器以執(zhí)行所述補數(shù) 計數(shù)操作。
4. 根據(jù)權利要求3所述的固態(tài)成像設備，其中，所述第 一計數(shù)器 和所述第二計數(shù)器彼此鄰近地交替配置。
5. 根據(jù)權利要求3所述的固態(tài)成像設備，其中，從所述像素陣列 單元的每個單位像素中獲取的所述模擬處理信號包括參考分 量和信號分量,其中，所述第一計數(shù)器以遞減計tb漠式和遞增計數(shù)才莫式 中的一種模式對與所述參考分量和所述信號分量中的一個相 對應的信號執(zhí)行作為第一處理的計數(shù)處理，以存儲完成該計數(shù) 處理時的計數(shù)值，并基于存儲在第 一處理中的計數(shù)值以所述遞 減計數(shù)模式和所述遞增計數(shù)模式中的另 一種模式對與所述參 考分量和所述信號分量中的另 一個相對應的信號執(zhí)行作為第 二處理的計H處理，以存^f諸完成該計凄t處理時的計凄W直，以及其中，所述第二計數(shù)器以與所述第一計數(shù)器的第一處理 的計數(shù)模式相反的模式對與所述參考分量和所述信號分量中 的一個相對應的信號執(zhí)4于作為第一處理的計ft處理，以存4諸完 成該計lt處理時的計lt值，隨后，基于存儲在第一處理中的計 數(shù)值以與所述第 一計數(shù)器的第二處理的計數(shù)模式相反的模式 對與所述參考分量和所述信號分量中的另 一個相對應的信號 ^W亍作為第二處理的計凄t處理，以存^f諸完成該計ft處理時的計 數(shù)值。
6. —種固態(tài)成像設備，包括4象素陣列單元，其中，以矩陣形式配置單4i^象素，每一 個單位像素都具有電荷生成器和輸出與由所述電荷生成器生 成的電荷相對應的處理信號的輸出晶體管；比較器，為每列進行設置，以將從所述像素陣列單元的 所述單位像素中獲得的模擬處理信號與用于將所述模擬處理信號轉(zhuǎn)換成凄t字凄t據(jù)、且逐漸改變以提高所述處理信號的纟展幅的參考信號進行比較；計數(shù)周期控制器，基于所述比較器的比較結果，確定執(zhí) 行在從所述參考信號具有預定初始值的時間點到所述處理信 號等于所述參考信號的時間點的周期內(nèi)執(zhí)行計數(shù)處理的實數(shù) 計數(shù)操作或者在從所述處理信號等于所述參考信號的時間點 到所述參考信號達到預定終止值的時間點的周期內(nèi)^U亍計數(shù) 處理的補數(shù)計數(shù)操作；以及計數(shù)器，為每列進行設置，以在由所述計數(shù)周期控制器 確定的計數(shù)周期內(nèi)批^亍計凄史處理，并通過存^f諸完成計凄丈處理時 的計tt值來獲取預定電平的ft字數(shù)據(jù)，其中，所述計ft器^皮配置為切換所述實^t計^U喿作和所 述補凄t計凄t才喿作，以及其中，所述計數(shù)周期控制器才艮據(jù)所述處理信號的振幅來 控制所述計數(shù)器的所述實lt計數(shù):燥作和所述補lt計數(shù)纟喿作的 切換。
7. 根據(jù)權利要求6所述的固態(tài)成像設備，其中，當所述處理信號 的振幅小于中間電平時，所述計數(shù)周期控制器控制所述計數(shù)器 執(zhí)行所述實數(shù)計數(shù)操作，以及當所述處理信號的振幅大于所述 中間電平時，控制所述計數(shù)器執(zhí)行所述補數(shù)計數(shù)操作。
8. 根據(jù)權利要求6所述的固態(tài)成像設備，其中，所述計數(shù)周期控 制器包括確定部，確定當前處理中的所述處理信號的l展幅是 否小于所述中間電平；以及確定結果存^f諸部，存儲所述確定部 的確定結果用于后續(xù)的處理，所述計數(shù)周期控制器基于存儲在 所述確定結果存儲部中的確定結果來控制后續(xù)的處理中所述 計數(shù)器的所述實數(shù)計數(shù)操作和所述補數(shù)計數(shù)操作。
9. 根據(jù)權利要求8所述的固態(tài)成像設備，其中，所述確定部以列 進行設置，并且以行進行確定。
10. 根據(jù)權利要求8所述的固態(tài)成像設備，其中，所述確定部基于 由所述計數(shù)器獲得的數(shù)字數(shù)據(jù)逐行進行確定。
11. 根據(jù)權利要求8所述的固態(tài)成像設備，其中，所述確定部基于 由計數(shù)器獲得的數(shù)字數(shù)據(jù)逐畫面進行確定。
12. 根據(jù)權利要求9至11中任意一項所述的固態(tài)成像設備，其中， 所述像素陣列單元包括彩色成像分色濾色器，以及其中，所述確定部和所述確定結果存4諸部才艮據(jù)顏色來寺丸 4亍它們的處理。
13. 根據(jù)權利要求8所述的固態(tài)成像設備，其中，從所述像素陣列 單元的每個單位像素獲得的所述模擬處理信號包括參考分量 和信號分量，其中，所述確定部基于對應于所述信號分量的信號逐4亍 進4亍確定，以及其中，所述計數(shù)周期控制器基于存儲在所述確定結果存 儲部中的確定結果對對應于所述參考分量的信號和對應于所 述信號分量的信號在后續(xù)的處理中共同地控制所述計數(shù)器的 所述實lt計凄t燥作和所述補lt計lt搡作。
14. 根據(jù)權利要求8所述的固態(tài)成像設備，其中，從所述像素陣列 單元的每個單位像素中獲得的所述^t擬處理信號包括參考分 量和信號分量，其中，所述確定部基于對應于所述參考分量的信號逐行 進行確定，并基于對應于所述信號分量的信號逐行進行確定，其中，所述確定結果存儲部每列均包括第一確定存儲 器，存儲關于所述參考分量的所述確定部的確定結果；以及第 二確定結果存^f渚部，存々者關于所述信號分量的所述確定部的確 定結果，以及其中，所述計數(shù)周期控制器基于存儲在所述第一確定結 果存儲部中的確定結果對與所述參考分量相對應的信號在后 續(xù)的處理中控制所述計凄丈器的所述實凄史計數(shù)才喿作和所述補數(shù) 計數(shù)操作，并基于存儲在所述第二確定結果存儲部中的確定結 果對與所述信號分量相對應的信號在后續(xù)的處理中控制所述 計凄t器的所述實^:計^b操作和所述補^t計a:操作。
15. 根據(jù)權利要求6所述的固態(tài)成像設備，其中，所述計數(shù)周期控 制器包括確定部，確定在當前處理之前的所述處理信號的振 幅是否小于中間電平；以及確定結果存儲部，存儲用于所述當 前處理的所述確定部的確定結果，所述計數(shù)周期控制器基于存 -賭在所述確定結果存^f諸部中的確定結果來控制所述當前處理 中的所述計數(shù)器的所述實凄t計^b搡作和所述補lt計凄t才喿作。
16. 根據(jù)權利要求14所述的固態(tài)成像設備，其中，從所述像素陣 列單元的每個單位像素中獲得的所述^^莫擬處理信號包括參考 分量和信號分量，其中，所述確定部為每列進^f亍"i殳置，并基于對應于所述 信號分量的信號來逐行進行確定，以及其中，所述計數(shù)周期控制器基于存儲在所述確定結果存 儲部中的確定結果對與所述參考分量相對應的信號和與所述 信號分量相對應的信號在當前處理中共同地控制所述計數(shù)器 的所述實數(shù)計數(shù)操作和所述4卜數(shù)計數(shù)操作。
17.—種成^象i殳備，包括光學系統(tǒng)，接收圖像信息；j象素陣列單元，其中，以矩陣形式配置單^H象素，每一 個單位像素都包括基于由所述光學系統(tǒng)接收的所述圖像信息 生成信號電荷的電荷生成器和輸出與由所述電荷生成器生成 的所述信號電荷相對應的處理信號的輸出晶體管；參考信號生成器，生成用于將模擬處理信號的電平轉(zhuǎn)換 成數(shù)字數(shù)據(jù)、且逐漸改變以提高處理信號的振幅的參考信號；比較器，為每列進行設置，以將所述處理信號與由所述 參考信號生成器生成的所述參考信號進行比較；計數(shù)周期控制器，基于所述比較器的比較結果，確定執(zhí) 行在乂人所述參考信號具有預定初始值的時間點到所述處理信 號等于所述參考信號的時間點的周期內(nèi)執(zhí)行計數(shù)處理的實數(shù) 計數(shù)操作或者在從所述處理信號等于所述參考信號的時間點 到所述參考信號達到預定終止值的時間點的周期內(nèi)執(zhí)行計數(shù) 處理的補lt計IU乘作；計數(shù)器，為每列進行設置，以在由所述計數(shù)周期控制器 確定的計凄t周期內(nèi)扭j亍計凄t處理，并通過存4諸完成所述計凄史處 理操作時的計數(shù)值來獲取預定電平的數(shù)字數(shù)據(jù)；以及校正器，通過校正所述補數(shù)計數(shù)才喿作來獲取所述數(shù)字數(shù) 據(jù)作為實數(shù)值，其中，所述計數(shù)周期控制器基于預定的標準獨立控制每 列的所述計ft器的所述實tt計數(shù)4喿作和所述補ft計l史，喿作。
18. —種電子裝置，包括參考信號生成器，生成用于將模擬處理信號的電平轉(zhuǎn)換 成數(shù)字數(shù)據(jù)、且逐漸改變以提高處理信號的振幅的參考信號；比較器，為每列進行設置，以將所述處理信號與由所述 參考信號生成器生成的所述參考信號進行比較；計數(shù)周期控制器，基于所述比較器的比較結果，確定執(zhí) 行在從所述參考信號具有預定初始值的時間點到所述處理信 號等于所述參考信號的時間點的周期內(nèi)執(zhí)行計數(shù)處理的實數(shù) 計數(shù)操作或者在從所述處理信號等于所述參考信號的時間點 到所述參考信號達到預定終止值的時間點的周期內(nèi)執(zhí)行計數(shù) 處理的補lt計ft操作；計數(shù)器，為每列進行設置，以在由所述計數(shù)周期控制器 確定的計凄t周期內(nèi)扭J亍計凄t處理，并通過存4諸完成計凄t處理時 的計數(shù)值來獲取預定電平的數(shù)字數(shù)據(jù)；以及校正器，通過校正所述補數(shù)計數(shù)操作來獲取所述數(shù)字數(shù) 據(jù)作為實數(shù)值，其中，所述計數(shù)周期控制器基于預定的標準獨立控制每 列的所述計ft器的所述實tt計ft搡作和所述補數(shù)計凄t操作。
全文摘要
本發(fā)明公開了數(shù)據(jù)處理器、固態(tài)成像設備、成像設備和電子裝置，其中，該數(shù)據(jù)處理器包括參考信號生成器，生成逐漸改變以提高處理信號的振幅的參考信號；比較器，比較所述處理信號與通過參考信號生成器生成的參考信號；計數(shù)周期控制器，確定執(zhí)行實數(shù)計數(shù)操作或補數(shù)計數(shù)操作；計數(shù)器，在通過計數(shù)周期控制器確定的計數(shù)周期內(nèi)執(zhí)行計數(shù)操作，并通過存儲完成計數(shù)操作時的計數(shù)值來獲取數(shù)字數(shù)據(jù)的預定電平；以及校正器，通過校正補數(shù)計數(shù)操作來獲取數(shù)字數(shù)據(jù)作為實數(shù)值。計數(shù)周期控制器基于預定標準獨立控制計數(shù)器的實數(shù)計數(shù)操作和補數(shù)計數(shù)操作。通過本發(fā)明，可以降低輸入振幅對功耗的影響。
文檔編號H04N9/04GK101409772SQ20081016189
公開日2009年4月15日 申請日期2008年10月13日 優(yōu)先權日2007年10月12日
發(fā)明者田浦忠行 申請人:索尼株式會社