專利名稱：一種avs游程解碼方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字音^L頻編解碼技術(shù)領(lǐng)域，具體涉及一種AVS游程解碼方法。
背景技術(shù)：
AVS音視頻標(biāo)準(zhǔn)包括編碼和解碼兩個過程， 一個塊的編碼過程中包括變 換、量化、掃描、游程(run-level)編碼和變長編碼等操:作，相應(yīng)地，解碼 過程包括變長解碼、游程解碼、反掃描、反量化、反變換等處理。由語法元 素經(jīng)過變長解碼后，生成量化系數(shù)幅度(level )數(shù)組和量化系數(shù)游程(run) 數(shù)組。其中l(wèi)evel定義為非零量化系數(shù)的幅值，run定義為當(dāng)前非零量化系數(shù) 前的連續(xù)零的個數(shù)。通過對run-level ft組進(jìn)行游程解碼然后進(jìn)行反掃描生 成量化系數(shù)。
按照定義，level為非零量化系數(shù)的幅值，run為相應(yīng)非零量化系數(shù)level 值前的連續(xù)零的個數(shù)，所以當(dāng)前的AVS游程解碼方法是先解碼run數(shù)組中的 數(shù)，然后再對應(yīng)解碼level數(shù)組中的非零量化系數(shù)的幅值數(shù)。
然而在AVS音^L頻解碼中， 一個塊經(jīng)過變長解碼輸出的run-level數(shù)組 在先后順序上是顛倒的，如果直接游程解碼，得到的量化系數(shù)順序是混亂的， 不能進(jìn)行下一步的逆掃描。因此，當(dāng)前技術(shù)的解決辦法是在變長解碼之后增 加一個寄存器模塊?，F(xiàn)有AVS游程解碼方法如圖l所示，X的初始值設(shè)為O, 一個像素塊的代碼經(jīng)過變長解碼生成的run-level數(shù)組全部存入寄存器后，X
的值加1 ，然后按先進(jìn)后出模式分針讀取寄存惑中第X個run值和第X個1 eve 1 值；解碼時，先對第X個run值解碼，解碼后的run值存入量化系數(shù)寄存器， 再對level值解碼，解碼后的level值存入量化系數(shù)寄存器；然后在對X值 進(jìn)行判斷，如果X不等于N,則返回至對X值加1的步驟，繼續(xù)對run-level 數(shù)組中的數(shù)解碼，如果X等于N，則量化系數(shù)寄存中存入的解碼值形成了一個 像素塊的量化系數(shù)，游程解碼方法流程結(jié)束。其中N的定義為一個像素塊中 run-level凄史組的數(shù)的個數(shù)。
現(xiàn)有技術(shù)中，存取run-level數(shù)組的寄存器從根本上改變了變長解碼生 成的run-level數(shù)組在順序上的顛倒的問題，使最后生成的一個像素塊的量 化系數(shù)在順序上與編碼之前的量化系數(shù)的順序相同。但是，這種設(shè)計方法存 在如下弊端(l)需要一個或多個寄存器用來暫存run數(shù)組和level數(shù)組；(2) 由于寄存器的存取過程，增加了解碼過程的冗余以及滯后(Latency)延遲； (3)解碼過程的功率消耗增加。

發(fā)明內(nèi)容
解決以上所述問題，本發(fā)明提供一種從根本上不需要用來對run-level 數(shù)組進(jìn)行存取的寄存器的AVS游程解碼方法。
本發(fā)明所公開的一種AVS游程解碼方法，包括以下步驟
(1) 接收變長解碼輸出的游程run值和幅度level值；
(2) 解碼幅度level值；
(3 ) level解碼值存入量化系數(shù)寄存器； (4 )解碼相應(yīng)的游程run值； (5) run解碼值存入量化系數(shù)寄存器。 其中， 一個像素塊的run-level數(shù)組包含N個run值和level值，重復(fù) 執(zhí)行所述第(1 ) ( 2 ) ( 3 )《4:) ( 3 )歩驟N次，則對一個像素塊的run-level 數(shù)組中的run值和level值都進(jìn)行了解碼，最后，在寄存器中生成一個像素 塊的游程解碼量化系數(shù)。其中N小于或等于64。 一個像素塊的游程解碼量化 系數(shù)的先后順序與編碼前的量化系數(shù)的先后順序正好相反。AVS游程解碼結(jié)束 以后，對塊的游程解碼量化系數(shù)進(jìn)行發(fā)掃描。
對于一個像素塊第一個level值解碼完成以后，解碼值可以存入量化系 數(shù)寄存器的起始地址端，其后解碼的run值和level值依次排隊存入寄存器 中，最后一個解碼出的值存入量化系數(shù)寄存器的末端地址端。反掃描時只要 把量化系數(shù)寄存器的末端地址作為起始地址，起始地址作為末端地址，既可 輸出正常順序的量化系數(shù)。
在又一技術(shù)方案中，對于一個像素塊第一個level值解碼完成以后，解 碼值可以存入量化系數(shù)寄存器的末端地址端，其后解碼的run值和level值 依次排隊存入寄存器中，最后 一個解碼出的值存入量化系數(shù)寄存器的起始地 址端。按照正常的反掃描，即可輸出正常順序的量化系數(shù)。
本發(fā)明所提供的AVS游程解碼方法中，變長解碼輸出的游程run數(shù)組和 幅度level數(shù)組不需要存入一個專用的寄存器，而是直接進(jìn)行解碼。因此， 方法簡單，并可省去對run-level數(shù)組存取的寄存器。使用本發(fā)明設(shè)計的芯 片具有芯片面積小的特點，同時芯片在游程解碼過程中具有速度快、沒有滯 后、功耗低的特點。


圖l為現(xiàn)有技術(shù)的AVS游程解碼方法的流程圖2為本發(fā)明的AVS游程解碼方法實施例的流程圖。
具體實施例方式
為解決以上所述問題，本發(fā)明提供一種從根本上不需要用來對run-level 數(shù)組存取的寄存器的AVS游程解碼方法。
圖2為本發(fā)明的AVS游程解碼方法實施例的流程圖。如圖2所示，圖中 具體描述了一個像素塊的AVS游程解碼方法， 一個像素塊經(jīng)變長解碼后輸出 的run-level數(shù)組包括N個run值和N個level值，其中，N<64。如圖2所 示， 一個^f象素塊游程解碼的步驟如下
首先，X等于0。
第二步10,對X的值加1,
第三步20,接收變長解碼輸出的第X個游程run值和第X個幅度level
值；
第四步30，對第X個level值解碼；
第五步40，對level解碼值存入量化系數(shù)寄存器
第六步50，對第X個run值解碼；
第七步60，對run解碼值存入量化系數(shù)寄存器；
第八步70,判斷X是否等于N。如果X不等于N,則轉(zhuǎn)到第二步10,重 復(fù)進(jìn)行第二步至第八步，直到X等于N。如果X等于N，則一個像素塊的游程 解碼完畢。此時， 一個像素塊的游程解碼量化系數(shù)的先后順序與編碼前的量 化系數(shù)的先后順序正好相反。
其中當(dāng)X=l時，對于一個像素塊第一個level值解碼完成以后，解碼值 可以存入量化系數(shù)寄存器的起始地址端，其后解碼的run值和level值依次 排隊存入寄存器中，直至最后一個解碼出的run值存入量化系數(shù)寄存器的末 端地址端。反掃描時只要把量化系數(shù)寄存器的末端地址作為起始地址，起始 地址作為末端地址，既可輸出正常順序的量化系數(shù)。
在又一實施例中，其+當(dāng)X-l'時，對f一+像素塊第一個level值解碼 完成以后，解碼值可以存入量化系數(shù)寄存器的末端地址端，其后解碼的run 值和level值依次排隊存入寄存器中，最后一個解碼出的值存入量化系數(shù)寄 存器的起始地址端。按照正常的反掃描，即可輸出正常順序的量化系數(shù)。
在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的 實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明 書中所述的具體實施例。
權(quán)利要求
1. 一種AVS游程解碼方法，其特征在于，包括以下步驟:(1)接收變長解碼輸出的游程run值和幅度level值；(2)解碼幅度level值；(3)level解碼值存入量化系數(shù)寄存器；(4)解碼相應(yīng)的游程run值；(5)run解碼值存入量化系數(shù)寄存器。
2. 根據(jù)權(quán)利要求1所述的游程解碼方法，其特征在于， 一個包含N個游程值 的像素塊，需重復(fù)執(zhí)行第(1) ( 2 ) ( 3 ) ( 4 ) ( 5 )步驟N次，生成一個像 素塊的游程解碼量化系數(shù)。
3. 根據(jù)權(quán)利要求2所述的游程解碼方法，所述1《N《64。
4. 根據(jù)權(quán)利要求1所述的游程解碼方法，其特征在于，在第(3)步驟中， level解碼值存入量化系數(shù)寄存器的起始地址。
5. 根據(jù)權(quán)利要求1所述的游程解碼方法，其特征在于，在第(3)步驟中， level解碼值存入量化系數(shù)寄存器的末端地址。
全文摘要
一種AVS游程解碼方法，屬于數(shù)字音視頻編解碼技術(shù)領(lǐng)域。本發(fā)明的主要特征在于對游程數(shù)組先解碼幅度level值然后再解碼相應(yīng)的游程run值。本發(fā)明從根本上不需要用來對run-level數(shù)組存取的寄存器，省去對run-level數(shù)組存取的寄存器。使用本發(fā)明設(shè)計的芯片具有芯片面積小的特點，同時芯片在游程解碼過程中具有速度快、沒有滯后延遲、功耗低的特點。
文檔編號H04N7/26GK101383965SQ20081004098
公開日2009年3月11日 申請日期2008年7月25日 優(yōu)先權(quán)日2008年7月25日
發(fā)明者杜宣明 申請人:上海龍晶微電子有限公司