專利名稱：共用系數(shù)更新處理器的網(wǎng)絡裝置及其方法
技術領域：
本發(fā)明涉及一種網(wǎng)絡裝置，尤指一種多個傳輸端口共用 一 系數(shù)更新處理 器的網(wǎng)絡裝置。
背景技術：
在1Gbase-T/10Gbase-T以太網(wǎng)(Ethernet)系統(tǒng)中，由于通道會隨著時間而 變化，所以接收器需要不停地動態(tài)調整如均衡器(equalizer)與干擾消除器 (interference canceller)等電路的系數(shù)，因而必須使用系數(shù)更新處理器來持 續(xù)追蹤每一通道的情況。
目前讓多臺電腦能夠同時進行寬頻上網(wǎng)的動作已非難事，因此市面上出 現(xiàn)各種具有多個傳輸端口的網(wǎng)絡產品，如交換機(switch )、集線器(Hub)、 IP分享器等。如果這些產品的每個傳輸端口皆須單獨使用一個系數(shù)更新處理 器來更新內部通道的系數(shù)，則無論在功率消耗或者成本的考量上，都是一種 負擔。

發(fā)明內容
本發(fā)明的目的之一在于提供一種網(wǎng)絡裝置，其中多個傳輸端口系共用一 系數(shù)更新處理器，以解決先前技術中的問題。
本發(fā)明的實施例披露了一種共用系數(shù)更新處理器的網(wǎng)絡裝置。該網(wǎng)絡裝 置包含一個或多個傳輸端口以及一 系數(shù)更新處理器。其中每一傳輸端口包含 一物理層模塊。該系數(shù)更新處理器耦接于每一物理層模塊并由該多個傳輸端 口所共用，該系數(shù)更新處理器決定每一物理層模塊的系數(shù)，且該系數(shù)更新處 理器在單一時間內提供給其中一個物理層模塊使用。該系數(shù)更新處理器操作 于時間域或者頻率域中。該網(wǎng)絡裝置為一交換機。
本發(fā)明的實施例另披露了 一種系數(shù)更新處理器的共用方法，適用于一 網(wǎng) 絡裝置。該網(wǎng)絡裝置包含有一個或多個傳輸端口，每一傳輸端口包含一物理 層模塊。該共用方法包含提供一系數(shù)更新處理器；利用該系數(shù)更新處理器收斂其中的一第一物理層模塊的系數(shù)；以及當該第一物理層模塊的系數(shù)收斂結 束，利用該系數(shù)更新處理器收斂其中的一第二物理層模塊的系數(shù)，或繼續(xù)收 斂該第一物理層模塊的系數(shù)。其中，該系數(shù)更新處理器在單一時間內提供給 其中 一個物理層模塊使用。


圖1為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置的一實施例的示意圖。
圖2為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置的另 一實施例的示意圖。 圖3為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置的再另一實施例的示意
圖4為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置的又另一實施例的示意
圖5為本發(fā)明系數(shù)更新處理器的共用方法的一操作范例的流程圖。 圖6為本發(fā)明系數(shù)更新處理器的共用方法的另一操作范例的流程圖 圖7為本發(fā)明系數(shù)更新處理器的共用方法的又一操作范例的流程圖主要元件符號說明
100、 200、 300、 400 PI P8、 310、 410 PHY1-PHY8、 PHY30、 PHY40 120、 320、 420 330、 430
控制信號 總線控制器 總線
回音消除器 近端串音消除器 遠端串音消除器 數(shù)字自動增益控制器 反饋均衡器 前饋均衡器 時序回復電路
130 Sc 210 220
341
342
343
344
345
346
347
網(wǎng)絡裝置
傳輸端口
物理層模塊
多路復用器
系數(shù)更新處理器440 元件
442 第一部分
444 第二部分
502 ~ 512、 602-612、 702-712 步驟
具體實施例方式
由于網(wǎng)絡在連線的過程中，必須迅速地收斂通道的各系數(shù)，此時需要系 數(shù)更新處理器全力進行收斂，但是網(wǎng)絡連線后，通道的變化相當緩慢，所以 系數(shù)更新的頻率很低，基于此項特點，共用系數(shù)更新處理器更為可行之道， 故本發(fā)明便提出一種共用系數(shù)更新處理器的網(wǎng)絡裝置，其細節(jié)說明如下。
請參考圖1,圖1為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置100的一實 施例的示意圖。在不影響本發(fā)明技術披露之下，在本實施例中，網(wǎng)絡裝置100 以一 8端口交換機(switch)來說明，其包含八個傳輸端口 PI ~ P8、 一多路 復用器120以及一系數(shù)更新處理器130，其中每一個傳輸端口 P1 P8各包 含一物理層模塊PHY1 -PHY8，而多路復用器120耦接于每一傳輸端口 Pl -P8的物理層模塊PHY1 ~ PHY8與系數(shù)更新處理器130之間，用來依據(jù)一控 制信號Sc由這八個傳輸端口 PI -P8中選取其中之一來使用系數(shù)更新處理器 130。系數(shù)更新處理器130耦接于多路復用器120并由這些傳輸端口 Pl-P8 所共用，系數(shù)更新處理器130決定每一傳輸端口 P1 P8的物理層模塊 PHY1 ~ PHY8的系數(shù)，且系數(shù)更新處理器130在單一時間內提供給其中一個 物理層模塊使用以達到電路元件共用的目的，換言之，通過多路復用器120 的控制信號Sc的選擇，在單一時間內，提供系數(shù)更新處理器130給其中一 個物理層模塊供其收斂或者更新該物理層模塊的系數(shù)。如此一來，多個傳輸 端口的物理層模塊可共用相同的系數(shù)更新處理器130，進而達到節(jié)省面積與 節(jié)省成本的目的。此外，系數(shù)更新處理器130可#:作于時間域(time domain ) 中，或者通過數(shù)學式子轉換而操作于頻率域(frequency)中。
請注意，上述的網(wǎng)絡裝置IOO可為一交換機，亦可為其它種類的網(wǎng)絡裝 置。再者，傳輸端口的數(shù)目僅為用來說明本發(fā)明的例子，而非本發(fā)明的限制 條件。請再注意，網(wǎng)絡裝置100可應用于10M/100MBase-T系統(tǒng)、lGBase-T 系統(tǒng)或者10Gbase-T系統(tǒng)，但本發(fā)明并不局限于此，亦可應用于其他的網(wǎng)絡 系統(tǒng)。關于系數(shù)更新處理器130所決定的每一傳輸端口 PI ~P8的物理層模塊 PHY1-PHY8的系數(shù)，舉例而言，如回音消除系數(shù)、近端串音(near end crosstalk , NEXT)消除系數(shù)、自動增益控制(auto gain control, AGC )系 數(shù)等，本領域技術人員應可了解系數(shù)更新處理器130的各種應用，在此不再 贅述。此外，系數(shù)更新處理器130可由一相關器(correlator )、 一最小均方 (least mean square, LMS )濾波器、 一最小平方(least square, LS )濾波器 或者一遞歸最小平方(recursive least square, RLS )濾波器實施，但并不局 限于此，亦可用其它種類的系數(shù)更新處理器來實施。
當然，上述所采用的多路復用器120的架構僅為共用系數(shù)更新處理器 130的實施方式之一，亦可通過其它方式來實施，舉例來說，共用的架構可 通過一總線(bus)以及一總線控制器來加以實施。請參考圖2,圖2為本發(fā) 明共用系數(shù)更新處理器的網(wǎng)絡裝置200的另 一 實施例的示意圖。圖2的網(wǎng)絡 裝置200與圖1所示的網(wǎng)絡裝置100類似，兩者不同之處在于網(wǎng)絡裝置200 以一總輯(bus) 220以及一總線控制器210來取代圖l所示的網(wǎng)絡裝置100 中的多路復用器120。如圖2所示，總線220用來連接傳輸端口 Pl-P8與 系數(shù)更新處理器130，而總線控制器210耦接于總線220,用來控制傳輸端 口 P1 P8并允許其中之一使用系數(shù)更新處理器130。舉例來說，通過總線 220的連接與總線控制器210的控制，在單一時間內，提供系數(shù)更新處理器 130給其中一個物理層模塊(例如物理層模塊PHY2)使用(以粗線標示于 圖2中)。
上述的例子僅為用來說明本發(fā)明的應用，并非本發(fā)明的限制條件，本領 域技術人員應可了解，在不違背本發(fā)明的精神下，關于共用系數(shù)更新處理器 130的實施方式的各種變化皆是可行的。
通過上述實施例的敘述，本領域技術人員應可了解共用系數(shù)更新處理器 的概念，在不違背本發(fā)明的精神下，應可將共用系數(shù)更新處理器的概念擴充 應用于其它的應用中。舉例來說，可將共用系數(shù)更新處理器的概念擴充應用 于同一傳輸端口中不同元件的系數(shù)更新，如此一來，將可提升系數(shù)更新處理 器的使用效率，并更進一步節(jié)省面積與降低成本。
請參考圖3,圖3為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置300的另一 實施例的示意圖。在本實施例中，只針對單一個傳輸端口內部的元件而言。 網(wǎng)絡裝置300包含至少一個傳輸端口 310、 一多路復用器320以及一系數(shù)更新處理器330。傳輸端口 310包含一物理層模塊PHY30,物理層^f莫塊PHY30 包含一回音消除器341、 一近端串音消除器(near end crosstalk canceller, NEXT canceller) 342、 一遠端串音消除器(FEXT canceller) 343、 一數(shù)字自 動增益控制器(DAGC) 344、 一反々赍均衡器(feedbackequalizer, FBE) 345、 一前饋均tf器(feed forward equalizer, FFE ) 346以及一時序回復(timing recovery)電路347,其中各個元件的操作均不同。多路復用器320耦接于元 件341 ~ 347與系數(shù)更新處理器330之間，用來依據(jù)一控制信號Sc由這七個 元件341 -347中選取其中之一來使用系數(shù)更新處理器330。系數(shù)更新處理器 330耦接于多路復用器320并由這七個元件341 ~ 347所共用，系數(shù)更新處理 器330決定物理層模塊PHY30中各個元件的系數(shù)，且系數(shù)更新處理器330 在單一時間內提供給其中一個元件使用，換言之，通過多路復用器320的控 制信號Sc的選擇，在單一時間內，提供系數(shù)更新處理器330給其中一個元 件(即341 - 347)使用，如此一來，同一個傳輸端口內部的元件亦可共用相 同的系數(shù)更新處理器330，進而達到節(jié)省面積與節(jié)省成本的目的。
請注意，上述的實施例中，共用系數(shù)更新處理器的概念系適用于單一傳 輸端口中的物理層模塊具有多個元件的應用中，然而，本發(fā)明并不局限于此， 共用系數(shù)更新處理器的概念亦可適用于多個傳輸端口中的物理層模塊有多 個元件的應用中(亦即圖1與圖3的實施例的合并)。
請再注意，上述的回音消除器341、近端串音消除器342、遠端串音消 除器343、數(shù)字自動增益控制器344、反饋均衡器345、前饋均衡器346以及 時序回復電路347僅為用來說明本發(fā)明的應用，并非本發(fā)明的限制條件，亦 可增加或者減少其它功能的元件于物理層模塊PHY30中，應視實際需求而 調整。
當然，上述所采用的多路復用器320的架構僅為共用系數(shù)更新處理器 330的實施方式之一，但本發(fā)明并不局限于此，亦可通過其它方式來實施， 舉例來說，共用的架構可通過一總線以及一總線控制器來加以實施。關于總 線以及總線控制器的操作已詳述于前(請參考圖2),為簡潔起見在此不再贅 述。
通過上述實施例的敘述，本領域技術人員應可了解共用系數(shù)更新處理器 的概念，在不違背本發(fā)明的精神下，應可將共用系數(shù)更新處理器的概念擴充 應用于其它的應用中。舉例來說，可將共用系數(shù)更新處理器的概念擴充應用于同一傳輸端口中單一元件的不同部分的系數(shù)更新，如此一來，將可提升系 數(shù)更新處理器的使用效率，并更進一步節(jié)省面積與降低成本。
請參考圖4,圖4為本發(fā)明共用系數(shù)更新處理器的網(wǎng)絡裝置400的又另
一實施例的示意圖。在本實施例中，只針對單一個傳輸端口內單一元件的不
同部分而言。網(wǎng)絡裝置400包含至少一個傳輸端口 410、 一多路復用器420 以及一系數(shù)更新處理器430。傳輸端口 410包含一物理層模塊PHY40,物理 層模塊PHY40包含一元件440,其中元件440包含一第.一部分442以及一第 二部分444。舉例而言，元件440為上述的回音消除器341、近端串音消除 器342、遠端串音消除器343、數(shù)字自動增益控制器344、反饋均衡器345、 前饋均衡器346以及時序回復電路347的其中之一，然而這并非本發(fā)明的限 制條件，亦可為其它種類的元件。假設元件440為一回音消除器，則第一部 分442以及第二部分444可分別視為一奇數(shù)回音系數(shù)消除器以及一偶數(shù)回音 系數(shù)消除器。而多路復用器420耦接于第一部分442以及第二部分444與系 數(shù)更新處理器430之間，用來依據(jù)一控制信號Sc由第一部分442、第二部分 444中選取其中之一來使用系數(shù)更新處理器430。系數(shù)更新處理器430耦接 于多路復用器420并由第一部分442、第二部分444所共用，系數(shù)更新處理 器430用來決定物理層模塊PHY40中的元件440的各個部分的系數(shù)，且系 數(shù)更新處理器430在單一時間內提供給其中一個部分使用。換言之，通過多 路復用器420的控制信號Sc的選擇，在單一時間內，提供系數(shù)更新處理器 430給其中 一個部分(即442、 444 )使用，如此一來，同 一個傳輸端口內的 單一元件的不同部分亦可共用相同的系數(shù)更新處理器430,進而達到節(jié)省面 積與節(jié)省成本的目的。此外，將系數(shù)更新處理器輪流提供給不同元件的不同 部分使用，則每一個元件等待使用系數(shù)更新處理器的時間將會縮短。
請注意，上述的實施例中，共用系數(shù)更新處理器的概念適用于單一傳輸 端口中的物理層模塊具有單一元件但不同的部分的應用中，然而，本發(fā)明并 不局限于此，共用系數(shù)更新處理器的概念亦可適用于單一傳輸端口中有多個 元件但不同的部分的應用或者多個傳輸端口中有多個元件但不同的部分的 應用中(亦即圖1、圖3與圖4的實施例的任意排列組合)。換言之，圖1 至圖4所舉的實施例，僅為用來說明本發(fā)明的概念的例子，而非本發(fā)明的限 制條件，本領域技術人員應可了解，在不違背本發(fā)明的精神下，關于共用系 數(shù)更新處理器的各種變化皆是可行的。請再注意，上述的第一部分442、第二部分444僅為用來說明本發(fā)明的 應用，并非本發(fā)明的限制條件，亦可將元件440劃分成多個部分，其成分個 數(shù)可視實際需求而調整。
當然，上述所采用的多路復用器420的架構僅為共用系數(shù)更新處理器 430的實施方式之一，但本發(fā)明并不局限于此，亦可通過其它方式來實施。
請參考圖5，圖5為本發(fā)明系數(shù)更新處理器的共用方法的一操作范例的 流程圖，其包含以下的步驟(請注意，假若可得到大致相同的結果，則下列 步驟并非限定要依據(jù)圖5所示的順序來執(zhí)行) 步驟502:開始。
步驟504:提供一系數(shù)更新處理器。 步驟506:從該多個物理層模塊中選擇其中之一。 步驟508:利用該系數(shù)更新處理器收斂其中的一第一物理層模 塊的系數(shù)。
步驟510:當該第一物理層模塊的系數(shù)收斂結束，利用該系數(shù) 更新處理器收斂其中的 一 第二物理層模塊的系數(shù)，或繼續(xù)收斂該 第一物理層模塊的系數(shù)。
步驟512:結束。
接下來，請配合圖l所示的各元件與圖5所示的各步驟說明各元件之間 如何操作。在本實施例中，網(wǎng)絡裝置100包含八個傳輸端口 P1~P8,且每 一個傳輸端口 PI ~ P8各包含一物理層模塊PHY1 ~ PHY8。在步驟504中， 提供系數(shù)更新處理器130。接著，多路復用器120通過控制信號Sc由物理層 模塊PHY1-PHY8中選擇其中之一 (步驟506)。然后，利用系數(shù)更新處理 器130收斂所選擇的一第一物理層模塊的系數(shù)，例如傳輸端口 Pl的物理層 模塊PHY1的系數(shù)(步驟508 )。當?shù)?一物理層模塊PHY的系數(shù)收斂結束時， 利用系數(shù)更新處理器130收斂其中的一第二物理層模塊的系數(shù)(例如傳輸端 口 P2的物理層模塊PHY2的系數(shù))，或繼續(xù)收斂第一物理層模塊PHY1的系 數(shù)(步驟510)。其中，系數(shù)更新處理器130在單一時間內提供給其中一個物 理層模塊使用。
請參考圖6，圖6為本發(fā)明系數(shù)更新處理器的共用方法的另一操作范例 的流程圖，其包含以下的步驟 步驟602:開始。步驟604:提供一系數(shù)更新處理器。
步驟606:從該第一物理層模塊所包含的多個元件中或者該第 二物理層模塊所包含的多個元件中選擇其中之一。
步驟608:利用該系數(shù)更新處理器收斂該第一物理層模塊的一 第一元件的系數(shù)。
步驟610:當該第一元件的系數(shù)收斂結束，利用該系數(shù)更新處 理器收斂該第 一物理層模塊的 一第二元件的系數(shù)，或收斂該第二 物理層模塊的一第三元件的系數(shù)，或繼續(xù)收斂該第 一元件的系數(shù)。
步驟610:結束。
接下來，.請配合圖3所示的各元件與圖6所示的各步驟說明各元件之間 如何操作。在本實施例中，網(wǎng)絡裝置300包含至少一個傳輸端口 310,且傳 輸端口 310包含物理層模塊PHY30，物理層模塊PHY30則包含多個元件 341 -347。在步驟604中，提供系數(shù)更新處理器330。接著，多路復用器320 通過控制信號Sc由物理層模塊PHY30的多個元件341 -347中選擇其中之 一(步驟606)。然后，利用系數(shù)更新處理器330.收斂所選擇的第一物理層模 塊的一第一元件的系數(shù)，例如物理層模塊PHY30的回音消除器341的系數(shù) (步驟608 )。當回音消除器341的系數(shù)收斂結束時，利用系數(shù)更新處理器 330收斂物理層模塊PHY30的近端串音消除器342的系數(shù)，或收斂該第二物 理層模塊的一第三元件的系數(shù)，或繼續(xù)收斂回音消除器341的系數(shù)(步驟 610)。其中，系數(shù)更新處理器330在單一時間內提供給其中一個元件使用。
請參考圖7,圖7為本發(fā)明系數(shù)更新處理器的共用方法的另一操作范例 的流程圖，其包含以下的步驟 步驟702:開始。
步驟704:提供一系數(shù)更新處理器。
步驟706:從該第一元件所包含的多個部份中、該第二元件所 包含的多個部份中或者該第三元件所包含的多個元件中選擇其中 之一。
步驟708:利用該系數(shù)更新處理器收斂該第一元件的一第一部 份的系數(shù)。
步驟710:當該第一部份的系數(shù)收斂結束，利用該系數(shù)更新處 理器收斂該第 一元件的 一第二部分的系數(shù)，或收斂該第二元件的一第三部分的系數(shù)。
步驟712:結束。
接下來，請配合圖4所示的各元件與圖7所示的各步驟說明各元件之間 如何操作。在本實施例中，網(wǎng)絡裝置400包含至少一個傳輸端口 410,且傳 輸端口 410包含物理層模塊PHY40,物理層模塊PHY40包含元件440，其 中元件440包含第一部分442以及第二部分444。在步驟704中，提供系數(shù) 更新處理器430。接著，多路復用器420通過拉制信號Sc由物理層模塊元件 440的第一部分442以及第二部分444中選擇其中之一 (步驟706 )。然后， 利用系數(shù)更新處理器430收斂所選擇的該第一元件的第一部分的系數(shù)，例如 元件440的第 一部份442的系數(shù)(步驟708 )。當?shù)?一部份442的系數(shù)收斂結 束時，利用系數(shù)更新處理器430收斂元件440的第二部份444的系數(shù)，或收 斂該第二無件的一第三部分的系數(shù)，或繼續(xù)收斂第一部份442的系數(shù)(步驟 710)。其中，系數(shù)更新處理器430在單一時間內提供給其中一個部分使用。
請注意，上述流程的步驟僅為本發(fā)明所舉可行的實施例，并非限制本發(fā) 明的限制條件，且在不違背本發(fā)明的精神的情況下，這些方法可另包含其他 的中間的步驟，而本領域技術人員當可據(jù)以做適當?shù)淖兓?br> 以上所述的實施例僅用來說明本發(fā)明的技術特征，并非用來局限本發(fā)明 的范疇。簡而言之，上述的網(wǎng)絡裝置100、 200、 300、 400可為一交換機， 但本發(fā)明并不局限于此，亦可為其它種類的網(wǎng)絡裝置。再者，傳輸端口的數(shù) 目僅為用來說明本發(fā)明的例子，而非本發(fā)明的限制條件。請注意，網(wǎng)絡裝置 100、 200、 300、 400可應用于10M/100MBase-T系統(tǒng)、lGBase-T系統(tǒng)或者 10Gbase-T系統(tǒng)，但本發(fā)明并不局限于此，亦可應用于其他的網(wǎng)絡系統(tǒng)。此 外，系數(shù)更新處理器130、 330、 430可操作于時間域中或者通過數(shù)學式子轉 換而操作于頻率域中，本領域技術人員應可了解，這并非本發(fā)明的限制條件。 文中所提到的系數(shù)更新處理器可由一相關器、 一最小均方(LMS)濾波器、 一最小平方(LS)濾波器或者一遞歸最小平方(RLS)濾波器所實施，亦可 為其它種類的系數(shù)更新處理器來實施。當然，上述所采用的多路復用器的架 構僅為共用系數(shù)更新處理器的實施方式之一，亦可通過其它方式來實施，舉 例來說，共用的架構可通過一總線以及一總線控制器來加以實施。請再注意， 上述的回音消除器341、近端串音消除器342、遠端串音消除器343、數(shù)字自 動增益控制器344、反饋均衡器345、前饋均衡器346以及時序回復電路347僅為用來說明本發(fā)明的應用，并非本發(fā)明的限制條件，可視實際需求而增加 或者減少其它功能的元件于物理層模塊中。此外，上述的流程的步驟并非限
定要依據(jù)實施例所示的順序來執(zhí)行，在不違背本發(fā)明的精神下，本領域技術 人員應可具以變化。
綜上所述，共用系數(shù)更新處理器的概念可適用于多個傳輸端口中具有多 個物理層模塊的應用中(如圖1與圖2 )，單一傳輸端口中的物理層模塊具有 多個元件的應用中(如圖3),或者單一傳輸端口中的物理層^^莫塊具有單一元
件但不同的部分的應用中(如圖4)，或者三者的任意排列組合，本領域技術
人員應可了解，在不違背本發(fā)明的精神下，關于共用系數(shù)更新處理器的各種 變化皆是可行的。
由上可知，本發(fā)明提供一種共用系數(shù)更新處理器的網(wǎng)絡裝置，共用的架
構可通過多路復用器或者總線搭配總線控制器的組合來加以實施，將一個系
數(shù)更新處理器提供給多個傳輸端口的實體模組共用，更甚者，可將共用系數(shù)
更新處理器的概念擴充應用于其它的應用中，例如將共用系數(shù)更新處理器的
概念擴充應用于同 一傳輸端口中不同元件的系數(shù)更新，或者應用于同 一傳輸 端口中單一元件的不同部分的系數(shù)更新，或者三者的任意排列組合，如此一
來，不但可以提升系數(shù)更新處理器的使用效率，并能夠進一步節(jié)省面積與降
低成本。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明要求保護的范圍所做的 均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1. 一種共用系數(shù)更新處理器的網(wǎng)絡裝置，包含有一個或多個傳輸端口，每一傳輸端口包含一物理層模塊；以及一系數(shù)更新處理器，耦接于每一物理層模塊并由該多個傳輸端口所共用，該系數(shù)更新處理器決定每一物理層模塊的系數(shù)，且該系數(shù)更新處理器在單一時間內提供其中一個物理層模塊使用。
2. 如權利要求1所述的網(wǎng)絡裝置，其中每一物理層模塊包含 一第一元件；以及一第二元件，其中該第一元件以及該第二元件共用該系數(shù)更新處理器， 且該系數(shù)更新處理器在單一時間內提供給其中一個元件使用。
3. 如權利要求2所述的網(wǎng)絡裝置，其中該第一元件為一回音消除器、一 近端串音消除器、 一遠端串音消除器、 一數(shù)字自動增益控制器、 一反饋均衡 器、 一前饋均衡器或一時序回復電路，其中該第二元件為一回音消除器、一 近端串音消除器、 一遠端串音消除器、 一數(shù)字自動增益控制器、 一反饋均衡 器、 一前饋均衡器或一時序回復電路，且該第二元件異于該第一元件。
4. 如權利要求2所述的網(wǎng)絡裝置，其中該第一元件包含 一第一部分；以及一第二部分，其中該第一部分以及該第二部分共用該系數(shù)更新處理器， 且該系數(shù)更新處理器在單一時間內提供給其中一個部分使用。
5. 如權利要求1所述的網(wǎng)絡裝置，其中每一物理層模塊包含 一第一部分、 一第二部分、…及一第N部分，用以共同完成該物理層模塊的一元件的操作，該第一部分、該第二部分、…及該第N部分共用該系數(shù) 更新處理器，但在單一時間內該系數(shù)更新處理器提供給其中一個部分使用。
6. 如權利要求1所述的網(wǎng)絡裝置，其另包含一多路復用器，該多路復用 器依據(jù) 一 控制信號決定該系數(shù)更新處理器的使用權。
7. 如權利要求l所述的網(wǎng)絡裝置，其另包含一總線，耦接該多個傳輸端口與該系數(shù)更新處理器；以及 一總線控制器，耦接于該總線，用來控制該多個傳輸端口并允許其中之 一使用該系數(shù)更新處理器。
8. 如權利要求1所述的網(wǎng)絡裝置，其中該系數(shù)更新處理器操作于時間域或頻率域。
9. 一種系數(shù)更新處理器的共用方法，適用于一網(wǎng)絡裝置，該網(wǎng)絡裝置包 含有一個或多個傳輸端口，每一傳輸端口包含一物理層模塊，該共用方法包含下列步驟提供一系數(shù)更新處理器；利用該系數(shù)更新處理器收斂其中的一第一物理層模塊的系數(shù)；以及 當該第一物理層模塊的系數(shù)收斂結束，利用該系數(shù)更新處理器收斂其中 的 一第二物理層模塊的系數(shù)，或繼續(xù)收斂該第 一物理層模塊的系數(shù)；其中，該系數(shù)更新處理器在單一時間內提供給其中 一個物理層模塊使用。
10. 如權利要求9所述的共用方法，其中該第一物理層模塊以及該第二 物理層模塊分別包含一個或多個元件，收斂該第一物理層模塊或該第二物理層模塊的系數(shù)的步驟包含利用該系數(shù)更新處理器收斂該第一物理層模塊的一第一元件的系數(shù)；以及當該第 一元件的系數(shù)收斂結束，利用該系數(shù)更新處理器收斂該第 一物理 層模塊的 一第二元件的系數(shù)，或收斂該第二物理層模塊的 一第三元件的系 數(shù)，或繼續(xù)收斂該第一元件的系數(shù)；其中，該系數(shù)更新處理器在單一時間內提供給其中一個元件使用。
11. 如權利要求IO所述的共用方法，其中該第一元件、該第二元件以及 該第三元件分別為一回音消除器、 一近端串音消除器、 一遠端串音消除器、 一數(shù)字自動增益控制器、 一反饋均衡器、 一前饋均衡器以及一時序回復電路 的其中之一，且該第一元件異于該第二元件。
12. 如權利要求IO所述的共用方法，其中該第一元件、第二元件以及該 第三元件分別包含一個或多個部分，收斂該第一元件、第二元件或該第三元 件的系數(shù)的步驟包含利用該系數(shù)更新處理器收斂該第 一元件的 一第 一部份的系數(shù)；以及 當該第一部份的系數(shù)收斂結束，利用該系數(shù)更新處理器收斂該第一元件 的 一 第二部分的系數(shù)，或收斂該第二元件的 一 第三部分的系數(shù)；其中，該系數(shù)更新處理器在單一時間內提供給其中一個部分使用。
13 .如權利要求9所述的共用方法，其中該系數(shù)更新處理器操作于時間域 或頻率域。
全文摘要
共用系數(shù)更新處理器的網(wǎng)絡裝置包含一個或多個傳輸端口以及一系數(shù)更新處理器。其中每一傳輸端口包含一物理層模塊。該系數(shù)更新處理器耦接于每一物理層模塊并由該多個傳輸端口所共用，該系數(shù)更新處理器決定每一物理層模塊的系數(shù)，且該系數(shù)更新處理器在單一時間內提供其中一個物理層模塊使用。
文檔編號H04L12/02GK101471791SQ20071030545
公開日2009年7月1日 申請日期2007年12月28日 優(yōu)先權日2007年12月28日
發(fā)明者施至永, 郭協(xié)星, 黃亮維 申請人:瑞昱半導體股份有限公司