專利名稱：在電路中處理信號的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信，更具體地說，涉及一種使用兩輸入PLL的直接或 極化調(diào)制的方法和系統(tǒng)。
背景技術(shù)：
移動通信改變了人們的通信方式，而移動電話也己經(jīng)從奢侈品變成了人們 曰常生活中不可缺少的一部分。今天，移動設(shè)備的使用由社會環(huán)境支配，而不 受地域和技術(shù)的限制。當(dāng)語音通信滿足了人們交流的基本需求，無線語音和數(shù) 據(jù)通信也進(jìn)一步滲入了人們的日常生活，移動通信發(fā)展進(jìn)程中下一階段的目 標(biāo)，將是利用無線和/或有線網(wǎng)絡(luò)傳輸各種集成移動多媒體應(yīng)用。
第三代(3G)蜂窩網(wǎng)絡(luò)提供了各種高速接入技術(shù)，根據(jù)3G技術(shù)設(shè)計(jì)的移 動電話可滿足集成多媒體應(yīng)用的需求，支持采用高級壓縮標(biāo)準(zhǔn)的TV和音頻應(yīng) 用、高分辨率的游戲應(yīng)用、音樂接口、外圍設(shè)備接口等。由于芯片設(shè)計(jì)師利用 壓縮技術(shù)和更高帶寬來傳輸更多信息，處理量的需求也大大增加。3G無線應(yīng) 用支持的比特率在384千比特/秒(KB/s)到2兆比特/秒(MB/s)之間，使得芯片 設(shè)計(jì)師能夠?yàn)闊o線系統(tǒng)提供多媒體能力及高質(zhì)、低干擾、大覆蓋范圍的性能。
與如今相比，隨著移動多媒體業(yè)務(wù)的普及， 一些因素諸如功耗、網(wǎng)絡(luò)容量 和服務(wù)質(zhì)量(QoS)的成本效率優(yōu)化等更是蜂窩網(wǎng)絡(luò)運(yùn)營商需要關(guān)注的重點(diǎn)。當(dāng) 然，可以通過精細(xì)的網(wǎng)絡(luò)規(guī)劃和運(yùn)營、傳輸方法的改進(jìn)、接收機(jī)技術(shù)的提高以 及芯片集成解決方案來解決這些問題。為此，運(yùn)營商需要新的技術(shù)來增大下行 吞吐量，以支持移動多媒體應(yīng)用，從而為移動多媒體業(yè)務(wù)的用戶提供更好的 QoS性能和更大的傳輸速率。對于當(dāng)今的移動手機(jī)，目前的移動多媒體處理器 沒有完全采用片上系統(tǒng)(SoC)集成作為更先進(jìn)的整體系統(tǒng)解決方案。例如，傳 統(tǒng)移動處理器可能采用多個硬件加速器來實(shí)現(xiàn)多種多媒體應(yīng)用，而這樣會使功耗、實(shí)施的復(fù)雜性、移動處理器的成本以及移動終端的體積大幅度提高。
一些移動通信技術(shù)，例如全球移動通信(GSM)、通用無線分組業(yè)務(wù)(GPRS) 和增強(qiáng)數(shù)據(jù)速率GSM演進(jìn)(EDGE)技術(shù)，可能釆用極化調(diào)制。極化調(diào)制包括將 信號從采用同相(I)分量和正交(Q)分量的表示轉(zhuǎn)換成采用相應(yīng)的振幅(P)分量和 相位(cp)分量的表示。在將I和Q信號表示轉(zhuǎn)換成p和cp信號表示時，會帶來 量化噪聲。隨后，p和cp信號表示中有至少一部分分量將被濾波掉。
目前用于直接調(diào)制和/或極化調(diào)制發(fā)射機(jī)的集成電路(IC)設(shè)計(jì)有很多種，都 是基于N分?jǐn)?shù)(fractional-N)鎖相環(huán)(PLL)和/或SA調(diào)制技術(shù)。這些IC設(shè)計(jì)中有 許多包括模擬和數(shù)字的混合信號，對此所釆用的半導(dǎo)體制造技術(shù)特選CMOS 技術(shù)，以維持低功耗和低制造成本。然而，在IC制造過程中器件參數(shù)值會發(fā) 生變化、電路工作期間溫度會發(fā)生變化，因此，為控制器件的行為，模擬器件 值要求是可調(diào)或可調(diào)諧的(tunable)。在許多PLL設(shè)計(jì)中，低通濾波特性是一個 值得關(guān)注的問題。當(dāng)?shù)屯V波器的截止頻率在直接調(diào)制和/或極化調(diào)制發(fā)射機(jī) 發(fā)射信號所使用的頻率范圍內(nèi)時，將產(chǎn)生一種特殊問題。結(jié)果，調(diào)制輸出信號 會失真。這樣一來，當(dāng)該發(fā)射信號在接收機(jī)端被接收時，與原來所發(fā)射的原始 輸入信號會有一些差別。
一些現(xiàn)有直接調(diào)制和/或極化調(diào)制發(fā)射機(jī)中，PLL電路中的模擬器件值是 可以通過模擬控制電路來進(jìn)行調(diào)整的。但是，使用模擬控制電路來控制模擬 PLL電路有一個局限性，這就是模擬PLL電路中的器件與模擬控制電路中的 器件之間的失諧(mismatch)。在極化調(diào)制發(fā)射機(jī)中使用這種電路的一個局限 是輸入信號到極化調(diào)制發(fā)射機(jī)所使用的相位信號通道和振幅信號通道之間可 能存在時序未對準(zhǔn)的情況。
通過將這些系統(tǒng)與本申請后續(xù)部分結(jié)合附圖介紹的本發(fā)明某些方面進(jìn)行 比較，常規(guī)和傳統(tǒng)方法的進(jìn)一步局限性和缺點(diǎn)對本領(lǐng)域的技術(shù)人員來說變得很 明顯。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種使用兩輸入PLL的直接和極化調(diào)制的方法及系統(tǒng)。
根據(jù)本發(fā)明的一方面，提供一種在電路中處理信號的方法，包括
在對信號進(jìn)行直接調(diào)制或極化調(diào)制的過程中，以數(shù)字方式控制兩輸入模擬鎖相環(huán)。
作為優(yōu)選，所述方法還包括通過數(shù)字濾波器對所述兩輸入模擬鎖相環(huán)的低 通特性進(jìn)行補(bǔ)償。
作為優(yōu)選，所述數(shù)字濾波器是參數(shù)均衡器。
作為優(yōu)選，所述方法還包括基于兩輸入模擬鎖相環(huán)產(chǎn)生的模擬反饋信號生 成第一數(shù)字信號和第二數(shù)字信號。
作為優(yōu)選，所述方法還包括對因生成所述第一數(shù)字信號和第二數(shù)字信號而引發(fā)的延遲(latency)進(jìn)行補(bǔ)償。
作為優(yōu)選，所述方法還包括對因所述兩輸入模擬鎖相環(huán)產(chǎn)生模擬反饋信號而引發(fā)的延遲(latency)進(jìn)行補(bǔ)償。
作為優(yōu)選，所述方法還包括對因所述兩輸入模擬鎖相環(huán)中的電容失諧(mismatch)而引發(fā)的噪聲進(jìn)行補(bǔ)償。
作為優(yōu)選，所述對噪聲的補(bǔ)償是施加在所述生成的第一數(shù)字信號上。
作為優(yōu)選，所述對噪聲的補(bǔ)償是施加在所述生成的第二數(shù)字信號上。
作為優(yōu)選，所述方法還包括縮短所述第二數(shù)字信號的字長。
作為優(yōu)選，所述縮短的字長包括所述第二數(shù)字信號的M個最重要比特。
作為優(yōu)選，所述方法還包括自適應(yīng)地控制所述兩輸入模擬鎖相環(huán)。
作為優(yōu)選，所述信號是寬帶CDMA信號。
作為優(yōu)選，所述方法還包括在所述兩輸入模擬鎖相環(huán)使用所述第二數(shù)字信 號之前，對所述第二數(shù)字信號進(jìn)行處理。
根據(jù)本發(fā)明的一方面，提供一種在電路中處理信號的系統(tǒng)，所述系統(tǒng)包括 數(shù)字補(bǔ)償器，使能在對信號進(jìn)行直接調(diào)制或極化調(diào)制的過程中，以數(shù)字方式控 制兩輸入模擬鎖相環(huán)。
作為優(yōu)選，所述系統(tǒng)還包括數(shù)字濾波器，使能對所述兩輸入模擬鎖相環(huán)的 低通特性進(jìn)行補(bǔ)償。
作為優(yōu)選，所述數(shù)字濾波器是參數(shù)均衡器。
作為優(yōu)選，所述數(shù)字補(bǔ)償器使能基于兩輸入模擬鎖相環(huán)產(chǎn)生的模擬反饋信 號生成用于進(jìn)行所述數(shù)字方式控制的第一數(shù)字信號和第二數(shù)字信號。
作為優(yōu)選，所述系統(tǒng)還包括延遲電路，使能對因生成所述第一數(shù)字信號和第二數(shù)字信號而引發(fā)的延遲(latency)進(jìn)行補(bǔ)償。
作為優(yōu)選，所述系統(tǒng)還包括延遲電路，使能對因所述兩輸入模擬鎖相環(huán)產(chǎn)生模擬反饋信號而引發(fā)的延遲(latency)進(jìn)行補(bǔ)償。
作為優(yōu)選，所述系統(tǒng)還包括噪聲消除模塊，使能對因所述兩輸入模擬鎖相環(huán)中的電容失諧(mismatch)而引發(fā)的噪聲進(jìn)行補(bǔ)償。
作為優(yōu)選，所述對噪聲的補(bǔ)償是施加在所述生成的第一數(shù)字信號上。 作為優(yōu)選，所述對噪聲的補(bǔ)償是施加在所述生成的第二數(shù)字信號上。 作為優(yōu)選，所述系統(tǒng)還包括縮短所述第二數(shù)字信號的字長。 作為優(yōu)選，所述縮短的字長包括所述第二數(shù)字信號的M個最重要比特。 作為優(yōu)選，所述系統(tǒng)還包括自適應(yīng)地控制所述兩輸入模擬鎖相環(huán)。 作為優(yōu)選，所述信號是寬帶
CDMA信號。
作為優(yōu)選，所述系統(tǒng)還包括在所述兩輸入模擬鎖相環(huán)使用所述第二數(shù)字信 號之前，對所述第二數(shù)字信號進(jìn)行處理。
從以下的描述和附圖中，可以得到對本發(fā)明的各種優(yōu)點(diǎn)、各個方面、創(chuàng)新 特征、及其實(shí)施例細(xì)節(jié)的更深入的理解。


下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中
圖1是根據(jù)本發(fā)明實(shí)施例的示例性移動終端的示意框圖2是可用于本發(fā)明實(shí)施例的示例性極化調(diào)制發(fā)射機(jī)的示意框圖3是根據(jù)本發(fā)明實(shí)施例的示例性帶有基于反饋進(jìn)行補(bǔ)償?shù)膬蓴?shù)字輸入 PLL的示意框圖4是根據(jù)本發(fā)明實(shí)施例的示例性帶寬追蹤數(shù)字補(bǔ)償器的示意框圖5是可用于本發(fā)明實(shí)施例的帶有非線性輸入的PLL的示例性框圖6是根據(jù)本發(fā)明實(shí)施例的示例性帶寬追蹤和電容失諧數(shù)字補(bǔ)償器的示
意框圖7是根據(jù)本發(fā)明實(shí)施例的示例性帶有參數(shù)均衡器的帶寬追蹤數(shù)字補(bǔ)償 器的示意框圖8是根據(jù)本發(fā)明實(shí)施例的示例性帶有參數(shù)均衡器的帶寬追蹤和電容失 諧數(shù)字補(bǔ)償器的示意框圖9是根據(jù)本發(fā)明實(shí)施例的使用兩輸入PLL進(jìn)行直接和極化調(diào)制的示例 性步驟的流程圖。
具體實(shí)施例方式
本發(fā)明涉及使用兩輸入PLL的直接和極化調(diào)制的方法和系統(tǒng)。本發(fā)明的
方法包括從輸入數(shù)據(jù)信號Un和反饋信號Yn生成數(shù)字信號W。和Vn。所生成的 數(shù)字信號W。和Vn帶有輸入數(shù)據(jù)信號Un的信息內(nèi)容，同時還對兩輸入模擬鎖 相環(huán)(PLL)的非理想性進(jìn)行了補(bǔ)償。該數(shù)字信號W"其頻率進(jìn)行了適當(dāng)?shù)目s放) 和VJ乍為PLL的輸入信號。反饋信號Yn為數(shù)字信號，其對應(yīng)于PLL產(chǎn)生的
模擬反饋信號Pt。相應(yīng)地，PLL可自適應(yīng)地控制以適當(dāng)?shù)匕l(fā)射輸入數(shù)據(jù)信號un。
圖1是根據(jù)本發(fā)明實(shí)施例的示例性移動終端的示意框圖。圖1所示的移動
終端120包括RF接收機(jī)123a、 RF發(fā)射機(jī)123b、數(shù)字基帶處理器129、處理 器125和存儲器127。接收天線121a與RF接收機(jī)123a通信相連。發(fā)射天線 121b與RF發(fā)射機(jī)123b通信相連。
RF接收機(jī)123a包括適當(dāng)?shù)倪壿?、電路?或代碼，用于處理接收RF信號。 RF接收機(jī)123a能夠接收多個頻段的RP信號。RF接收機(jī)123a可以接收蜂窩 頻段的信號，例如GSM、 GPRS、 EDGE禾口/或CDMA。 RF接收機(jī)123a所支 持的每一頻段都有一個對應(yīng)的前端電路，例如用以進(jìn)行低噪聲放大和下變頻轉(zhuǎn) 換。
RF接收機(jī)123a將接收到的RF信號下變頻轉(zhuǎn)換為包含同相(I)分量和正交 (Q)分量的基帶頻率信號。在某些情況下，RF接收機(jī)123a在將I、 Q分量發(fā)送到數(shù)字基帶處理器129之前，還對基帶信號分量進(jìn)行模數(shù)轉(zhuǎn)換。
數(shù)字基帶處理器129包括適當(dāng)?shù)倪壿?、電路?或代碼，用于處理基帶頻 率信號。有關(guān)這一點(diǎn)，數(shù)字基帶處理器129可對從RF接收機(jī)123a接收到的 信號進(jìn)行處理和/或?qū)⒁l(fā)送到RF發(fā)射機(jī)123b的信號進(jìn)行處理?；诒惶?理信號中的信息，數(shù)字基帶處理器129還可以向RF接收機(jī)123a和RF發(fā)射機(jī) 123b提供控制信號和/或反饋信息。數(shù)字基帶處理器129可以將被處理信號中 的信息和/或數(shù)據(jù)發(fā)送給處理器125和/或存儲器127。此外，數(shù)字基帶處理器 129可以從處理器125和/或存儲器127接收信息，對其進(jìn)行處理并發(fā)送給RF 發(fā)射機(jī)123b。
RF發(fā)射機(jī)123b包括適當(dāng)?shù)倪壿?、電路?或代碼，用于處理通過無線傳輸介質(zhì)傳輸?shù)腞F信號。RF發(fā)射機(jī)123b能夠在多個頻段發(fā)射RF信號。例如， RF發(fā)射機(jī)123可以發(fā)射蜂窩頻段的信號。RF發(fā)射機(jī)123b所支持的每一頻段 都有一個對應(yīng)的前端電路，例如用以進(jìn)行放大和/或上變頻轉(zhuǎn)換。
RF發(fā)射機(jī)123b可將包含振幅(magnitude)和相位分量的基帶信號上變頻轉(zhuǎn)換成RF信號。在一些情況下，RF發(fā)射機(jī)123b能夠在上變頻轉(zhuǎn)換前，對 從數(shù)字基帶處理器129接收的基帶信號分量進(jìn)行數(shù)模轉(zhuǎn)換。
處理器125包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，用于對移動終端120進(jìn)行控制和/或進(jìn)行數(shù)據(jù)處理操作。處理器125可用于控制RF接收機(jī)123a、 RF發(fā) 射機(jī)123b、數(shù)字基帶處理器129和/或存儲器127中的至少一部分。有關(guān)這一 點(diǎn)，處理器125可以產(chǎn)生至少一個用于控制移動終端120內(nèi)部操作的信號。處 理器125還能夠執(zhí)行移動終端120所使用的應(yīng)用程序。
存儲器127包括適當(dāng)?shù)倪壿?、電路?或代碼，用于存儲移動終端120使 用的數(shù)據(jù)和/或其它信息。例如，存儲器127可用于存儲經(jīng)數(shù)字基帶處理器129 和/或處理器125處理過的數(shù)據(jù)。存儲器127還可用于存儲信息，如配置信息， 用于控制移動終端120中的至少一個模塊的操作。
圖2是可用于本發(fā)明實(shí)施例的示例性極化調(diào)制發(fā)射機(jī)的示意框圖。圖2 中示出了數(shù)字基帶處理器132、參考頻率模塊134、功率放大器152、帶通濾 波器13S、發(fā)射天線121b、鎖相環(huán)(PLL)156、前置放大器144和直角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊(Cartesian to polar conversion"58。圖2所示的極化調(diào)制發(fā)射器可 以是移動終端，例如圖1所示的移動終端120的組成部分。
參考頻率模塊134包括適當(dāng)?shù)倪壿?、電路?或代碼，用于生成本振(LO) 和/或載波頻率信號。參考頻率模塊134可包括晶體振蕩器，用于產(chǎn)生LO信 號。
數(shù)字基帶處理器132包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，用于處理基帶頻 率信號。數(shù)字基帶處理器132可生成包括同相(I)分量和正交(Q)分量的數(shù)字基 帶信號。數(shù)字基帶信號可包括多個采樣，每個采樣包括多個比特，例如12比 特。數(shù)字基帶信號中的釆樣是以例如13MHz的采樣率進(jìn)行采樣的?；鶐?shù)字 信號中的每一個采樣可代表多種信號水平(levd)例如212或4096個信號水平。
帶通濾波器138包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，用于對輸入信號進(jìn)行 處理，衰減低于頻率下限fL0W和高于頻率上限fH1GH頻率范圍的輸入信號的振幅，從而生成輸出信號。大于或等于flow和小于或等于fmGH頻率范圍為通帶。
前置放大器144包括適當(dāng)?shù)倪壿?、電路?或代碼，用于生成與對應(yīng)的輸 入信號的信號水平相比其信號水平有一固定衰減或可變衰減量的輸出信號。
功率放大器152包括適當(dāng)?shù)倪壿?、電路?或代碼，用于基于輸入信號來 產(chǎn)生輸出信號，具有足夠的電功率，當(dāng)輸出信號加到電負(fù)載上時，該輸出信號 的振幅可以保持不變。當(dāng)輸入信號的振幅變化與輸出信號的振幅變化成比例 時，功率放大器152可以線性操作特征來表征。功率放大器152的增益是可變 的，其基于接收到的增益控制輸入信號而改變。
直角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊(Cartesian to polar conversion"58包括適當(dāng)?shù)?邏輯、電路和/或代碼，用于生成對應(yīng)于接收到的輸入信號的振幅和相位分量。 直角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊158可以接收包含I和Q分量的數(shù)字基帶信號。直 角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊158可以生成包含振幅(p)分量和相位(cp)分量的數(shù)字 基帶信號。振幅分量代表振幅調(diào)制后的信號分量，相位分量代表相位調(diào)制后的 信號分量。
PLL156包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，可利用相位調(diào)制后的信號分量
來生成合成RF信號。PLL 156可基于輸入相位信號生成合成RF信號。PLL 156 可基于輸入相位信號的改變，使所生成的合成RF信號的信號頻率發(fā)生改變。 PLL 156可執(zhí)行校準(zhǔn)和預(yù)失真處理，以均衡對應(yīng)的頻率范圍的改變。
在工作過程中，數(shù)字基帶處理器132提供包含I和Q信號分量的基帶信 號。該I和Q信號分量被傳送到直角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊158中。直角坐標(biāo) 到極坐標(biāo)轉(zhuǎn)換模塊158生成振幅(p)和相位(cp)信號分量，其與接收到的I和Q 信號分量相對應(yīng)。相位信號分量被傳送到PLL 156。 PLL156利用相位信號分 量和LO信號和/或來自參考頻率模塊134的載波頻率信號來生成RF合成信號。 RF合成信號的頻率可以基于從接收自參考頻率模塊134的輸入信號中得到的 載波頻率。
前置放大器144可以改變RF合成信號的振幅。振幅變化后的RF合成信 號可包括輸出RF合成信號。基于來自直角坐標(biāo)到極坐標(biāo)轉(zhuǎn)換模塊158的振幅 分量信號，功率放大器152可以改變該輸出RF合成信號的振幅。輸出RF合 成信號可包括跨越了一個頻率范圍的信號分量。通過降低帶通濾波器138的通 帶外信號分量的水平，帶通濾波器138可對放大后的輸出RF合成信號進(jìn)行帶 寬限制。發(fā)射天線121b用于通過無線傳輸介質(zhì)向外發(fā)送經(jīng)帶通濾波后的信號。
圖3是根據(jù)本發(fā)明實(shí)施例的示例性帶有基于反饋進(jìn)行補(bǔ)償?shù)膬蓴?shù)字輸入 PLL的示意框圖。圖3中示出了數(shù)字補(bǔ)償器302、信號偏移(offset)模塊304、 N分?jǐn)?shù)PLL 306和模數(shù)轉(zhuǎn)換器(ADQ310。數(shù)字補(bǔ)償器302包括適當(dāng)?shù)倪壿嫛?電路和/或代碼，用于生成適于饋送給PLL(例如N分?jǐn)?shù)PLL 306)的補(bǔ)償后數(shù)字 數(shù)據(jù)信號。信號縮放模塊304包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，用于基于例 如輸入數(shù)字信號Wn和輸入N生成輸出數(shù)字信號Xn。輸入N代表偏移因子 (offset factor),其可由例如處理器125和/或數(shù)字基帶處理器129傳送過來。例 如，輸入N可以與傳輸信道的頻率相關(guān)。信號偏移模塊304的輸出數(shù)字信號 可代表Wn+N的和值，例如可使用二進(jìn)制加來計(jì)算。
N分?jǐn)?shù)PLL 306與PLL 156基本相似。N分?jǐn)?shù)PLL 306可包括壓控振蕩器 (VCO)308、多模塊除法器(multi-modules divider, MMD)309a、 調(diào)制器309b、 相位/頻率檢測器309c、電荷泵309d和環(huán)路濾波器309e。 VCO 308可包括電容組308a，其中各個電容可以例如二進(jìn)制加權(quán)，并且各個電容可通過數(shù)字輸 入或控制信號連通或切斷。有關(guān)N分?jǐn)?shù)PLL 306的工作原理細(xì)節(jié)可參見申請 日為2006年10月24日、申請?zhí)枮?1/552181的美國專利申請，本文參考并 結(jié)合其全部內(nèi)容。有兩個數(shù)字輸入信號Xn和Vn發(fā)送到N分?jǐn)?shù)PLL306，有兩 個模塊輸出信號Ot和Pt從N分?jǐn)?shù)PLL306輸出。模擬輸出信號Pt可以例如是 MMD 309a或環(huán)路濾波器309e的輸出，且可作為到數(shù)字補(bǔ)償器302的反饋信
號
對于N分?jǐn)?shù)PLL 306，從兩個數(shù)字輸入信號到模擬輸出信號Ot的拉普拉 斯變換函數(shù)(Laplace transfer fiinction)可表示如下<formula>complex formula see original document page 11</formula>
其中，Hw(S)是從數(shù)字輸入信號X。到模擬輸出信號Ot的拉普拉斯變換函數(shù)， H02(S)是從數(shù)字輸入信號Vn到模擬輸出信號Ot的拉普拉斯變換函數(shù)。F^是
到相位/頻率檢測器309c的參考時鐘。Kd是電荷泵309d的增益，Kv是VCO 308 的增益，F(xiàn)(s)是環(huán)路濾波器309e的拉普拉斯變換函數(shù)。N是適當(dāng)?shù)目s放比例值， 用于將參考時鐘Fref縮放(scale，按比例提高或降低頻率)為想要的模擬輸出信 號Ot的輸出頻率。
當(dāng)模擬輸出信號Pt是環(huán)路濾波器309e的輸出時，從兩個數(shù)字輸入信號到 N分?jǐn)?shù)PLL 306的模擬輸出信號Pt的拉普拉斯變換函數(shù)可表示如下
當(dāng)模擬輸出信號Pt是MMD 309a的輸出時，從兩個數(shù)字輸入信號到N分 數(shù)PLL 306的模擬輸出信號Pt的拉普拉斯變換函數(shù)可表示如下<formula>complex formula see original document page 11</formula>
在操作過程中，例如可從數(shù)字基帶處理器129接收數(shù)字信號Un。數(shù)字信 號Un被發(fā)送到數(shù)字補(bǔ)償器302。數(shù)字補(bǔ)償器302基于反饋信號Yn對輸入信號 進(jìn)行適當(dāng)?shù)奶幚恚瑸镹分?jǐn)?shù)PLL 306生成補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號。該補(bǔ)償后
的數(shù)字?jǐn)?shù)據(jù)信號可以是例如Wn和Vn。數(shù)字信號Wn傳送到信號偏移模塊304，在這里數(shù)字信號Wn通過輸入N得到適當(dāng)?shù)目s放(scale，按比例提高或降低頻 率)。輸入N稱為傳輸信道。信號偏移模塊304的輸出例如數(shù)字信號X?？捎上?br> 式表不
Xn = Wn+N. (4)
補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號Xn和VJ乍為N分?jǐn)?shù)PLL 306的輸入。N分?jǐn)?shù)PLL 306對補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號進(jìn)行適當(dāng)處理，生成模擬輸出信號Ot和模擬反饋 信號Pt。輸出信號Ot與PLL 156的輸出相似，可經(jīng)由前置放大器144放大。 模擬反饋信號Pt傳送給ADC 310。 ADC 310可以生成合適的、與該模擬反饋 信號Pt相對應(yīng)的數(shù)字反饋信號Yn。有關(guān)數(shù)字補(bǔ)償器302的詳細(xì)討論將在后面 結(jié)合圖4、 6-8進(jìn)行。
補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號Xn被傳送給SA調(diào)制器309b，補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù) 信號Vn被傳送給VCO 308。數(shù)字信號X。和Vn可以為PLL參數(shù)的改變(例如 PLL中的帶寬改變和電容失諧)提供適當(dāng)?shù)难a(bǔ)償。
圖4是根據(jù)本發(fā)明實(shí)施例的示例性帶寬追蹤數(shù)字補(bǔ)償器的示意框圖。圖4 示出了數(shù)字補(bǔ)償器302，其包括參數(shù)K估計(jì)模塊410、 1/K增益模塊412和微 分模塊414。參數(shù)K估計(jì)模塊410包括適當(dāng)?shù)倪壿?、電路?或代碼，用于對 反饋信號Yn和數(shù)字輸入信號Un進(jìn)行處理，生成調(diào)諧參數(shù)K的估計(jì)值。例如， 參數(shù)K可以代表N分?jǐn)?shù)PLL306的帶寬參數(shù)。因而，調(diào)整參數(shù)K可用于N分 數(shù)PLL306的帶寬追蹤。
例如，補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號Vn可以是Un/K的導(dǎo)數(shù)(derivative)。則從Un到PLL輸出信號Ot的拉普拉斯變換函數(shù)可以是<formula>complex formula see original document page 12</formula> (5)
相應(yīng)地，設(shè)K等于Kv/Fref，則H。(s^N * Fref,此處H。(s)具有全通特性。由于 PLL的帶寬取決于Kv * Kd的乘積，Kd為已知參數(shù)，追蹤因子Kv等于帶寬追 蹤。結(jié)果，無論P(yáng)LL帶寬如何變化，數(shù)字信號Xn和Vn可補(bǔ)償PLL的低通頻 率特性。對參數(shù)K的估計(jì)可能會存在誤差，該誤差取決于設(shè)計(jì)中的考慮?？?以歸因于處理時間和/或處理硬件和/或軟件的開銷(trade-off)。
類似地，當(dāng)數(shù)字控制信號V。是IVK的導(dǎo)數(shù)，則從Un到PLL輸出信號 Ot的拉普拉斯變換函數(shù)可以是
<formula>complex formula see original document page 13</formula>(6)
相應(yīng)地，設(shè)K等于Kv/IW，則Hp(s)岣。因此，可通過最小化數(shù)字反饋信號Yn的振幅來估計(jì)參數(shù)K。例如，數(shù)字反饋信號Yn的拉普拉斯變換函數(shù)可由 下式近似表示
<formula>complex formula see original document page 13</formula>(7)
其中
<formula>complex formula see original document page 13</formula>(8)
相應(yīng)地 <formula>complex formula see original document page 13</formula>(9)
其中4m、 B由為當(dāng)Kv包括任意參考值K。時，數(shù)字化后A(s)/A(s)的系數(shù)向量。相應(yīng)地，參數(shù)K可通過對誤差函數(shù)最小化而得出
<formula>complex formula see original document page 13</formula>(10〉
由于 <formula>complex formula see original document page 13</formula>(11)
該誤差函數(shù)可由下式最小化<formula>complex formula see original document page 13</formula>(12)
相應(yīng) 地，等式(12)可由最小均方(Least Mean Square, LMS)K估計(jì)器例如K估計(jì)模塊410進(jìn)行估算。
1/K增益模塊412包括適當(dāng)?shù)倪壿?、電路?或代碼，用于對輸入信號Un 進(jìn)行1/K增益計(jì)算，其中，1/K增益隨參數(shù)K估計(jì)值的改變而變化。微分模塊 414包括適當(dāng)?shù)倪壿?、電路?或代碼，用于對輸入信號近似求導(dǎo)。根據(jù)本發(fā)明 的一實(shí)施例，要從當(dāng)前的輸入信號中減去先前的輸入信號。相應(yīng)地，1/K增益模塊412的輸出相對變化量將傳送到PLL。
在工作過程中，數(shù)字補(bǔ)償器302的輸入信號，例如Un傳送到參數(shù)K估計(jì) 模塊410和1/K增益模塊412。參數(shù)K估計(jì)模塊410基于反饋信號Y。生成一 個K估計(jì)值。該K估計(jì)值被傳送到1/K增益模塊412，后者可采用K估計(jì)值 對輸入信號Un進(jìn)行適當(dāng)處理。1/K增益模塊412的輸出被傳送到微分 (differentiator)模塊414。根據(jù)1/K增益模塊412的當(dāng)前輸出信號和先前輸出信 號，微分模塊414生成一個數(shù)字控制信號Vn差值。該數(shù)字控制信號Vn差值將 傳送到例如PLL 306作為補(bǔ)償后的數(shù)據(jù)信號。輸入信號Un還可從數(shù)字補(bǔ)償器 302傳送到PLL 306，作為補(bǔ)償后的信號(例如通過信號偏移模塊304)。
圖5是可用于本發(fā)明實(shí)施例的帶有非線性輸入的PLL的示例性框圖。如 圖5所示，PLL 500包括非線性部分502、加法器504和VCO 506。例如，PLL 500類似于PLL 306。非線性部分502包含有誤差，例如PLL 500中的電容失 諧。這可能是由于器件的非理想特性而引發(fā)的寄生電容造成的，例如電容組 308a。相應(yīng)地，在電容組308a中的每一個活躍電容都會對寄生電容作出貢獻(xiàn)， 并將該影響增加到非線性部分502中。這將導(dǎo)致數(shù)字控制信號V。對PLL 500 的控制作用不理想。
例如，數(shù)字控制信號V的有限代表式可通過下式表示
<formula>complex formula see original document page 14</formula> (13) 其中，I為V的字長。理想情況下，這將在VCO 506中產(chǎn)生電容C，由
下式表示
<formula>complex formula see original document page 14</formula>
其中，對于一些基本電容C⑨，<formula>complex formula see original document page 14</formula>
然而，通常C(i)可能連接在一些與其呈非線性關(guān)系的小的未知附加電容 XW上。相應(yīng)地，XW可用于模擬電容實(shí)現(xiàn)不充分(deficiency).過程變化以及由于溫度和老化效應(yīng)引發(fā)的時間變異性。因此，該數(shù)字控制信號V可產(chǎn)生等效電容:<formula>complex formula see original document page 15</formula> (16)
其中dij表示第i電容的第j失諧部件。等效輸入采樣的二進(jìn)制表示可如 下式<formula>complex formula see original document page 15</formula>
其中di可以表示與電容;^相關(guān)的失諧輸入。
電容失諧可以通過例如下列方式來測量，即通過適當(dāng)觸發(fā)PLL，以及測量 對所生成的頻率的影響。但是，通常需要較長的測量時間來達(dá)到足夠的測量精 度，而這通常是不實(shí)際的。
圖6是根據(jù)本發(fā)明實(shí)施例的示例性帶寬追蹤和電容失諧數(shù)字補(bǔ)償器的示
意框圖。如圖6所示，數(shù)字補(bǔ)償器302包括參數(shù)K估計(jì)模塊410、 1/K增益模 塊412、微分模塊414、參數(shù)Q估計(jì)模塊610和噪聲消除模塊612。參數(shù)K估 計(jì)模塊410、 1/K增益模塊412及微分模塊414與參考圖4中所描述的各個對 應(yīng)模塊相似。
參數(shù)Q估計(jì)模塊610包括適當(dāng)?shù)倪壿?、電路?或代碼，用于生成Q的估 計(jì)值以對例如PLL 500的非線性部分502進(jìn)行偏移(offset)。參數(shù)Q估計(jì)模塊 610可采用例如LMS算法來實(shí)現(xiàn)，利用估計(jì)值《，/=1，......I來估計(jì)電容失諧參
數(shù)d(')=1,......I。
微分模塊414可生成經(jīng)帶寬補(bǔ)償及微分后的采樣Zn。噪聲消除模塊612 可消減掉估計(jì)出的電容失諧，該電容失諧由其輸入的二進(jìn)制表達(dá)式(如下式)控 制
<formula>complex formula see original document page 15</formula>(18) 其中 <formula>complex formula see original document page 15</formula>
相應(yīng)地，Vn可通過估計(jì)由于電容失諧而引起的噪聲來減少，如此來偏移
該噪聲。
LMS的拉普拉斯變換可以是，例如
<formula>complex formula see original document page 16</formula> (19)
其中D(s)和2W表示失諧輸入和其補(bǔ)償?shù)淖儞Q。相應(yīng)地，<formula>complex formula see original document page 16</formula>，(20)
其中，Ar1k0和Br1k0為數(shù)字化的A(^A4^;的系數(shù)向量，^取任意參考值K^
而且，及 <formula>complex formula see original document page 16</formula> (21)
其中L為Bk0。的長度
對誤差函數(shù)進(jìn)行最小化處理，得出參數(shù)估計(jì)值<formula>complex formula see original document page 16</formula>(22)
這可以從以下所描述的算法得到
<formula>complex formula see original document page 16</formula> (23)
其中，A為萬、w的第z'個元素。該算法可以由例如Q估計(jì)模塊610來完
圖7是根據(jù)本發(fā)明實(shí)施例的示例性帶有參數(shù)均衡器的帶寬追蹤數(shù)字補(bǔ)償 器的示意框圖。圖7示出了數(shù)字補(bǔ)償器302，其包括參數(shù)K估計(jì)模塊410、 1/K 增益模塊412、微分模塊414、合并模塊710和720、參數(shù)均衡模塊712、累加 器714、 K增益模塊716、延遲模塊718和724，以及最重要部分模塊(most significant part，MSP)722 。
有關(guān)參數(shù)K估計(jì)模塊410、 1/K增益模塊412及微分模塊414的描述可參 見圖4的說明。1/K增益模塊412和微分模塊414也可稱為補(bǔ)償模塊705。合 并模塊710和720包括適當(dāng)?shù)倪壿?、電路?或代碼，用于合并兩個數(shù)字信號。例如，合并模塊710可以從數(shù)字輸入信號Un中減去K增益模塊716的輸出。 合并模塊720可以將參數(shù)均衡器712與延遲模塊718的輸出相加。
參數(shù)均衡器712包括適當(dāng)?shù)倪壿?、電路?或代碼，用于通過對數(shù)字輸入 信號進(jìn)行數(shù)字濾波從而生成數(shù)字輸出信號。可以對參數(shù)均衡器712的濾波特性 進(jìn)行配置，使其能夠控制例如帶寬、中心頻率和/或通帶增益。可以對濾波特 性進(jìn)行配置，使其能夠補(bǔ)償由于N分?jǐn)?shù)PLL 306中頻率響應(yīng)不均衡所造成的 PLL輸出信號Qt失真。例如，參數(shù)均衡器712可以加強(qiáng)輸入信號的高頻部分 以補(bǔ)償N分?jǐn)?shù)PLL 306的低通特性。
相應(yīng)地，參數(shù)均衡器712可以通過具有最小信號失真的頻率響應(yīng)來偏移N 分?jǐn)?shù)PLL 306的影響。由于N分?jǐn)?shù)PLL 306的工作性能取決于帶寬參數(shù)K， 參數(shù)均衡器712可基于參數(shù)K的估計(jì)值進(jìn)行操作。相應(yīng)地，在本發(fā)明的各個 實(shí)施例中，可以基于數(shù)字控制輸入信號(例如來自參數(shù)K估計(jì)模塊410)來配置 該濾波特性。
累加器714包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，用于近似整合(approximating integration)來自MSP模塊722的輸出。整合后的數(shù)據(jù)傳送到K增益模塊716， 并根據(jù)需要進(jìn)行適當(dāng)處理。在本發(fā)明的一實(shí)施例中，可釆用數(shù)據(jù)累加的方式來 近似整合。累加器的大小取決于設(shè)計(jì)時的考慮。K增益模塊716可對輸入信號 進(jìn)行處理，使輸入信號得到K值的增益，其中參數(shù)K來自參數(shù)K估計(jì)模塊410。 相應(yīng)地，可以認(rèn)為K增益模塊716執(zhí)行的是與1/K增益模塊412相反的操作。 延遲模塊718和724包括適當(dāng)?shù)倪壿?、電路?或代碼，用于將數(shù)字信號延遲 適當(dāng)?shù)囊欢螘r間。該適當(dāng)?shù)难舆t由設(shè)計(jì)考慮所決定。延遲模塊718和724可用 于例如補(bǔ)償參數(shù)均衡器712和N分?jǐn)?shù)PLL 306的延遲。
根據(jù)本發(fā)明的一實(shí)施例，補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號Vn的字長可以很大。然 而，隨著Vn字長的增加，電容組308a的尺寸也需要增大。這是因?yàn)閿?shù)字控 制信號Vn可以指明需要接通(swicth on)的那些特定電容。本發(fā)明的另一實(shí)施例 中，還可以減小Vn的尺寸，同時也減小非線性部分502的影響。
MSP模塊722包括適當(dāng)?shù)倪壿?、電路?或代碼，用于從MSP模塊122 的輸入信號中提取M個最重要的比特。為改變Vn的字長，可通過例如處理器 125和/或數(shù)字基帶處理器129給MSP模塊722 —個字長M的指示。本發(fā)明的 一實(shí)施例中，將字長M固定為常數(shù)值。MSP模塊722則相應(yīng)地輸出其接收到 的輸入信號中的M個最重要比特。當(dāng)M值變小時，Vn的量化誤差增加。但是， 這可以通過使用參數(shù)均衡器712對用于生成補(bǔ)償數(shù)字?jǐn)?shù)據(jù)信號Wn的信號進(jìn)行 處理來偏移(offset)。相應(yīng)地，這將造成W。發(fā)生小的動態(tài)改變，同時也會減少 Vn的字長。
延遲模塊718和724可以補(bǔ)償參數(shù)均衡器712和PLL306的合并延遲。輸 出W(s)的拉普拉斯變換作為U(s)和MSP輸出M(s)的函數(shù)，可由下式表示
<formula>complex formula see original document page 18</formula> (24)
其中，G(s,K)是參數(shù)均衡器712的變換函數(shù)。如果K變得等于Kv/Fref,則
<formula>complex formula see original document page 18</formula> (25)
及
<formula>complex formula see original document page 18</formula> (26)
因此，W(s)變得等于U(s)這意味著PLL的輸出Qt(用作為發(fā)射輸入)可以 被適當(dāng)?shù)卣{(diào)制。如果K估計(jì)模塊410已收斂，這將是正確的。在本發(fā)明的一 實(shí)施例中，收斂之后，補(bǔ)償模塊705對變換函數(shù)不產(chǎn)生影響。相應(yīng)地，可對補(bǔ) 償模塊705進(jìn)行適當(dāng)設(shè)計(jì)，以使參數(shù)均衡器712輸出的動態(tài)范圍最小。
在工作過程中，輸入信號Un被傳送到數(shù)字補(bǔ)償器302。輸入信號Un可由 1/K增益模塊412、微分模塊414和MSP模塊722處理。由MSP模塊722產(chǎn)生的M個最重要比特輸出可傳送到延遲模塊724和累加器714。累加器714 將這M個比特存儲起來，并將已存儲的比特傳送給K增益模塊716。 K增益模塊716對來自累加器714的M個比特進(jìn)行處理，其中K增益模塊716執(zhí)行的操作與1/K增益模塊412執(zhí)行的操作相反。K增益模塊716的輸出可以傳送 到延遲模塊718和合并模塊710。
合并模塊710可以，例如，從輸入信號Un中減去K增益模塊716的輸出。合并模塊710的輸出傳送到參數(shù)均衡器712。 K增益模塊716的輸出可由延遲 模塊718進(jìn)行時延，使得延遲模塊718提供的延時近似等于參數(shù)均衡器712 和PLL 306的延時。合并模塊720將參數(shù)均衡器712和延遲模塊718的輸出相 加。合并模塊720的輸出即為補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號Wn。 MSP 722的輸出可 由延遲模塊724進(jìn)行適當(dāng)?shù)难訒r，以使補(bǔ)償后的數(shù)字?jǐn)?shù)據(jù)信號V。與補(bǔ)償后的 數(shù)字?jǐn)?shù)據(jù)信號Wn相同步。
圖8是根據(jù)本發(fā)明實(shí)施例的示例性帶有參數(shù)均衡器的帶寬追蹤和電容失 諧數(shù)字補(bǔ)償器的示意框圖。有關(guān)圖8示出的參數(shù)K估計(jì)模塊410、 1/K增益模 塊412及微分模塊414的說明可參見對圖4的討論。圖8中示出的合并模塊 710和720、參數(shù)均衡器712、累加器714、 K增益模塊716、延遲模塊718和 724及MSP模塊722如圖7所描述。
圖8中還示出了噪聲消除模塊810和812，以及參數(shù)Q估計(jì)模塊814。噪 聲消除模塊810和812包括適當(dāng)?shù)倪壿?、電路?或代碼，用于對輸入信號進(jìn) 行處理，以降低所估計(jì)的因N分?jǐn)?shù)PLL 306中電容失諧而產(chǎn)生的噪聲。噪聲 消除模塊810和812與噪聲消除模塊612相似。然而，噪聲消除模塊612是從 輸出Vn中移除噪聲，而噪聲消除模塊810和812是從輸出Wn中移除噪聲。 這是因?yàn)閳D8中由于在MSP模塊722的作用下，輸出Vn的字長縮短。因此可 基于來自參數(shù)K估計(jì)模塊410的K估計(jì)值和來自參數(shù)Q估計(jì)模塊81的Q估 計(jì)值來減小噪聲。該參數(shù)Q估計(jì)模塊814與參數(shù)Q估計(jì)模塊610相似。
例如，噪聲消除模塊810可由下式表征
<formula>complex formula see original document page 19</formula>(27)
其中，Rn為合并模塊710的輸出。噪聲消除模塊812可由下式表征
<formula>complex formula see original document page 19</formula> (28)
其中，Mn為K增益模塊716的輸出。
參數(shù)Q估計(jì)模塊814可由下式表征
<formula>complex formula see original document page 19</formula>(29)
對與Vn相關(guān)的失諧的補(bǔ)償可以施加到參數(shù)均衡器712和Wn輸出，而不 是Vn輸出。這可示為由PLL輸出O(S)(作為補(bǔ)償信號Q(S)的作用而產(chǎn)生)的拉 普拉斯變換所產(chǎn)生修正應(yīng)用，可由下式表示<formula>complex formula see original document page 20</formula>(30)
參數(shù)K估計(jì)模塊410已收斂。相應(yīng)地，電容組408a中電容元件的數(shù)量可 以較少，而電容元件的尺寸可以較大。這將意味著超大規(guī)模集成電路(VLSI) 的實(shí)現(xiàn)將更簡單并更具穩(wěn)健性(robust)。
圖9是根據(jù)本發(fā)明實(shí)施例的使用兩輸入PLL進(jìn)行直接和極化調(diào)制的示例 性步驟的流程圖，圖中示出了步驟900到914。在步驟900，參數(shù)K估計(jì)模塊 410基于數(shù)字反饋信號Yn生成N分?jǐn)?shù)PLL 306的帶寬參數(shù)K的估計(jì)值。數(shù)字 反饋信號Yn是來自ADC 310的數(shù)字信號，是經(jīng)過對來自N分?jǐn)?shù)PLL 306的 模擬反饋信號Pt進(jìn)行模數(shù)轉(zhuǎn)換而得到。參數(shù)Q估計(jì)模塊814基于反饋信號Yn、 來自參數(shù)K估計(jì)模塊410的K估計(jì)值及輸入信號Un生成Q估計(jì)值。Q估計(jì)值 包括用于估計(jì)噪聲的參數(shù)，例如因N分?jǐn)?shù)PLL306中電容失諧而引起的噪聲。 在步驟902， 1/K增益模塊412和微分模塊414對輸入信號Un進(jìn)行處理。處理 后的信號可用于控制電容，例如電容組308a。在步驟904， MSP模塊722提 取出微分模塊414輸出中的M個最重要比特。相應(yīng)地，數(shù)字控制信號的長度 可以減少。下一步將進(jìn)行步驟916。
在步驟906，由累加器714和微分模塊716對該M個最重要比特進(jìn)行處 理。該處理與1/K增益模塊412和微分模塊414的操作相反。再下一步為步驟 908和912。在步驟908，從輸入信號Un中減去處理后的M個最重要比特，從 而減小了合并模塊710輸出端所得到信號的動態(tài)范圍。在步驟910，噪聲消除 模塊810基于K和Q估計(jì)值對合并模塊710的輸出信號進(jìn)行處理。相應(yīng)地， 噪聲消除模塊810的輸出得以補(bǔ)償，例如針對來自N分?jǐn)?shù)PLL 306的預(yù)期噪 聲。然后，參數(shù)均衡器712基于K估計(jì)值對該結(jié)果信號進(jìn)行處理。參數(shù)均衡 器712可以加強(qiáng)來自噪聲消除模塊810的信號中的高頻部分，以補(bǔ)償N分?jǐn)?shù) PLL 306的低通特性。下一步為步驟914。
在步驟912(其是步驟906后的一個步驟)，噪聲消除模塊812基于K和Q 參數(shù)對K增益模塊716的輸出進(jìn)行處理。相應(yīng)地，噪聲消除模塊812的輸出 得以補(bǔ)償，例如針對來自N分?jǐn)?shù)PLL 306的預(yù)期噪聲。噪聲消除模塊812的 輸出可由延遲模塊718延時，以便使延遲模塊718的輸出與參數(shù)均衡器712 的輸出同步。在步驟914，參數(shù)均衡器712的輸出和延遲模塊718的輸出可以 合并到一起形成數(shù)字控制信號Wn。在步驟916，由延遲模塊724對MSP模塊 722的輸出延時，以使其與合并模塊720的輸出同步。延遲模塊724的輸出可 以是數(shù)字控制信號Vn。
以上僅對本發(fā)明的一些實(shí)施例進(jìn)行了舉例性描述，本發(fā)明不限于這些實(shí)施 例。例如可用其它適當(dāng)?shù)乃惴▉泶鍸MS算法，例如梯度下降算法(gradient descent algorithm)。本發(fā)明的這些實(shí)施可用于無線通信系統(tǒng)，例如GSM、EDGE、 ECDMA、藍(lán)牙、DEDT和上述任意的組合和/或其它通信系統(tǒng)。
本發(fā)明的這些實(shí)施例可以在直接調(diào)制和/或極化調(diào)制電路中實(shí)施，可利用 不同的PLL設(shè)計(jì)。這些PLL設(shè)計(jì)包括例如，那些利用N整數(shù)PLL、或N整數(shù) 合成器、N分?jǐn)?shù)PLL、 N分?jǐn)?shù)合成器、ASN分?jǐn)?shù)PLL、或ASN分?jǐn)?shù)合成器和 /或混合PLL或混合合成器。本發(fā)明的各個實(shí)施例還可以各種兩輸入PLL設(shè)計(jì) 來實(shí)現(xiàn)。
本發(fā)明的各個實(shí)施例是以對應(yīng)于一些功能模塊的各個功能來描述的，但本 發(fā)明不受此限制。例如，各個功能可以集成到不同的功能模塊中。相應(yīng)地，在 本發(fā)明的另一些實(shí)施例中，累加器714和K增益模塊716可以集成在一個功 能模塊中，噪聲消除器812和延遲模塊718可集成在一個功能模塊中，和/或 噪聲消除器812和參數(shù)均衡器712可集成在一個功能模塊中。各個部分的其它 組合方式可以由設(shè)計(jì)考慮來決定。
采用兩輸入模擬PLL的直接調(diào)制和極化調(diào)制的方法和系統(tǒng)包括數(shù)字補(bǔ)償器302，其可根據(jù)輸入信號Un和反饋信號Yn生成數(shù)字信號Wn和Vn。數(shù)字信號Wn可由例如信號偏移模塊304處理，成為N分?jǐn)?shù)PLL 306中的AE調(diào)制器 309b的輸入信號。數(shù)字信號Vn可以是N分?jǐn)?shù)PLL 306的輸入，用于控制VCO 308中的電容組308a。反饋信號Yn可以是ADC 310的輸出，且反饋信號Yn對應(yīng)于N分?jǐn)?shù)PLL 306生成的模擬反饋信號Pt。因此，數(shù)字信號Wn和Vn可用于自適應(yīng)地控制N分?jǐn)?shù)PLL 306。
數(shù)字補(bǔ)償器302中的數(shù)字濾波器，例如參數(shù)均衡器712，可以通過加強(qiáng)參 數(shù)均衡器712輸入信號的高頻部分，為N分?jǐn)?shù)PLL306的低通特性提供補(bǔ)償。 數(shù)字補(bǔ)償器302還可包括至少一個延遲模塊，用以補(bǔ)償生成數(shù)字信號時產(chǎn)生的 延遲，例如其中可包括參數(shù)均衡器712和N分?jǐn)?shù)PLL 306中的處理延時。N 分?jǐn)?shù)PLL306產(chǎn)生的延時可能是生成反饋信號Pt時帶來的。
數(shù)字補(bǔ)償器302還可包括噪聲衰減模塊，其可對例如因N分?jǐn)?shù)PLL 306 中VCO 308的電容失諧產(chǎn)生的噪聲進(jìn)行補(bǔ)償。對噪聲的補(bǔ)償可施加在數(shù)字信 號Wn和/或數(shù)字信號Vn上。數(shù)字補(bǔ)償器302還可包括MSP模塊722，其能夠 將數(shù)字信號Vn的字長縮短為例如M個最重要比特。
本發(fā)明可以通過硬件、軟件，或者軟、硬件結(jié)合來實(shí)現(xiàn)。本發(fā)明可以在至 少一個計(jì)算機(jī)系統(tǒng)中以集中方式實(shí)現(xiàn)，或者由分布在幾個互連的計(jì)算機(jī)系統(tǒng)中 的不同部分以分散方式實(shí)現(xiàn)。任何可以實(shí)現(xiàn)所述方法的計(jì)算機(jī)系統(tǒng)或其它設(shè)備 都是可適用的。常用軟硬件的結(jié)合可以是安裝有計(jì)算機(jī)程序的通用計(jì)算機(jī)系 統(tǒng)，通過安裝和執(zhí)行所述程序控制計(jì)算機(jī)系統(tǒng)，使其按所述方法運(yùn)行。在計(jì)算 機(jī)系統(tǒng)中，利用處理器和存儲單元來實(shí)現(xiàn)所述方法。
本發(fā)明還可以通過計(jì)算機(jī)程序產(chǎn)品進(jìn)行實(shí)施，所述程序包含能夠?qū)崿F(xiàn)本發(fā) 明方法的全部特征，當(dāng)其安裝到計(jì)算機(jī)系統(tǒng)中時，通過運(yùn)行，可以實(shí)現(xiàn)本發(fā)明 的方法。本申請文件中的計(jì)算機(jī)程序所指的是可以采用任何程序語言、代碼 或符號編寫的一組指令的任何表達(dá)式，該指令組使系統(tǒng)具有信息處理能力，以 直接實(shí)現(xiàn)特定功能，或在進(jìn)行下述一個或兩個步驟之后，a)轉(zhuǎn)換成其它語言、 編碼或符號；b)以不同的格式再現(xiàn)，實(shí)現(xiàn)特定功能。
本發(fā)明是通過幾個具體實(shí)施例進(jìn)行說明的，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在 不脫離本發(fā)明范圍的情況下，還可以對本發(fā)明進(jìn)行各種變換及等同替代。另外， 針對特定情形或具體情況，可以對本發(fā)明做各種修改，而不脫離本發(fā)明的范圍。 因此，本發(fā)明不局限于所公開的具體實(shí)施例，而應(yīng)當(dāng)包括落入本發(fā)明權(quán)利要求 范圍內(nèi)的全部實(shí)施方式。
權(quán)利要求
1、一種在電路中處理信號的方法，其特征在于，包括在對信號進(jìn)行直接調(diào)制或極化調(diào)制的過程中，以數(shù)字方式控制兩輸入模擬鎖相環(huán)。
2、 根據(jù)權(quán)利要求l所述的在電路中處理信號的方法，其特征在于，包括 借助數(shù)字濾波器對所述兩輸入模擬鎖相環(huán)的低通特性進(jìn)行補(bǔ)償。
3、 根據(jù)權(quán)利要求2所述的在電路中處理信號的方法，其特征在于，所述數(shù)字濾波器是參數(shù)均衡器。
4、 根據(jù)權(quán)利要求l所述的在電路中處理信號的方法，其特征在于，所述 方法還包括基于兩輸入模擬鎖相環(huán)產(chǎn)生的模擬反饋信號生成第一數(shù)字信號和 第二數(shù)字信號。
5、 根據(jù)權(quán)利要求4所述的在電路中處理信號的方法，其特征在于，所述 方法還包括對因生成所述第一數(shù)字信號和第二數(shù)字信號而引發(fā)的延遲進(jìn)行補(bǔ) 償。
6、 根據(jù)權(quán)利要求4所述的在電路中處理信號的方法，其特征在于，所述 方法還包括對因所述兩輸入模擬鎖相環(huán)產(chǎn)生模擬反饋信號而引發(fā)的延遲進(jìn)行 補(bǔ)償。
7、 一種在電路中處理信號的系統(tǒng)，其特征在于，包括數(shù)字補(bǔ)償器，使能 在對信號進(jìn)行直接調(diào)制或極化調(diào)制的過程中，以數(shù)字方式控制兩輸入模擬鎖 相環(huán)。
8、 根據(jù)權(quán)利要求7所述的在電路中處理信號的系統(tǒng)，其特征在于，包括 數(shù)字濾波器，使能對所述兩輸入模擬鎖相環(huán)的低通特性進(jìn)行補(bǔ)償。
9、 根據(jù)權(quán)利要求8所述的在電路中處理信號的系統(tǒng)，其特征在于，所述數(shù)字濾波器是參數(shù)均衡器。
10、 根據(jù)權(quán)利要求7所述的在電路中處理信號的系統(tǒng)，其特征在于，所 述數(shù)字補(bǔ)償器使能基于兩輸入模擬鎖相環(huán)產(chǎn)生的模擬反饋信號生成用于進(jìn)行 所述數(shù)字方式控制的第一數(shù)字信號和第二數(shù)字信號。
全文摘要
本發(fā)明涉及使用兩輸入PLL的直接和極化調(diào)制的方法及系統(tǒng)。本發(fā)明包括從輸入數(shù)據(jù)信號U_n和反饋信號Y_n生成數(shù)字信號W_n和V_n。所生成的數(shù)字信號W_n和V_n共同帶有輸入數(shù)據(jù)信號U_n的信息內(nèi)容，同時還對兩輸入模擬鎖相環(huán)(PLL)的非理想性進(jìn)行了補(bǔ)償。數(shù)字信號W_n(其頻率進(jìn)行了適當(dāng)?shù)目s放)和V_n作為PLL的輸入信號。反饋信號Y_n為數(shù)字信號，其對應(yīng)于PLL產(chǎn)生的模擬反饋信號P_t。相應(yīng)地，通過數(shù)字信號W_n和V_n，可自適應(yīng)地控制PLL以適當(dāng)?shù)匕l(fā)送輸入數(shù)據(jù)信號U_n。
文檔編號H04L27/36GK101202730SQ20071019368
公開日2008年6月18日 申請日期2007年11月19日 優(yōu)先權(quán)日2006年11月17日
發(fā)明者喬治·斯費(fèi)卡斯, 埃馬努耶·弗朗茨斯卡克斯 申請人:美國博通公司