專利名稱：音頻設備的制作方法
技術領域：
本發(fā)明涉及用于在多個互連電路之間實現(xiàn)通信的數(shù)字裝置、方法和信號發(fā)送，而且尤其地但不是僅僅地涉及在數(shù)字音頻匯集設備如智能電話中的數(shù)字音頻通信。
背景技術：
總線是包括多個導體的共享通信路徑，該導體連接到多個器件、芯片或者電路，例如集成電路板上的芯片。通過使用競爭協(xié)議，該電路的子集可以在一段時間內將總線用于它們自己的通信目的?？偩€因此減少了在多個互連電路之間提供通信所需要的導體數(shù)目，在IC和其它小規(guī)模技術中價值很高，使得尺寸和成本減少。然而，對于共享總線的需要可能排除某些通信模式，因此限制了可能系統(tǒng)功能的范圍。
音頻匯集設備日漸普及，而且一般來說，常常允許在同一設備上執(zhí)行不同類型的音頻應用。音頻匯集設備的例子是智能電話，該智能電話既提供基于電話的音頻應用，比如語音呼叫，又提供以設備為中心的音頻應用，比如MP3音樂回放。智能電話可以視為移動或者蜂窩電話和PDA或者掌上型計算機的組合。音頻匯集設備的其它例子包括具有電話功能的膝上型計算機；或者實際上是任何無線電話設備，例如也具有以設備為中心的音頻應用如MP3回放的移動電話。
兩類音頻信號所要求的音頻處理頗為困難，例如對于比如雙工語音呼叫這樣的電話應用，要求實時信號處理，而且該應用對延遲頗為敏感。然而，聲音或者語音音頻數(shù)據(jù)的保真相對地低，通常為單個或者單聲道的8kHz聲道。另一方面，盡管回放比如MP3軌道這樣的存儲音樂不要求同一級別的實施處理能力，但是音頻數(shù)據(jù)的質量常常高得多，例如兩個或者立體聲聲道各自為44.1或者48kHz。
已經主要地通過分離兩個處理鏈而且針對每個任務利用單獨處理器來應對這些不同要求，專用(通信)DSP核或者芯片用于電話，而通用(應用)CPU用于以設備為中心的音頻應用。二者在它們自己的權限中都是復雜的系統(tǒng)，而且利用大為不同的接口和協(xié)議來進行操作，因此主要獨立地加以設計，即使集成在公共襯底上也是如此。硬件和處理的這一分離在2004年Dudy Sinai，Scott Paden的“Implementing Hi-Fi Celluar ConvergenceDevices Using Intel Xscale Technology”中有更為具體的描述。
然而這一方式的問題在于，由于成本、尺寸和功率制約，設備的兩側必須共享音頻換能器資源，例如外部揚聲器和受話器。以上文獻考慮了將Intel PCA芯片架構用于移動設備，而且分析了使用兩個編碼解碼器的利與弊，每個編碼解碼器專用于相應處理器(通信處理器或者應用處理器)，或者單個編碼解碼器與處理器之一相關聯(lián)，但是受控于該處理器以便為兩個處理器提供音頻換能器服務。又一選擇就是使用為兩個處理器提供編碼解碼器服務。雙音頻編碼解碼器芯片或者的例子是Wolfson MicroelectronicsWM9713。
無論將音頻編碼解碼器要求實施為單獨電路或者集成在一起，單獨處理器需要相互通信以及與一個或多個編碼解碼器通信。然而，這造成對共享音頻數(shù)據(jù)總線的更多需求，可能進一步限制系統(tǒng)功能。

發(fā)明內容
一般來說，本發(fā)明在一個方面中提供了一種在由共享總線互連的電路之間允許同時通信對話如音頻數(shù)據(jù)傳送的總線架構。該總線包括通行裝置或者電路，該通行裝置或者電路在一個模式中將該總線劃分成兩個或更多部分，使得連接到該部分之一的電路可以在沒有來自連接到其它部分的電路之干擾的情況下進行通信。該通行裝置在另一模式中允許經過它進行通信，使得該總線不被有效地分段。
在一實施例中，對于一些應用，電阻器將PCM總線劃分成兩個部分，使得通信處理器和音頻編碼解碼器可以在一個部分上通信，同時允許應用處理器和無線編碼解碼器在另一部分上通信。在另一應用中，該電阻器允許在通信處理器與無線編碼解碼器之間的“經過”電阻器或者通行裝置的通信。
通過提供具有單操作模式和被劃分的或者雙操作模式的數(shù)字音頻總線架構，該實施例減少了所需總線的數(shù)目，因此允許對兩種或更多類型的音頻如“低保真(lo-fi)”電話語音和高保真(hi-fi)音樂進行支持的音頻匯集設備的小型化。
在一個方面種，本發(fā)明提供一種用于處理音頻信號的電路，包括總線，具有通過通行裝置可控地耦合在一起的兩個總線部分；耦合到第一總線部分的第一子電路；耦合到第二總線部分的第二子電路；耦合到兩個總線部分的橋接子電路；該總線可在兩個模式中操作以允許在單獨使用兩個總線部分時在橋接子電路與第一子電路和第二子電路之間的同時傳輸，或者允許在一起使用兩個總線部分時的第一子電路與第二子電路之間的傳輸。
這就允許在不同總線部分上同時傳輸兩個音頻數(shù)據(jù)通信或者在兩個部分上的單個傳輸。這又允許用于音頻匯集設備(andio convergence device)的基于音頻的應用的較大靈活性和數(shù)目。
在實施例中，第一子電路包括用于與無線外圍設備無線地傳遞音頻數(shù)據(jù)的無線編碼解碼器；第二子電路包括用于與電話網絡傳遞音頻數(shù)據(jù)的通信處理器；以及橋接子電路包括用于對音頻數(shù)據(jù)進行解碼和驅動音頻換能器的音頻編碼解碼器以及用于記錄和/或讀取音頻數(shù)據(jù)的應用處理器，該音頻編碼解碼器和應用處理器獨立于總線耦合在一起。
這意味著無線編碼解碼器和通信處理器可以在總線的一個操作模式中向用戶提供電話呼叫；或者該電話呼叫可以在總線的另一操作模式中被引向音頻編碼解碼器，而音樂從應用處理器提供到無線編碼解碼器。在后一模式中總線通過通行裝置來有效地拆分，而在前一模式中總線是單一的。通過這一雙模式功能實現(xiàn)的各種其它音頻應用將在下面具體地描述。
通行裝置可以是實施起來很廉價的無源器件如電阻器。作為選擇，它可以通過例如利用可切換單向緩沖器的有源電路來實施，該緩沖器在拆分的操作模式中在總線部分之間提供較大的隔離，而且可以在單模式中在總線上允許較快的數(shù)據(jù)速率。
出于本說明書的目的，無線編碼解碼器包括用于與音頻數(shù)據(jù)總線進行聯(lián)系以及經由無線電電路與本地無線設備如手持機進行聯(lián)系的電路。換句話說，它將總線上一種格式(例如PCM)的數(shù)字音頻信號轉換成另一格式(例如BluetoothTM(BT))或者其它無線技術如Wi-Fi-IEEE802.11空中接口協(xié)議，包括a、b和g或者Wi-MAX IEEE802.16)的無線信號。對于便攜音頻設備，通常Bluetooth會用來將音頻無線信號傳輸?shù)綗o線手持機以便最小化功率消耗、減少硅占用面積或者尺寸、以及減少成本。通常這是使用BluetoothTM芯片來實施。同樣，適當?shù)腂luetooth(或者其它無線)編碼解碼器對于本領域技術人員是已知的，例如Texas Instruments BRF6100、BRF6150和BRF6300。
通信處理器包括用于音頻總線進行聯(lián)系以及與外部通信網絡如移動電話網絡進行聯(lián)系的電路，而且通常利用數(shù)字信號處理器(DSP)核來實施，以便實施如下功能，比如管理業(yè)務通道，也可能管理具有外部網絡的控制通道，以及在音頻總線數(shù)據(jù)格式與通向外部網絡的業(yè)務通道所用的數(shù)據(jù)格式之間對業(yè)務數(shù)據(jù)重新格式化。在上述實施例中，外部網絡是無線蜂窩網絡，比如基于GSM或者CDMA的網絡，不過也可以使用其它網絡類型，例如由WiMax IEEE802.16或者Wi-Fi IEEE802.11協(xié)議或者無繩電話協(xié)議所定義的網絡類型，在一些實施例中，通信處理器可以實施為第二無線編碼解碼器。
應用處理器通常是通用中央處理單元(CPU)，該單元通過軟件配置用以實施如下功能，比如存儲/取回來自本地存儲器的數(shù)據(jù)，在數(shù)字格式之間轉換，以及控制在音頻匯集設備之內的其它電路，通常包括一個或多個音頻總線的操作。在一些實施例中，應用處理器可以包括音頻總線接口，比如硬連線PCM或者AC’97接口。通常應用處理器將在音頻設備的整體控制中，例如控制音頻編碼解碼器和無線編碼解碼器以及通信處理器。
音頻編碼解碼器(編碼器-解碼器)包括用于將數(shù)字音頻信號轉換成模擬音頻信號和將模擬音頻信號轉換成數(shù)字音頻信號的電路，用于耦合音頻換能器如揚聲器和麥克風或者舊式模擬信號源如唱機轉盤或者數(shù)字音頻電路。在上述實施例中，音頻編碼解碼器結合兩個或更多數(shù)字音頻總線接口，比如PCM或者AC’97。音頻編碼解碼器在一些實施例中也包括混合器(mixer)、音量/增益級和音頻“效果”如圖形均衡器或者3-D增強。通常音頻編碼解碼器針對低功率消耗加以優(yōu)化，而且用低電壓例如3.3V或者更低電壓進行操作。
在一個實施例中，耦合到第一總線部分的子電路和耦合到第二總線部分的子電路各自具有用于耦合到總線的緩沖器。每個緩沖器接收輸入信號，而且具有設置用以將總線驅動到與輸入信號有關的電壓電平的驅動電路。每個緩沖也接收獨立使能或者禁止信號，該信號阻止緩沖器驅動總線，即它將緩沖器置于高阻抗或者三態(tài)模式中。這一設置可以用來在電阻器用作為通行裝置時避免總線上的競爭。
在另一方面中，提供了一種數(shù)字總線電路如PCM總線，包括具有兩個總線部分的總線導體，比如單或者雙工數(shù)據(jù)線。這適合于在所連接的設備之間傳送音頻數(shù)據(jù)，但是也可以用于要求“能拆分的”總線的其它應用。每個總線部分連接到通行電路如電阻器或者有源可切換隔離電路，也連接到用于相應電路的兩個總線接口。電路的例子包括用于在數(shù)字音頻設備中使用的通信處理器、應用處理器、音頻編碼解碼器和無線編碼解碼器?？偩€接口中的至少三個總線接口包括具有三態(tài)的非輸出或者使能模式和一個或多個邏輯輸出模式(例如1和0)的三態(tài)輸出緩沖器。其它接口可以例如是只接收，因此不要求輸出緩沖器。
在單總線模式中，三態(tài)輸出緩沖器被設置為使得所述輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，它例如是在高電壓或者地電壓邏輯輸出模式或者狀態(tài)中。換句話說，僅輸出緩沖器之一正在“發(fā)送”。高邏輯輸出電壓和低邏輯輸出電壓可以例如分別對應于5V和0V或者一些其它單極電壓設置，或者低電壓邏輯模式可以對應于負電壓，如例如-5V。在單模式中，通行電路被設置為基本上耦合所述總線部分。在實施例中，這是通過將有源電路切換成將兩個總線部分連接在一起來實現(xiàn)的。在另一實施例中，這是通過為無源部件或者器件如電阻器或者充當電阻器的MOS器件設置適當?shù)闹祦韺崿F(xiàn)的。緩沖器的狀態(tài)可以例如通過應用處理器或者專用總線控制邏輯來控制。
在雙總線模式中，三態(tài)輸出緩沖器被設置為使得連接到每個總線部分的輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，而通行電路被設置為基本上隔離所述總線部分。換句話說，連接到每個總線部分的輸出緩沖器之一正在輸出不干擾另一總線部分上邏輯輸出的邏輯值或者電壓。通行裝置可以被控制或者切換為隔離兩個總線部分，例如通過關斷連接緩沖器，或者無源器件如電阻器可以在大小上適當?shù)卦O置為實現(xiàn)同一實際效果。
在一實施例中，其中通行電路包括電阻電路、器件或者部件，通行裝置被設置為具有高于輸出緩沖器阻抗的阻抗，使得當總線部分之一上的所述輸出緩沖器之一在高電壓邏輯輸出模式中、而另一總線部分上的另一所述輸出緩沖器在低電壓邏輯輸出模式中時，通行電路之上的電壓降大于與相應輸出緩沖器的高電壓邏輯輸出模式和低電壓邏輯輸出模式相對應的電壓之間電壓差的一半。換句話說，通行裝置(例如無源電阻器)在任一模式中的電阻可以如此取大小或設置使得輸出緩沖器的輸出阻抗小于通行電路阻抗的50％。在一實施例中，更穩(wěn)定或者更安全的2％的例子被使用，不過也可以使用在這一例子以上和以下的各種值，例如15％或者1％。
電阻器件可以簡單地是電阻器，不過也可以作為選擇地使用其它電阻部件或者電路，例如MOS-晶體管或者它們的JFET等效器件。
在一實施例中，使用脈沖代碼調制(PCM)對數(shù)據(jù)進行編碼或者格式化以便經過總線部分進行通信，不過也可以作為選擇地使用其它數(shù)字數(shù)據(jù)格式，例如音頻編碼解碼器’97(AC97)，或者用于2/3/4有線總線如串行外圍接口(SPI)總線或者MicrowireTM(National Semiconductor)總線的格式化。該總線可以利用單工或者雙工數(shù)據(jù)總線導體來配置，有無時鐘和/或控制導體皆可。通行電路可以用來劃分與數(shù)據(jù)總線導體相關聯(lián)的單獨時鐘和/或控制總線導體部分，或者這些時鐘和/或控制總線導體部分可以是一體的?？偩€可以適合于傳送數(shù)字音頻數(shù)據(jù)，或者它可以被實施用于傳遞其它類型的數(shù)據(jù)、控制信號或者甚至是時鐘信號。換句話說，它可以單獨地用來可控地分成兩個時鐘、數(shù)據(jù)或者控制域。
在一實施例中，耦合到總線部分中第一總線部分的兩個總線接口被分別耦合到用于處理數(shù)字語音呼叫的通信處理器和用以將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器，而耦合到總線部分中第二總線部分的總線接口之一被耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器。
耦合到第二總線部分的另一總線接口可以耦合到用于處理數(shù)字音頻信號的應用處理器。音頻編碼解碼器可以通過單獨數(shù)字總線電路耦合到用于處理數(shù)字音頻信號的應用處理器。該單獨數(shù)字總線可以使用與主共享數(shù)字音頻總線不同的數(shù)字格式，例如分別是AC和PCM。作為選擇，耦合到第二總線部分的另一總線接口可以耦合到音頻編碼解碼；在這一情況下，音頻編碼解碼器具有兩個總線(例如PCM)，一個連接到一個總線部分，而另一總線接口部分連接到另一總線部分。
在另一方面中，提供了一種數(shù)字音頻總線電路，包括總線導體，具有連接到通行電路的兩個部分；第一總線部分，耦合到用于處理數(shù)字語音呼叫的通信處理器和用于將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器；以及第二總線部分，耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器；其中數(shù)字音頻總線在使用中被設置用以在單模式與雙模式之間可切換，在單模式中，總線部分之一上的數(shù)字音頻信號通過通行電路耦合到另一總線部分，而在雙模式中，來自總線部分之一的數(shù)字音頻信號不通過通行電路耦合到另一總線部分上。
在單模式與雙模式之間的切換可以利用通信處理器、音頻編碼解碼器和無線編碼解碼器的控制以及使用無源器件來實現(xiàn)，該無源器件充當通行電路而且具有適當?shù)闹狄员阍谝粋€模式中隔離總線部分而在另一模式中耦合它們。連接到總線部分的電路(例如通信處理器)的控制包括控制它們與總線部分的連接或者接口，例如以便進行發(fā)送或者接收或者進行隔離。
在作為選擇的設置中，有源電路可以用來實施通行電路，在該情況下這可以與連接到總線部分的器件或者電路一起適當?shù)丶右钥刂?，以便在單總線模式與雙總線模式之間切換。在一實施例中，該通行電路或者器件在高阻抗模式與低阻抗模式之間可切換。
總線電路可以是單工的，或者可以包括第二總線導體、第二通行電路以及到通信處理器、音頻編碼解碼器和無線編碼解碼器的對應第二耦合，從而設置用以實施雙工數(shù)字音頻總線。
一般來說，在第二方面中，提供了一種音頻編碼解碼器架構，該架構可配置或者可切換成多個功能設置以便提供音頻數(shù)據(jù)處理功能。音頻編碼解碼器包括一個或多個數(shù)字到模擬轉換器(DAC)和/或模擬到數(shù)字轉換器(ADC)以便將數(shù)字音頻信號轉換成模擬音頻信號和將模擬音頻信號轉換成數(shù)字音頻信號。音頻編碼解碼器也包括兩個或更多數(shù)字音頻總線接口，例如PCM接口用于耦合到上述雙模式總線電路，而AC接口用于耦合到上述應用處理器。也可以使用作為選擇的設置，例如兩個PCM接口連接到不同的PCM總線部分。也可以補充其它接口類型和連接。在一實施例中音頻編碼解碼器也包括數(shù)字和/或模擬加法器、乘法器、采樣率和數(shù)字格式轉換器、以及在兩個數(shù)字音頻總線接口之間可控地耦合這些多個電路單元的開關矩陣。
在一個方面中，提供了一種用于將數(shù)字音頻信號轉換成模擬音頻信號的音頻編碼解碼器，該音頻編碼解碼器包括兩個數(shù)字音頻總線接口，用于耦合到相應數(shù)字音頻總線；以及在兩個數(shù)字音頻總線接口之間的數(shù)字信號專用路徑，使得在數(shù)字信號專用路徑中不出現(xiàn)音頻信號的模擬處理。在兩個數(shù)字音頻總線接口使用同一采樣率和數(shù)字格式的其最簡單形式中，數(shù)字音頻數(shù)據(jù)可以簡單地從一個接口傳送到另一接口?？梢赃\用對信號的一些簡單操作和重新定時，例如包含臨時信號存儲如FIFO。數(shù)字信號專用路徑也可以包括數(shù)字格式轉換功能，其中兩個數(shù)字音頻總線接口使用不同的數(shù)字格式，例如PCM和AC。這在輸入和輸出數(shù)據(jù)率不同的情況下可以包含重復或者省略采樣。一些實施例可以包括數(shù)字信號處理，例如音量控制、數(shù)字濾波、或者混合其它信號、或者是包含信號數(shù)字相加和相乘的采樣率轉換。
通過開關矩陣的適當配置來實現(xiàn)的音頻編碼解碼器功能的例子包括將從兩個所述數(shù)字音頻總線接口接收的數(shù)字音頻信號相加以及從所述數(shù)字音頻總線接口之一發(fā)送所組合的信號。這可以包括在對接收的信號進行所述相加之前將所接收的數(shù)字音頻信號之一相比于所接收的其它數(shù)字音頻信號進行縮放。也可以在數(shù)字接口不同的情況下實施采樣率和/或數(shù)字格式轉換。
這樣配置的音頻編碼解碼器可以有用地與其它電路如上述應用處理器、通信處理器和無線編碼解碼器組合用以執(zhí)行音頻處理功能，比如將接收的呼叫與背景音樂相組合。
音頻編碼解碼器還可以包括用于對接收的數(shù)字音頻信號進行處理的模擬信號路徑，該模擬信號路徑包括一個或多個信號模擬處理單元，比如數(shù)字到模擬轉換器、加法器和乘法器。ADC和DAC可以具有不同采樣率以便實施對接收的數(shù)字音頻信號之一的采樣率轉換。
音頻編碼解碼器可以包括單工或者雙工的數(shù)字信號專用路徑，而音頻編碼解碼器的內部配置或者連接可以因不同信號路徑而不同。具有模擬處理的路徑可以用來補充數(shù)字專用路徑。
在另一方面中，提供了一種用于將數(shù)字音頻信號轉換成模擬音頻信號的音頻編碼解碼器，該音頻編碼解碼器包括兩個數(shù)字音頻總線接口，用于耦合到相應數(shù)字音頻總線；用于將從兩個所述數(shù)字音頻總線接口接收的數(shù)字音頻信號相加以及從所述數(shù)字音頻總線之一發(fā)送所組合的信號的裝置。
音頻編碼解碼器也可以包括在一個或兩個輸入路徑中的數(shù)字采樣率轉換(SRC)。在兩個輸入路徑都具有采樣率轉換的情況下，一個輸入路徑可以使用適當?shù)腄AC和ADC轉換在模擬域中來實現(xiàn)，而另一輸入路徑可以在數(shù)字域中來實現(xiàn)。
該相加可以用數(shù)字方式來實施或者通過轉換成模擬域而且在轉換回到數(shù)字域之前使用模擬加法器和/或乘法器來實施。
音頻編碼解碼器可以形成較大數(shù)字音頻設備的部分，其中接口之一耦合到用于處理語音呼叫的通信處理器，而另一接口耦合到用于處理數(shù)字音頻信號的應用處理器。
在一實施例中，AC數(shù)字音頻接口用來耦合到另一電路，比如應用處理器，而且這又配置以三個或更多音頻通道。這些通道可以映射到兩個或更多其它數(shù)字音頻接口，例如簡單地用以將數(shù)字音頻信號路由到耦合到音頻編碼解碼器的不同電路，或者附之以由編碼解碼器執(zhí)行的音頻信號處理。更一般來說，音頻編碼解碼器可以用來將具有不兼容數(shù)字音頻接口的電路耦合在一起，例如具有AC專用接口的應用處理器耦合到PCM數(shù)字音頻總線。
在音頻編碼解碼器包括兩個PCM數(shù)字音頻接口的情況下，第二這樣的接口可以簡單地包括單個數(shù)據(jù)管腳，而與第一PCM接口共享其它控制和時鐘管腳。這一設置可以用來耦合上述雙模式PCM總線架構的兩個部分。
這些音頻編碼解碼器設置可以有利地與上述數(shù)字總線和音頻設備設置組合，不過這些音頻編碼解碼器可以獨立于這些總線和音頻設備設置來實施。例如，音頻編碼解碼器可以與沒有通行電路的總線或者以別的方式與“能拆分的(spilt-able)”數(shù)字音頻總線一起使用。
一般來說，在另一方面中，本發(fā)明提供了用于對數(shù)字音頻設備如智能電話或者具有通信功能的PDA進行操作以便執(zhí)行多個音頻處理功能的方法。這些方法可以使用上述數(shù)字總線、音頻設備和/或音頻編碼解碼器設置來實施，或者它們可以使用不同的音頻設備和/或總線和/或音頻編碼解碼器設置來實施。
在一個方面中，提供了一種操作數(shù)字音頻設備的方法，該方法包括接收語音呼叫，比如GSM連接；接收另一數(shù)字音頻信號，比如MP3回放，而且不是語音呼叫；混合所接收的兩個信號；同時例如使用Bluetooth(BT)連接來無線地發(fā)送所混合的信號到另一設備。
接收非語音呼叫的另一數(shù)字音頻信號這一特征可以包括從內部數(shù)字音頻設備部件比如它的本地存儲器接收這一信號，而不必限于接收來自外部源的信號；不過這可能在較早時間就已經發(fā)生，例如經由通信處理器從因特網下載MP3音軌到本地存儲器上。
在一實施例中，這是使用雙總線模式來實施以便通過一個總線部分接收語音呼叫信號而通過另一總線部分發(fā)送所混合的信號到無線編碼解碼器。然而，可以作為選擇地使用實施這一功能的其它方法，例如使用兩個單獨音頻總線，或者通常使用控制總線如URAT。在實施例中，該混合是在比如上述音頻編碼解碼器之一這樣的音頻編碼解碼器中實施的，但是這可以作為選擇地例如在應用處理器中加以實現(xiàn)。
在實施例中，語音呼叫通過在設備上的或者耦合到該設備的通信處理器來處理，而另一數(shù)字音頻信號是來自應用處理器的高保真信號。然而，也可以使用其它的接收信號，例如從無線編碼解碼器接收的信號，或者甚至是另一語音呼叫。所接收的兩個數(shù)字音頻信號的采樣率和/或數(shù)字格式可以不同。
在實施例中，該方法還包括例如通過GSM連接來無線地接收另一信號比如雙工語音呼叫的另一半以及發(fā)送這一信號。
在另一方面中，提供了一種操作數(shù)字音頻設備的方法，該方法包括接收來自另一設備的無線數(shù)字音頻信號，存儲所述信號；同時發(fā)送第二無線數(shù)字音頻信號到另一設備；以及同時響應于接收語音呼叫來發(fā)送第三數(shù)字音頻信號。
在一實施例中，這是使用用以接收和發(fā)送無線信號的無線編碼解碼器和用以發(fā)送第三信號的應用處理器來實施的，該第二信號從應用處理器發(fā)送到無線編碼解碼器。在一實施例中，第二數(shù)字信號可以從應用處理器直接路由到上述數(shù)字音頻總線，或者經由音頻編碼解碼器路由到同樣上述的數(shù)字音頻總線上。作為選擇，可以使用不同的音頻總線和/或音頻編碼解碼器架構。
在一實施例中，第一無線數(shù)字音頻信號是數(shù)字口述(dictation)信號，第二數(shù)字音頻信號是高保真音樂信號，而第三數(shù)字信號是預定的傳出消息。
在另一方面中，提供了一種操作數(shù)字音頻設備的方法，該方法包括接收來自另一設備的無線數(shù)字音頻信號，存儲所述信號；同時發(fā)送第二無線數(shù)字音頻信號到另一設備；同時接收與語音呼叫相關聯(lián)的第三數(shù)字音頻信號，存儲所述信號。
在一實施例中，這是使用用以接收和發(fā)送無線信號的無線編碼解碼器和用以接收第三信號的應用處理器來實施的，該第二信號從應用處理器發(fā)送到無線編碼解碼器。在一實施例中，第二數(shù)字信號可以從應用處理器直接路由到上述數(shù)字音頻總線，或者經由音頻編碼解碼器路由到同樣上述的數(shù)字音頻總線上。作為選擇，可以使用不同的音頻總線和/或音頻編碼解碼器架構。
在一實施例中，第一無線數(shù)字音頻信號是數(shù)字口述信號，第二數(shù)字音頻信號是高保真音樂信號，而第三數(shù)字信號是預定的傳出消息。
在一實施例中，第一無線數(shù)字音頻信號是數(shù)字口述信號，第二數(shù)字音頻信號是高保真音樂信號，而第三數(shù)字信號是傳入的語音呼叫消息。該方法還可以包括同時混合所接收的第三數(shù)字音頻信號和第二數(shù)字信號，以及無線地發(fā)送所混合的信號到另一設備。
在另一方面中，提供了一種用于操作數(shù)字音頻設備的方法，該方法包括與另一設備進行雙工語音呼叫通信，以及同時與第二另一設備無線地進行所述雙工語音呼叫通信；同時和獨立記錄所述雙工語音呼叫的每一半。
在一實施例中，傳出音頻信號和傳入的音頻信號單獨地通過應用處理器記錄到本地存儲器中。該信號在PCM接口上通過音頻編碼解碼器來接收，而且通過使用兩個AC通道的AC接口來傳送到應用處理器。
在一實施例中，這是使用用以接收和發(fā)送無線信號的無線編碼解碼器和用以接收和轉發(fā)以便存儲雙工呼叫的兩個一半呼叫的應用處理器來實施的。在一實施例中，這些數(shù)字信號可以從上述數(shù)字音頻總線直接路由到應用處理器，或者從同樣上述的數(shù)字音頻總線經由音頻編碼解碼器來路由。作為選擇，可以使用不同的音頻總線和/或音頻編碼解碼器架構。
在另一方面中，提供了一種操作數(shù)字音頻設備的方法，該方法包括與另一設備進行雙工語音呼叫通信，以及同時與所述第二另一設備無線地進行所述雙工語音呼叫通信；同時混合雙工語音呼叫的每一半和存儲所混合的信號，以及獨立處理所接收的無線語音呼叫。在一實施例中，針對語音激活的命令，該獨立處理監(jiān)視語音呼叫。
在一實施例中，這是使用用以接收和發(fā)送無線信號的無線編碼解碼器以及用以接收和獨立處理所接收的無線呼叫和用以轉發(fā)以便存儲雙工呼叫的兩個一半呼叫(在一實施例中包括在存儲之前混合雙工呼叫的兩個一半呼叫)的應用處理器來實施的。在一實施例中，這些數(shù)字信號可以從上述數(shù)字音頻總線直接路由到應用處理器，或者從同樣上述的數(shù)字音頻總線經由音頻編碼解碼器來路由。作為選擇，可以使用不同的音頻總線和/或音頻編碼解碼器架構。
在一實施例中，該信號在PCM接口上通過音頻編碼解碼器來接收，而且通過使用兩個AC通道的AC接口來傳送到應用處理器。
這些數(shù)字音頻設備操作或者應用可以有利地與上述數(shù)字總線和/或音頻編碼解碼器設置組合，不過這不是必需的。例如，在應用處理器記錄通信處理器之間的語音呼叫不要求拆分或者雙模式總線。類似地，一些或者所有音頻信號處理，比如混合兩個信號或者在不同采樣率和/或數(shù)字格式之間轉換，例如可以在應用處理器而不是音頻編碼解碼器中來實現(xiàn)。
也提供了與上述方法相對應的設備和軟件或者計算機程序。也提供了與上述器件或者電路相對應的方法和軟件或者計算機程序。


現(xiàn)在僅通過例子而且無限制意圖地結合以下附圖來描述實施例，在附圖中圖1示出了已知的智能電話音頻總線架構；圖2a示出了典型PCM總線上的波形，圖2b示出了AC-鏈路的物理結構，而圖2c示出了AC-鏈路的數(shù)據(jù)結構和時序；圖3a是另一總線架構，圖3b和3c圖示了使用這一架構的音頻應用；圖4a示出了另一總線架構，而圖4b示出了使用這一總線架構的同時音頻文件回放和呼叫接收應用；圖5a示出了已知的3-線總線，圖5b示出了雙模式總線，圖5c示出了雙工雙模式總線，圖5d示出了多位雙模式總線，圖5e示出了在時鐘線中具有通行裝置的雙模式總線；圖6a和6b更具體地圖示了圖3a總線的操作；圖7a、7b、7c和7d圖示了圖4a總線在第二(拆分)操作模式中的操作；圖8a、8b和8c是用于圖4總線的有源通行裝置的電路圖；圖9a、9b、9c、9d、9e和9f示出了音頻編碼解碼器的內部部件和連接路徑；圖10a示出了圖4架構的修改版本，其中音頻編碼解碼器在通行裝置的兩側上耦合到總線；圖10b和10c示出了使用這一修改總線架構的應用；
圖11a示出了與圖4相似的但是包括雙工總線的總線架構；圖11b、11c、11d、11e示出了使用這一雙工總線架構的應用；圖12a示出了音頻編碼解碼器可以對數(shù)據(jù)在雙工總線上的兩個方向進行監(jiān)視的架構，而圖12b和12c示出了使用這一操作模式的應用；圖13a示出了圖11架構的修改版本，其中音頻編碼解碼器在通行裝置的兩側上耦合到總線；圖13b、13c、13d和13e示出了使用這一修改總線架構的應用。
具體實施例方式
參考圖1，所示為諸如智能電話的音頻匯集設備的基于音頻的架構，其包括蜂窩無線電1，如GSM收發(fā)器；存儲器2，用于存儲音頻文件，如MP3、MIDI和WAV(或用于運行該平臺的任何程序代碼)；通信處理器3，如專用DSP；應用處理器4，如通用CPU；雙音頻編碼解碼器9；一般示為10的各種音頻換能器，包括麥克風、揚聲器和耳機；通信和應用處理器3和4以及編碼解碼器9之間的總線5、6、7和8。
電路之間的總線(5、6、7、8)或連接的類型或格式將依賴于其功能和已知的待傳遞的數(shù)據(jù)的類型，并且典型地將包括通信和應用處理器3和4之間的串行連接5，如UART總線；通信處理器3和音頻編碼解碼器9之間的PCM或脈沖編碼調制總線6；應用處理器4和編碼解碼器9之間的I2S或AC數(shù)據(jù)鏈路7；以及如果不使用AC數(shù)據(jù)鏈路(7)來傳遞控制信息，串行控制鏈路8可用在應用處理器和編碼解碼器9之間。PCM總線6提供通信處理器3和編碼解碼器9之間的低等待時間信號路徑，其適合于實時語音呼叫。AC數(shù)據(jù)鏈路7提供適合于高質量數(shù)字音頻信號如從應用處理器4傳遞到音頻編碼解碼器9的高保真音樂的寬帶寬。
PCM總線6可以是3或4線總線，具有位速率時鐘線CLK、幀速率或幀同步時鐘線FS以及承載與位和幀時鐘同步的、比方說8或16位字的串行數(shù)字數(shù)據(jù)的一個或兩個數(shù)據(jù)線DATA，如圖2a所示。所述時鐘由連接到總線的芯片中所選的芯片產生。PCM1900是用于如此總線的現(xiàn)有標準的實例。原則上可以采用不同的鐘控或總線寬度，甚至是例如8或16位并行總線，盡管通常這在線路和連接器方面是較為昂貴的，并且對于所涉及的相對慢的數(shù)據(jù)速率(典型地16位×8ks/s＝128ks/s)是不必要的。
可采用的其它類型的音頻總線包括2/3/4線SPI或MicrowireTM總線。
音頻編碼解碼器9和應用處理器4之間的主數(shù)據(jù)鏈路可以是任何數(shù)據(jù)鏈路，例如I2S鏈路或其它公知的3或4線串行或甚至并行接口。然而，它典型地將是符合AC’97標準的“AC鏈路”。
這個標準的5線雙向固定時鐘速率串行數(shù)字接口包括四個時鐘和數(shù)據(jù)線以及編碼解碼器復位線，如圖2b所示。它采用時分復用(TDM)方案處理多個傳入和傳出PCM音頻流以及控制寄存器訪問，該時分復用方案將每個音頻幀分成各具有20位采樣分辨率的12個傳出數(shù)據(jù)流和12個傳入數(shù)據(jù)流，以及TAG時隙，如圖2c所示。TAG時隙的MSB指示哪些隨后的時隙包含有效數(shù)據(jù)。根據(jù)AC’97標準，前兩個時隙涉及編碼解碼器上的讀或寫寄存器，接下來的兩個用于左通道和右通道音頻數(shù)據(jù)，而其它時隙也被分配了用于其它音頻和調制解調器通道或調制解調器控制的各種用途，包括通過將其它時隙用于左右音頻信號的附加采樣來增加有效音頻采樣速率的可能性。
除了能夠承載多個音頻通道，AC鏈路亦可利用TAG功能來承載“可變速率音頻”VRA，這意味著不同采樣速率的回放和記錄音頻流可同時承載于鏈路上。舉例來說，可以回放立體聲44.1ksps，同時記錄單聲道8ksps。在實際中，與最少需要另一個時鐘(以及另一個幀同步，用于不同的采樣速率)的I2S相比，這使AC鏈路具有較低管腳數(shù)。AC’97亦可承載控制數(shù)據(jù)，這可避免需要單獨的控制總線管腳和線路。
為簡化說明，以下描述將把音頻編碼解碼器和應用處理器之間的鏈路稱為AC鏈路，但應理解可以使用替選的鏈路。這包括新興移動行業(yè)處理器接口(MIPI)低速多鏈路(LML)標準。如果不使用AC鏈路，則附加的控制鏈路8可能是必要的，因為許多其它鏈路通常將僅承載數(shù)據(jù)而不承載控制信息。
而且為清楚地說明架構和信號流，在以下將與各種音頻數(shù)據(jù)鏈路關聯(lián)的時鐘線從系統(tǒng)圖中省略，如大多數(shù)控制鏈路5和50以及8。
再次參考圖1，音頻編碼解碼器9適合于處理實時低帶寬音頻或語音呼叫以及來自諸如立體聲MP3音樂回放的應用的、容許等待時間但高帶寬、高質量或采樣速率的音頻兩者。這種“雙功能”編碼解碼器9包括語音優(yōu)化電路9a，用于處理到通信處理器3或來自通信處理器3的語音音頻數(shù)據(jù)，包括單聲道DAC和ADC；高保真或音樂優(yōu)化電路9b，用于處理到應用處理器4或來自應用處理器4的較高采樣速率、高分辨率音頻數(shù)據(jù)，包括立體聲DAC和ADC，模擬混合和放大器電路；以及(模擬)鏈路9c，位于兩個編碼解碼器電路9a和9c之間，典型地處于模擬域。編碼解碼器9可以集成為單個電路而不是兩個單獨的電路，或者可以不集成為單個電路。
圖3a示出修改的系統(tǒng)架構，包括無線耳機或頭戴耳機能力，這是日益流行的需求。典型地，這是使用BluetoothTM芯片組來實現(xiàn)的，但在此更一般地稱為無線編碼解碼器11?？商孢x地，可使用其它無線技術，如Wi-Fi(IEEE802.11空中接口協(xié)議組，包括a、b和g)。無線編碼解碼器11有利地耦合到通信處理器3和音頻或本地編碼解碼器9之間的PCM總線6。這為從通信處理器3到無線編碼解碼器11的語音呼叫提供了低等待時間路徑。另外，諸如藍牙編碼解碼器的無線編碼解碼器典型地已經包括PCM接口，使得可以采用傳統(tǒng)設備或電路。這允許共享同一接口，同時避免了需要額外增加和/或改變軟件的額外管腳和/或專用接口，并因此減小了設計成本和投入市場的時間。
應用處理器4可通過諸如內部系統(tǒng)UART或USB鏈路的串行總線50(如果可用)將音頻數(shù)據(jù)傳遞到無線編碼解碼器，然而，該音頻數(shù)據(jù)典型地在PCM總線6上經由段6a傳遞。這可如圖3a所示實現(xiàn)，其中應用處理器4結合了PCM接口。
該類型的音頻架構可提供給音頻匯集設備，如智能電話。如以上所示，智能電話典型地提供蜂窩無線通信或電話功能性以及PDA型功能性兩者，包括播放音頻(例如高保真音樂)文件、口述注釋、語音命令和其它基于音頻的應用。這樣的設備從共享板上設備的意義上是日益集中的，如存儲器存儲例如用于通過音樂播放器應用回放的MP3文件和用于回放給與設備的電話功能對接的呼叫者的傳出消息(OGM)兩者。
更詳細地參考圖3a，該音頻系統(tǒng)架構包括音頻(PCM)總線6，其互連若干電路，包括負責智能電話的蜂窩無線功能性的通信處理器3，負責智能電話的本地無線組網功能性(例如藍牙)的無線編碼解碼器11，負責智能電話的PDA功能性如播放來自存儲器2的音頻文件以及提供日記和聯(lián)系功能的應用處理器4，以及負責將模擬音頻信號提供到智能電話的聲音換能器(例如揚聲器和/或耳機10)的音頻編碼解碼器9。無線編碼解碼器11與無線頭戴耳機12無線接口，該無線頭戴耳機可包括耳機揚聲器和/或語音麥克風。
在聽取存儲在存儲器(可能放置在盤驅動器中)中的音樂的工作或“應用”模式下，高保真音樂典型地通過數(shù)據(jù)鏈路7(例如I2S或AC97 AC鏈路)直接從應用處理器4(已從存儲器2中檢索到它們)傳遞到音頻編碼解碼器9，以便在設備的揚聲器10或耳機上回放-這由圖3b中的音頻信號路徑21來指示。在如此配置的智能電話中，該音樂亦可在無線(例如藍牙)頭戴耳機12上回放。這需要應用處理器4將音樂信號傳遞到無線編碼解碼器11，并且這可通過利用共享PCM總線6來進行，如圖3b中的虛線所示。使用PCM總線6，與UART總線50相比，(其中后者的選項由無線編碼解碼器11和應用處理器4兩者支持)，避免了在應用處理器4以及無線編碼解碼器(例如BT芯片組)11兩者中都需要專門的配置(profile)，而專門的配置相當?shù)卦黾恿嗽O計上的人力、成本以及整合系統(tǒng)所花費的時間。
在另一個應用(見圖3c)中，為聽取傳入語音呼叫，來自通信處理器3的音頻信號(例如呼叫者的語音)通過使用PCM總線6傳遞到語音編碼解碼器9以便在揚聲器10或耳機上播放，如信號流線23所示。通過使用PCM或共享音頻總線6將這些音頻信號傳遞到無線編碼解碼器11，這些音頻信號亦可在藍牙頭戴耳機12上播放，如圖3c中的虛線24所示。
智能電話設備的用戶日益希望同時利用多個應用或任務。然而將看到，以上所述的兩種無線頭戴耳機應用都不能同時執(zhí)行，因為通信處理器和應用處理器不能同時都使用共享總線6。這樣，盡管用戶可能希望聽取傳入語音呼叫，并且在同時使音樂仍在后臺播放，當利用無線頭戴耳機時，這對于所述的總線架構是不可能的。實際上即使將所述設備的揚聲器/耳機10用于語音呼叫并且將無線頭戴耳機用于音頻回放也是不可能的，因為這將仍需要兩個應用(線23和線22)同時使用總線6。對該問題、且更一般地同時利用多個應用的問題的可能解決方案是將附加的總線結合到智能電話或類似的設備中，然而這既昂貴，又與將這些設備的部件小型化的總體目標背道而馳。
圖4a示出具有根據(jù)一個實施例的另一修改設置并且允許兩個不同應用同時使用音頻總線的音頻總線架構。以上所述的通信處理器、音頻編碼解碼器、應用處理器、存儲器和語音編碼解碼器電路是相同或相似的，并且在此與前圖相同地引用。這為本地或音頻編碼解碼器9提供了與無線編碼解碼器11相同的“用戶體驗”，同時都使設計上的人力(集成)和成本(包括投入市場的時間)最小。
然而，音頻(PCM)總線36包括通行裝置(pass device)或電路37，其在總線的一個工作模式中將總線分成兩個部分36x和36y，如所示。在另一個模式中，通行裝置37對于包括36x和36y的總線36上的信號是透明的，使得該總線有效地成為一體。通行電路37位于到總線36的應用處理器4和音頻編碼解碼器9連接之間，使得總線的第一部分36x包括到無線編碼解碼器11和應用處理器4的連接，而另一個部分36y包括到通信處理器3和音頻編碼解碼器9的連接。
通行裝置37優(yōu)選地是無源器件，如電阻器。這使實現(xiàn)容易且成本降低。然而，可替選地，可以使用有源電路或器件如晶體管開關以便在如下更詳細描述的兩種總線工作模式之間切換。這樣的開關可以由應用處理器4來控制，并且提供了PCM總線的兩個部分36x和36y使得PCM信號之間的較好隔離。
PCM總線通常亦將包括時鐘線，用于位時鐘CLK和幀時鐘FS，例如如圖2a和圖5a中所示。這些亦可包括如圖5e所示的通行裝置，以允許通行裝置37clk的任一側上的單獨時鐘域，然而這對于該實施例并不是必要的。簡單的雙模式PCM總線因此可包括如圖5b所示的三個線路。數(shù)據(jù)線路包括通行裝置37；然而所述兩個時鐘線路不在該實施例中。雙工或并行雙模式總線可包括更多的數(shù)據(jù)線路和通行裝置，如圖5c和5d所示。為簡單起見，僅數(shù)據(jù)線路將在以下的大多數(shù)圖中示出，并且為簡單起見描述串行數(shù)據(jù)總線而不是并行數(shù)據(jù)總線；然而技術人員將理解，可進行各種修改，包括使用并行數(shù)據(jù)總線以及時鐘和/或控制總線的各種配置。
具有作為通行電路37的簡單電阻器的架構的工作參照圖4、6和7來描述。
劃分總線模式下的總線工作可通過首先考慮沒有總線36的電阻器時的工作以及更詳細地考慮分別在所附連的或相應的電路3、4、9和11上的總線接口103、104、109和111來說明。圖6a示出類似于圖3a的系統(tǒng)，其沒有通行裝置37，但包括無線編碼解碼器11、應用處理器4、通信處理器3和音頻編碼解碼器9。它們由單線總線36連接，如圖6a所示。
通信處理器3包括驅動線路36的雙向、三態(tài)緩沖器或總線接口103。雙向三態(tài)緩沖器103的所示的說明性實施包括反相器131，其將線路36上的邏輯信號耦合到處理器3的主體中的電路，以便提供具有高輸入阻抗的輸入緩沖器。對應的輸出緩沖器包括反相器132、包括器件PMOS 133和NMOS 134的另一反相器以及連接到線路36的串聯(lián)開關135。PMOS 133和NMOS 134的源極分別連接到正邏輯供電Vdd和負邏輯供電Vss(公用的地)。當開關135閉合時，在使能信號136的控制下，來自處理器3的主體的信號D1通過反相器132和133/134緩沖并且通過閉合的開關135來驅動以便在線路36上產生對應的信號，對于D1高或低，該信號分別處于等于Vdd或Vss的電壓。這在圖6b中示出。開關135通常將實施為CMOS傳輸門(transmission gate)。當開關135閉合并且輸出緩沖器處于高電壓(Vdd)邏輯模式(例如D1＝1)或低電壓(Vss)邏輯輸出模式(例如D1＝0)時，輸出緩沖器(135和133/134)的輸出阻抗是低的，典型地為100歐姆的數(shù)量級。在三態(tài)模式下，當開關135斷開時，雙向緩沖器向總線線路36呈現(xiàn)高阻抗。
緩沖器103的所示的說明性實施并不是限制性的。雙向三態(tài)緩沖器103的許多其它實施是眾所周知的。例如，開關135的功能可通過耦合在133、134的供電和公用漏極節(jié)點之間的通行晶體管或通過對133、134的柵極的適當邏輯開關來實現(xiàn)。
無線編碼解碼器11、應用處理器4和音頻編碼解碼器9包括連接到總線36的類似的相應緩沖器111、104、109。類似地，它們包括相應的串聯(lián)開關205、145和195；相應的使能信號控制206、146和196；以及相應的PMOS和NMOS反相器器件203/204、143/144和193/194。在某些情況下，這些緩沖器中的一些可僅包括緩沖器的輸入或輸出功能性，即可以是輸入或輸出緩沖器而不是雙向緩沖器。對于所有這些緩沖器采用相同或等同的邏輯供電Vdd和Vss。
通常，所述緩沖器將由適當?shù)氖鼓苄盘杹眚寗樱沟迷谌魏我粋€時間僅一個開關例如135閉合，使得在任何一個時間僅一個對應的接口或緩沖器例如103驅動線路36。總線的配置，包括到總線的各種編碼解碼器的以及處理器的緩沖器的接口的I/O模式的設置，通常將由應用處理器連同另一“控制”來編程，該“控制”需要告知其它處理器(及其緩沖器)從它們那兒需要什么。這可以通過從應用處理器到各種總線接口的直接連接來實現(xiàn)，但更典型地將通過向處理器中的寄存器發(fā)送控制字，所述寄存器又將控制到各個緩沖器的使能邏輯線。例如，該控制通信可在圖1的UART總線5上提供到通信處理器并且在圖3a的UART 50上提供到無線編碼解碼器。緩沖器大多僅在使用時被使能，因此無需專門的通信，即這種使能將在根據(jù)所選模式或應用設置數(shù)據(jù)路徑期間自動發(fā)生。包括劃分總線工作模式所需的I/O模式的該控制將在例行系統(tǒng)級編程中實現(xiàn)。
通常總線接口將被控制成一次僅其中的一個驅動總線，即除了一個以外全部處于高阻抗、三態(tài)模式。但考慮這樣的情況，即兩個開關比方說103中的135和104中的145同時閉合，使得兩個緩沖器試圖將相反極性的信號驅動到36上。
這由圖6b中的波形示出。當D1和D2兩者都低時，103和104兩者都將試圖將36拉低，即NMOS 134和144兩者都將接通，使得36將變低到連接到這些NMOS的公用負供電軌Vss。當D1和D2兩者都高時，103和104兩者都將試圖將36拉高，即PMOS 133和143兩者都將接通，使得36將變高到連接到這些PMOS的公用正供電軌Vdd。然而如果D1高而D2低，NMOS 134將試圖將36向下拉到Vss而PMOS 143將試圖將36拉高至Vdd。這具有兩種效果。首先，36上的電壓將停在Vdd和Vss之間的某個電壓。如果NMOS和PMOS具有相等的驅動強度，則該電壓將在Vdd和Vss之間的半途，但實際上驅動強度將是不同的，因此一個電壓將處于優(yōu)勢。然而由于PMOS和NMOS有限的輸出阻抗，所述電壓將停在從Vss直到Vdd的比方說正好四分之一位置，從而給出一不確定的邏輯電平，其依賴于連接到36的任何邏輯輸入的輸入邏輯閾值。第二，典型處理器的PMOS和NMOS將典型地能夠輸出幾十毫安以便以快速邊沿來驅動總線的電容。所述電流將從Vdd經由PMOS、線路36和NMOS傳遞回Vss，從而每當這些器件相互之間發(fā)生作用時，給出幾十毫安的電源電流。從系統(tǒng)功率耗散的觀點來看，這是不理想的，特別是當總線上有若干并行線路時，并且實際上在該異常模式下的持續(xù)工作會降低系統(tǒng)的可靠性。
如圖7a所示，為了允許數(shù)據(jù)同時從比方說通信處理器3到音頻編碼解碼器9以及從應用處理器4到無線編碼解碼器11傳送，將通行裝置37連接在到音頻編碼解碼器9和應用處理器4的連接之間、從通信處理器3到無線編碼解碼器11的線路36的部分中，由此將36分成兩段36x和36y。當D1和D2兩者都低時，103和104將試圖將36y和36x拉低，即NMOS134和144兩者都將接通，使得36x和36y將變低到連接到這些NMOS的公用負供電軌Vss。當D1和D2兩者都高時，103和104兩者都將試圖將36x和36y拉高，即PMOS 133和143兩者都將接通，使得36x和36y將變高到連接到這些PMOS的公用正供電軌Vdd。然而如果D1高而D2低，NMOS 134將試圖將36y向下拉到Vss而PMOS 143將試圖將36x拉高至Vdd。相應的波形在圖7b中示出。段36x和36y上的電壓將由分壓器作用來確定，其依賴于PMOS 143的導通電阻、通行裝置(電阻器)37的電阻和NMOS 134的導通電阻。如果37是比方說5千歐的電阻器并且143和134中的每個的導通電阻各為比方說100歐姆，則36x和36y上的電壓將在Vdd或Vss的2％內(即100/(100+5k+100))。邏輯噪聲裕度的這種降級是可忽略的。而且，從Vdd到Vss的電流將被限制在(Vdd-Vss)/5千歐，比方說對于3.3V邏輯供電為660μA，這與處于任何有源模式下的系統(tǒng)的其余部分相比是小的。
如果37的電阻進一步增加，則邏輯電平將更加堅實(solid)，而電源電流將更小。然而，在PCB和邏輯輸入上將存在寄生電容，并且輸出緩沖器將向總線呈現(xiàn)進一步的電容。如果每段總線的電容是比方說10pf，則5千歐的通行裝置將給出50ns的時間常數(shù)，從而給出延遲的沿和慢的上升和下降時間。對于比方說3MHz的數(shù)據(jù)速率(330ns周期，或每個半周期165ns)，這給出每165ns半周期3個時間常數(shù)；對于上升沿信號，這允許波形安全達到目標緩沖器的V輸入高電平(VIH)以上，并且對于下降沿信號，安全達到目標緩沖器的V輸入低電平(VIL)以下，因此是可以接受的。然而較高的數(shù)據(jù)速率將需要較低電阻的通行裝置，或電容的減小。該效應在圖7c的邏輯波形中示出，并且更詳細地由圖7d的波形狀示出。其示出處于最大數(shù)據(jù)轉移頻率的數(shù)據(jù)線上的波形，其中各種電阻或電容使其沿減慢。波形a是理想波形，具有可忽略的沿的降級。波形b示出可接受的降級。對于波形c，該波形僅在數(shù)據(jù)脈沖結束時剛好達到VIH或VIL，因此將裕度而言是可接受的(在實際中根據(jù)后續(xù)邏輯的建立或保持次數(shù)，可能需要某個額外的裕度來保證足夠的開關)。圖d的情況表示負載電容的通行裝置電阻過高，其中波形從未成功地達到VIH或VIL，從而使后續(xù)邏輯的判讀不可預測。
另一方面，較小的電阻值可由于通行電阻器73，以便當經由電阻器37而通過時增加總線上的邏輯波形的轉換速率。然而，這將增加功率耗散并且減小總線的兩個部分上的電壓擺動(voltage swing)。參考圖7a，考慮這樣的情況，即應用處理器4的PMOS 143在總線段36x上確立高邏輯電平，將被輸入到無線編碼解碼器11的反相器201，而音頻編碼解碼器9的PMOS 193和NMOS 194被切換以便在總線段36y上交替確立高和低邏輯電平，將被輸入到通信處理器3的反相器131。當PMOS 143和PMOS 193兩者都接通時，兩段總線都將被向上拉到Vdd，從而將堅實的邏輯信號給予兩個反相器。然而當PMOS 193關斷且NMOS 194接通以便試圖在總線段36y上確立邏輯低電平時，總線段36x和36y上的電壓將由包括PMOS143的導通電阻Ron143、開關145的導通電阻Ron145、通行裝置37的電阻Rpass、開關195的導通電阻Ron195和NMOS 194的導通電阻Ron194的分壓器來確定。為簡單起見忽略Ron145和Ron195(或將它們并入Ron143、Ron194)，如果比方說Ron143＝Ron194＝Rpass/2，則總線段36y將向下拉到Vss+(Vdd-Vss)/4且總線段36x亦將經歷到Vdd-(Vdd-Vss)/4的電壓降，從而給出37上的(Vdd-Vss)/2的高和低的電壓降。假定36y的電壓電平小于131的VIL(可預測地檢測到邏輯低輸入所需的最大輸入電壓閾值)，且36x上的電壓電平高于201的VIH(可預測地檢測到邏輯高輸入所需的最小輸入電壓閾值)，則可以獲得適當?shù)牟僮?。然而典型地將需要某個額外的電壓裕度來給出某個噪聲裕度，以便允許額外的噪聲源。而且，需要針對接收和發(fā)射驅動器的所有組合以及高和低電平的所有組合來重復上述計算，并且上述計算亦需要慮及制造容差對特別是MOS開關的導通電阻的影響。如果Rpass進一步降低，則競爭期間的邏輯電平將進一步降級，直到最終不再可安全地達到VIH或VIL，并且輸入反相器對電壓的判讀將變得不可預測。而且，在競爭期間從Vdd到Vss的電流是(Vdd-Vss)/(Ron143+Rpass+Ron194)，并且將隨著Rpass降低而增加。對于所述兩段上的不相關的數(shù)字信號，在一個方向上或另一個方向上將有一半時間的競爭，因此該競爭電流是有意義的。而且如果電壓電平在中間軌電壓(mid-rail)左右徘徊，則附連于總線的輸入反相器亦將例如，電阻性通行電路可由連接到每個總線部分的簡單電阻器或集成電路版本中的基于MOS的電阻器來實現(xiàn)。
使用電阻器作為通行裝置37是最簡單且最便宜的解決方案。然而如果需要高數(shù)據(jù)速率，或高電容是不可避免的，或甚至需要較低的功率，則有源通行裝置可能是優(yōu)選的。圖8a、8b和8c是使用有源器件(例如三態(tài)緩沖器、傳輸門或晶體管開關)的通行電路37的三個示例性的實施。在每種情況下，通行電路37將具有一個或多個附加的控制端子。它們將由應用處理器驅動，直接地或可能通過某個膠粘邏輯(glue logic)。為簡單起見，通行電路37內的器件上這些控制端子未在圖中明確示出；然而技術人員將理解如何實現(xiàn)對這些有源器件的控制。
圖8a示出包括兩個三態(tài)緩沖器B1和B2的通行裝置37，所述緩沖器例如由來自應用處理器4的信號X和Y單獨切換。關聯(lián)狀態(tài)表示出了不同的可用狀態(tài)。連接A和B耦合到總線36的相應部分(36x和36y)。當X＝Y＝0時，B1和B2都處于三態(tài)狀態(tài)，使得總體的通行裝置37將兩個總線部分36x和36y有效地分開以便它們單獨工作，從而使每個總線部分使得信號彼此隔離。如果X高而Y低，三態(tài)緩沖器之一B1“接通”，由此從一個總線部分36x到另一個部分36y提供傳導路徑，從而有效地將總線部分36x和36y結合成單個總線36。類似地，如果Y高而X低，三態(tài)緩沖器之一B2“接通”，由此從一個總線部分36y到另一個部分36x提供傳導路徑，從而有效地將總線部分36x和36y結合成單個總線36。這樣的設置在同一時間只允許信號在一個方向上行進，即該設置采用了非雙工信號路徑，具有用于每個信號流量方向的單獨總線的PCM總線就是這樣。注意X和Y都高是不允許的，因為該對交叉耦合的緩沖器然后將鎖定成狀態(tài)A＝B＝1或A＝B＝0。三態(tài)緩沖器B1和B2類似于已經針對元件103描述的緩沖器，但由于是單向的，它們不需要反相器131。
圖8b示出將通行裝置37實施為傳輸門，其具有由控制信號X和其反相信號驅動的NMOS和PMOS。如果X低，則兩個段36x和36y隔離。如果X高則兩個段相連。
圖8c示出利用電阻器和切換式三態(tài)緩沖器的替選設置。這以來自于以上所述的單電阻器實施的方式起作用，但另外包括三態(tài)緩沖器以便提升一個方向上的傳導性，例如36y呈現(xiàn)過多的電容以至于不能通過(具有受所需功率耗散限制的高值的)電阻器來驅動但36x呈現(xiàn)足夠低的電容以便通過電阻器從36y以可接受的快速來驅動的情況。
因此將理解，利用通行電路37，可在通信處理器3和音頻編碼解碼器9之間以及無線編碼解碼器11和應用處理器4之間同時進行單獨的通信。這是因為當共享音頻總線36的兩個部分36x和36y同時使用時，通行電路37用來隔離兩個總線部分，從而基本上抑制了可能在兩個部分之間傳遞的任何電流，至少達到各種電路(3、4、9、11)的總線接口(103、104、109、111)可將其“濾”出的程度。然而在其它系統(tǒng)工作模式下，通行電路37表現(xiàn)為對總線上的信號是透明的，使得數(shù)據(jù)可“越過”或“通過”通行裝置37傳遞于通信處理器3到例如無線編碼解碼器11之間，假定共享第二總線段的應用處理器4輸出104是三態(tài)的，以避免它阻礙經由通行裝置而通過的信號。
因此通過使用無源或適當控制的有源通行電路37，連同對總線接口的適當控制，總線可以以單模式或雙模式工作。這又允許不同的應用或功能共享音頻總線，從而通過使用這種類型的音頻總線架構而增加了音頻匯集設備的可能功能性，或這種功能性的至少有效的實施。換句話說，音頻總線36的該“雙模式”能力提供了附加的系統(tǒng)工作模式，而無需對任何部件進行大的修改。這樣，使得改善了設備內的功能性，而無需附加的硬件如附加的音頻總線和修改的芯片來實現(xiàn)所述的電路。(如以下所概括的，可能需要對一些現(xiàn)有標準音頻編碼解碼器的小修改以允許一些附加的信號路徑并因此允許附加的功能性，但處理器和無線編碼解碼器不需要改變)。此外，不需要附加的驅動軟件來實現(xiàn)該架構，因為所使用的接口或總線協(xié)議(例如PCM)未改變。此外，控制總線接口來實現(xiàn)總線的雙模式或單模式在使用該總線的應用的用途中是固有的。所需的唯一附加軟件涉及應用本身，這與利用雙模式音頻總線設置形成對照。這減小了與實現(xiàn)該附加功能性關聯(lián)的集成復雜性。
再次參考圖4a，通信處理器電路3與無線電電路(圖1中的1)接口，所述無線電電路與蜂窩(例如GSM、GPRS、3G)基站通信以便為該設備提供電話功能性。此類型的各種電路3是本領域的技術人員所公知的，但一個實例包括Intel PXA800x GSM/GPRS通信處理器。通信處理器3包括音頻信號接口，用于連接到音頻信號總線36。該總線36典型地實施為PCM總線以確保與傳統(tǒng)芯片組的最大互操作性并且使等待時間最小，但可利用公知的任何適合協(xié)議。
無線編碼解碼器電路11提供到智能電話本地的其它無線設備(例如頭戴耳機12和筆記本計算機以及其它遠距離設備)的接口(空中接口)，并且還結合了音頻信號接口(例如PCM)或連接以便與音頻信號總線36互連。如公知的，無線編碼解碼器11使用無線電電路(未示出)，該無線電電路與諸如無線頭戴耳機的其它設備無線互連。可使用各種空中接口技術，包括藍牙和Wi-Fi(IEEE802.11)(或Wi-MAX IEEEE802.16)，然而典型地藍牙將用于將音頻無線信號傳輸?shù)綗o線頭戴耳機以便使功耗最小，減小硅實體或尺寸，以及較低成本。適當?shù)乃{牙(或其它無線)編碼解碼器同樣是本領域的技術人員所公知的，例如Texas Instruments BRF6100、BRF6160和BRF6300(最新一代)。
應用處理器4典型地是提供各種PDA型功能的通用處理器芯片，如日歷和聯(lián)系應用以及音樂或其它音頻文件的回放。應用處理器亦典型地控制智能電話設備的屏幕，包括識別來自用戶的輸入，以及音頻輸出，這是在通過控制其本身和其它設備來實現(xiàn)用戶命令的意義上而言。處理器4耦合到設備存儲器2，其存儲日歷和聯(lián)系數(shù)據(jù)以及音樂(例如MP3)和視頻(MPEG4)文件。另外，該電路4具有與音頻總線36的連接或(PCM)接口。具有PCM接口的應用處理器電路4的實例是Intel的PXA27x應用處理器。沒有PCM接口的更通用的處理器可用在以下公開的一些實施例中。
音頻編碼解碼器9所需的功能性將根據(jù)系統(tǒng)所需的應用范圍而變化。它可包含用于經由PCM總線通信的PCM接口，用于將數(shù)字音頻信號轉換成適合于在設備的揚聲器/耳機10上播放的模擬音頻信號的DAC，以及轉換來自麥克風的信號的ADC。它可包括到諸如I2S或Intel AC(例如AC’97)的數(shù)據(jù)鏈路的單獨接口，用于與應用處理器通信。它也可包含各種數(shù)字或模擬混合器以及可編程增益級或乘法器，用于根據(jù)需要將各種信號混合在一起。所述編碼解碼器亦可提供對音頻信號的某種數(shù)字或模擬濾波或其它調整。
依賴于應用或模式以及信號源，到達或從音頻編碼解碼器發(fā)送的數(shù)據(jù)可處于各種采樣速率和字長。從應用處理器4接收的數(shù)字音頻數(shù)據(jù)典型地具有比來自通信處理器3的數(shù)據(jù)高的多的質量(例如高保真)，后者典型地僅僅是用于語音應用的13位字通道的單聲道8kbs(或者高至用于寬帶語音的14位字的單聲道16kbs)，而前者典型地是用于音頻應用的每通道16位字的雙聲道或立體聲44.1/22.05/11.025ksps。通常，對于單聲道或立體聲操作，編碼解碼器9將需要處于各種位寬和采樣頻率的數(shù)模轉換和模數(shù)轉換的能力。這可以借助連接在適當信號路徑中的各種性能的專用轉換器。然而，減少的數(shù)量的ADC和DAC將是夠用的，其根據(jù)需要連接到各種信號路徑中，并且可配置成以較低分辨率工作，或僅被允許利用適當?shù)臄?shù)字處理、以較高分辨率或采樣速率來轉換以便在必要時進行補償。如果使用減少的轉換器，硅面積得以節(jié)省。
通常，除了用于對接數(shù)字數(shù)據(jù)和外部輸入和輸出換能器或其它模擬信號源或匯的DAC和ADC的基本功能以外，音頻編碼解碼器的要求還包括以可配置的方式將信號傳送到其PCM和AC鏈路接口并且從那里傳送信號，可能還有在模擬或數(shù)字域中混合和縮放這樣的信號或采樣速率轉換。
舉例來說，圖9a示出根據(jù)一個實施例的音頻編碼解碼器內的部件和連接。其包括DAC 13，可連接以便轉換經由PCM接口40接收的數(shù)據(jù)(例如電話語音)；以及DAC 14，可連接以便轉換經由I2S或AC’97接口41接收的數(shù)據(jù)(例如高保真音樂)。DAC輸出模擬音頻信號由模擬混合器15混合，并且可經由連接47輸出到揚聲器，直接地或者經由芯片上或芯片外功率放大器?？商孢x地或附加地，DAC輸出模擬音頻信號可由模擬混合器15a混合并饋送到模數(shù)轉換器(ADC)16。數(shù)字化的混合音頻信號(例如音樂回放和電話語音)然后可經由AC或I2S接口41傳送回例如應用處理器，應用處理器然后可將該混合信號傳送到無線編碼解碼器，以便用戶可聽取來自PCM接口的語音呼叫與來自如圖4b所示的傳入AC接口的背景音樂。音頻編碼解碼器內的音頻信號路徑在圖9a中以黑體示出。
音頻編碼解碼器通常包含若干ADC和DAC以及其它可能的信號路徑。例如，ADC輸出可以經由鏈路49在PCM總線上輸出，以便由例如通信處理器用于傳出的呼叫。還示出了模擬輸入42，其表示來自比方說FM收音機或其它模擬信號源或換能器的輸入，被提供為到模擬混合器15和15a的另一個輸入。
編碼解碼器9亦可包括數(shù)字加法器和乘法器以及開關矩陣，以便將各種板上部件切換到不同的配置以實現(xiàn)不同的音頻功能。這樣，數(shù)字專用信號路徑如所示的45和49可以實施在兩個數(shù)字音頻總線接口40和41之間。該數(shù)字專用的信號路徑不包括DAC和ADC，也不包括其它模擬處理元件或部件。這避免了由于從模擬轉換成數(shù)字并且再次轉換回數(shù)字而造成的音頻信號的任何降級(例如，附加的熱噪聲、失真、來自其它周圍信號的串擾)。也允許DAC、混合器和ADC斷電以便省電。(數(shù)字路徑將消耗比它所替換的模擬路徑低的多的功率)。
在兩個數(shù)字音頻總線接口使用相同的采樣速率和數(shù)字格式的其最簡單的形式中，數(shù)字音頻數(shù)據(jù)僅從一個接口傳遞到另一個接口。在實際中，對信號的某種簡單操縱或重新定時可能是必要的，包括某種臨時信號存儲，如FIFO。數(shù)字專用的信號路徑亦可包括數(shù)字格式轉換功能，其中兩個數(shù)字音頻總線接口使用不同的數(shù)字格式，例如PCM和AC。這可涉及簡單的操作，如在輸入和輸出數(shù)據(jù)速率不同時重復或省略采樣，或者位填充，或者顛倒位順序，或甚至串行到并行的轉換，對本領域的技術人員都是公知的。
一些實施例可包括數(shù)字信號處理，例如音量控制(volume control)、數(shù)字濾波或其它信號的混合，或者采樣速率轉換，包括信號的數(shù)字加法和乘法。這可以通過使用標準或定制的ALU來實現(xiàn)，或者它可以是專用的硬線路邏輯，使用本領域眾所周知的技術。
對數(shù)字專用的信號路徑中的信號的這種簡單操縱或數(shù)字信號處理可通過插入路徑45或49的適當?shù)墓δ芑螂娐穳K或者其它信號路徑中的塊來執(zhí)行，如以下參照圖9c到9f所述。
音頻信號亦可通過如圖9b所示諸如的可編程增益元件43、43a、44、44a和46在這些信號流中的各個點調節(jié)。
盡管有額外的功率和所涉及的信號降級的風險，從數(shù)字到模擬并且再次回到音頻的轉換的動機是應對系統(tǒng)的不同部分中所需要的不同數(shù)據(jù)速率。通過將輸入數(shù)字采樣的數(shù)據(jù)轉換成“平滑的”連續(xù)時間模擬波形，然后再次轉換成新的采樣速率，輸入和輸出數(shù)據(jù)速率可如公知的那樣被去耦。適當?shù)钠交瑸V波可以容易地添加到DAC放大器和混合器功能上以便對模擬波形適當?shù)亍捌交薄?br> 如果數(shù)據(jù)速率相同，并且如果在一些信號路徑中不需要混合功能，這些轉換可以被旁路，例如如所示經由僅數(shù)字的路徑45，并且數(shù)字數(shù)據(jù)可從一個數(shù)字音頻接口40傳送到另一個數(shù)字音頻接口41。如以上所示，這將需要利用某種重新格式化和重新定時以便根據(jù)出站傳出總線協(xié)議(AC)和傳輸時序來轉換輸入，其中這不同于入站傳入總線協(xié)議(PCM)。
為實現(xiàn)縮放和混合功能，接收自PCM總線接口40(例如語音呼叫)和AC總線接口41(例如MP3音樂流)的數(shù)字音頻信號可在數(shù)字域中相乘和相加，如圖9c中所示。模擬混合器15a替換成數(shù)字加法器15b，而模擬放大器43a和44a替換成數(shù)字乘法器43b和44b，DAC和ADC從現(xiàn)在的數(shù)字專用信號路徑中被去除。
即使數(shù)字采樣速率不同，也存在用于所需的“采樣速率轉換”(SRC)的公知數(shù)字技術，通常包括例如使用諸如德耳塔-西格馬調制或噪聲整形轉換成很高采樣速率、低位寬的表示，然后使用適當?shù)姆纻涡盘枮V波(anti-aliasing filtering)向下轉換回所需的較低采樣速率、較高分辨率的格式，依需要作為輸出?？商孢x地，為了較低的成本但較低的音頻質量，這樣的塊可以僅僅省略或加入額外的采樣以便嘗試和匹配位速率。這些任選的塊在圖9d中以虛線示為附加的SRC元件48a和48b。這些塊之一或兩者可以以硬件實施，或者僅一個SRC可以以硬件實施，并且根據(jù)需要將其切換到所選輸入上以便降低成本。可替選地，所有數(shù)字信號操縱或處理，包括SRC，都可以由普通的ALU來承擔，其中在適當情況下將信號傳送到其中。
然而，這些技術往往很復雜并且涉及相當?shù)臄?shù)字信號處理。假定編碼解碼器已經包含用于其它目的的DAC和ADC，如按照所示出的那樣通過端口47驅動揚聲器，則混合模擬-數(shù)字解決方案提供了優(yōu)點，即其未增加顯著的額外成本或復雜性。
另外的內部路由的可能性是存在的。例如，圖9c以黑體示出經由可配置編碼解碼器9的數(shù)字專用信號路徑，該編碼解碼器具有用于混合從兩個數(shù)字音頻總線40和41接收的數(shù)字音頻信號的數(shù)字加法器15b。數(shù)字乘法器或縮放器43b和44b可用于相比于一個信號(例如增加語音呼叫音量)來調節(jié)另一個信號的幅值(例如減小背景音樂音量)。
在一些應用中，在接口40和41所呈現(xiàn)的輸入采樣速率可以彼此不同，或者與來自接口41的輸出的所需輸出采樣速率不同。例如，41處的輸入信號可以是從存儲器中的mp3文件得到的高質量信號，或者從存儲器接收的較低質量的所記錄消息，但仍處于與來自通信處理器的PCM信號不同的采樣速率。來自41的輸出在聽取mp3文件時可能需要是高質量的，而在僅僅需要將該輸出以可能的另外的壓縮方式記錄在存儲器中時，可以是低質量的。圖9d示出類似于圖9c的配置，但其包括傳入(預混合)的所接收信號之一或兩者中的采樣速率轉換功能48a和/或48b。這允許混合處于不同采樣速率的所接收的數(shù)字音頻信號。未在圖9d中示出的另外的可能性將是在兩個輸入信號是相同的采樣速率但需要輸出采樣速率不同的情況下，將SRC塊插入在混合器15b和接口41之間。
圖9e示出DAC 13和ADC 16，其串聯(lián)連接以便對來自PCM接口的信號進行采樣速率轉換，該信號然后被提供給加法器15b以便混合該信號和一個來自AC鏈路接口的信號，這個信號可能是在48b的數(shù)字采樣速率轉換之后的信號，并且在AC鏈路上(或經由路徑49a在PCM鏈路上)將所得到的數(shù)據(jù)送回。這樣，在與另一個接收的信號進行數(shù)字混合之前，通過使用模擬域對一個接收的信號進行采樣速率轉換，并且重新轉換成數(shù)字的。這避免了由于從數(shù)字到模擬并且回到數(shù)字的轉換而造成的41所接收的(可能為高質量mp3)音頻信號的任何降級，以及這些轉換的不必要的功耗，同時允許輸入到40的較低質量信號在數(shù)字混合之前被上采樣至較高的采樣速率。這可能是因為編碼解碼器的實施例不包括數(shù)字SRC硬件，或者是在芯片上ALU(如果有)已經被完全占用來執(zhí)行其它任務。依賴于實施和設計準則或目標，所述另一個接收的信號(從AC接口41示出)可以在或可以不在數(shù)字域中進行采樣速率轉換。該SRC功能可能用盡唯一的可用硬件SRC，或者可能用盡芯片上ALU的全部能力，從而需要如以上使用DAC 13和ADC 16來執(zhí)行對來自40的信號的采樣速率轉換。該信號處理路徑以黑體示出。
類似地，圖9f示出DAC 14和ADC，其串聯(lián)連接以便對來自AC鏈路的信號進行采樣速率轉換，該信號然后被提供給加法器15b以便混合該信號與可能在48a的數(shù)字采樣速率轉換之后的來自PCM接口的信號，并且在AC鏈路上(或經由路徑49a在PCM鏈路上)將所得到的數(shù)據(jù)送回。該設置避免了特別是對較高質量信號的任何不必要的數(shù)字-模擬-數(shù)字轉換，同時避免了需要將額外的SRC塊或更強大的ALU添加給該實施例，從而提供了成本有效的解決方案。該信號處理路徑以黑體示出。
各種適合的編碼解碼器是公知的，但一個實例包括WolfsonMicroeletronics的WM9713雙編碼解碼器(AC97音頻+PCM語音)?？商孢x地，可使用兩個單獨的編碼解碼器；一個用于基于PCM的語音呼叫信號，一個用于來自應用處理器的高保真音頻。
可以看出，音頻編碼解碼器的這些各種的內部配置給出了信號路由、模擬或數(shù)字采樣速率轉換、ADC或DAC功能的多種多樣的可能組合。使用這種作為大多數(shù)音頻信號所通過的中心的音頻編碼解碼器的系統(tǒng)的工作模式因此可在很大程度上由音頻編碼解碼器的配置來編程，而不是需要與系統(tǒng)中其它地方的部件關聯(lián)的額外軟件或硬件。
簡要地參考圖10a，示出編碼解碼器9具有三個數(shù)字音頻接口，已經增加了額外的PCM接口39a以便耦合到上總線部分36x。這避免了需要應用處理器4上的PCM接口。以下更詳細地描述該實施例。
盡管已將編碼解碼器9描述為可使用開關矩陣來配置，可替選地，可將具有上述設置之一的固定架構編碼解碼器用于例如專門的功能。
參照圖4b來描述操作數(shù)字音頻設備的方法，其中通過圖4a的結構來實現(xiàn)應用或功能。該圖示出如何實現(xiàn)同時音頻回放和語音呼叫接收的應用，其中存儲在存儲器2中的音頻文件和語音呼叫都在無線頭戴耳機12上播放給用戶。在該實施例中，這是通過將音頻總線分成兩個部分36x和36y來實現(xiàn)的，所述兩個部分分別具有在通信處理器3和音頻解碼器9以及應用處理器4和無線編碼解碼器11之間的總線上的單獨的通信。語音呼叫由數(shù)字音頻設備接收，并且在該實施例中，例如來自GSM呼叫的語音數(shù)據(jù)在下PCM總線部分36y上從通信處理器3傳遞到語音編碼解碼器9，如實線23所示。另外，非語音呼叫的另一個數(shù)字音頻信號由該設備接收，例如高保真音樂或音頻提示，并且該音頻數(shù)據(jù)在其AC數(shù)據(jù)總線或鏈路7上從應用處理器4傳遞到語音編碼解碼器9，如實線20所示。(在此情況下，為簡單起見，認為“所接收的”音頻數(shù)據(jù)包括這樣的情況，其中數(shù)據(jù)在先前某個時間被輸入到數(shù)字音頻設備，例如作為在蜂窩無線電鏈路上或經由比方說USB連接下載的mp3文件，或者作為從藍牙頭戴耳機記錄的消息，或甚至包括消息被存儲在只讀存儲器或在數(shù)字音頻設備的制造和組裝期間定義的情況。)兩個所接收的信號然后被混合。在該實施例中，音頻編碼解碼器9經由其PCM和AC鏈路接口接收音頻數(shù)據(jù)，并如上所述利用適當?shù)哪M或數(shù)字增益控制和混合以及模擬或數(shù)字域中的采樣速率轉換將其混合，以便產生輸出數(shù)字音頻數(shù)據(jù)或混合信號，其在AC‘97接口和鏈路7上被傳送到應用處理器4。應用處理器4然后在上PCM總線部分36x上將該數(shù)據(jù)傳遞到無線編碼解碼器11，如線25所示；并且該混合數(shù)字音頻數(shù)據(jù)或信號然后被無線地傳送到另一個設備，如頭戴耳機12。
這樣，盡管音頻數(shù)據(jù)同時承載于總線部分36x和36y上，通行裝置37保證了它們被單獨承載。如果音樂文件結束，或用戶想要停止對它的聽取，則在應用處理器輸出為三態(tài)的情況下，通信處理器3可使用兩個總線部分36x和36y重新開始語音數(shù)據(jù)直接到無線編碼解碼器的傳遞。
雙模式音頻總線允許在混合通信側(例如GSM語音呼叫)和應用側(例如MP3回放)音頻數(shù)據(jù)流時再利用現(xiàn)有的單PCM接口無線編碼解碼器。這使功耗較低、CPU開銷減少，并且新軟件開發(fā)較少。實際上在通信側不需要軟件開發(fā)，而僅對于應用側的新特征以最小的人力引入新的軟件，因為它僅控制編碼解碼器而不進行任何附加的音頻信號處理。此外，與比方說較為昂貴的雙PCM接口無線編碼解碼器和雙PCM或其它總線相比，硬件成本得以減小。
在圖4b的實施例中，音頻編碼解碼器9以典型為8kHz的無線編碼解碼器的采樣速率對混合的模擬信號重新數(shù)字化。該數(shù)據(jù)然后從應用處理器的PCM接口傳遞到無線編碼解碼器11。這通過使用直接存儲器存取(DMA)而不是使用通用軟件代碼來實現(xiàn)，以便使應用處理器4的負荷最小。DMA例程將來自應用處理器的AC鏈路FIFO緩沖器(耦合到AC數(shù)據(jù)鏈路7)的傳入數(shù)據(jù)在PCM接口無縫地傳遞到用于傳出數(shù)據(jù)的FIFO緩沖器。由于應用處理器對于應用側回放(例如MP3)已經是激活的，這種簡單的任務并不顯著地影響功耗。
盡管在該實施例中混合語音呼叫和非語音呼叫并且無線地傳送混合的數(shù)字音頻數(shù)據(jù)的應用已經使用了圖4a的劃分式總線架構，可替選地，可以使用其它數(shù)字音頻設備架構。例如，可以使用兩個單獨的總線，或者采樣附加的編碼解碼器。然而，該實施例以減小的功耗、復雜度和對現(xiàn)有部分的修改實現(xiàn)了該功能性。
在圖10a所示的替選實施例中，音頻編碼解碼器9可設置成連接到通行裝置37以上(x)和以下(y)的PCM總線36，以便將其輸出信號直接提供到無線編碼解碼器11，而不是經由應用處理器。這需要增加音頻編碼解碼器9的復雜度，但簡化了應用處理器4的要求，例如，如果去除對PCM接口的需要的話。音頻編碼解碼器的第二PCM輸出可通過以下來實現(xiàn)根據(jù)圖9a或9b中的軌跡49將ADC數(shù)字化的字傳送到PCM接口中，并且經由音頻編碼解碼器上的另一個管腳來傳送該數(shù)據(jù)，該管腳于是被連接到PCM總線的上部36x。通常將不需要額外的時鐘管腳，這是因為總線的上段和下段中的時鐘線不被通行裝置隔離，使得在音頻編碼解碼器9中僅需要額外的數(shù)據(jù)管腳而不是整個額外的PCM接口。然而，如果需要，也可以在時鐘線中具有通行裝置以便允許單獨的時鐘域，代價是產生和輸出第二組時鐘所需的額外電路和管腳。
下現(xiàn)在參考圖10b和10c來描述通過圖10a的結構所實現(xiàn)的應用的實例。
圖10b示出操作數(shù)字音頻設備以便混合和無線傳送兩個接收的數(shù)字音頻信號的方法，并且類似于圖4b，其中來自存儲器的背景音樂與所接收的語音呼叫混合。然而，使用了圖10a的三數(shù)字音頻接口音頻編碼解碼器9，其避免了需要應用處理器4上的PCM或其它音頻總線接口。信號流是類似的，只是數(shù)據(jù)經由路徑25a從音頻編碼解碼器直接行進到上PCM總線36x上，而不是通過應用處理器、經由圖4b的路徑25。
在需要從PCM總線到應用處理器芯片的輸入的情況下，該音頻由音頻編碼解碼器9檢索出并且經由I2S或AC接口7轉送給應用處理器4。以上參照圖9描述的數(shù)字專用信號路徑可用于在數(shù)字音頻總線接口之間有效地傳遞數(shù)字音頻數(shù)據(jù)或信號。
圖10c示出操作數(shù)字音頻設備的“語音口述(voice dictation)”應用或方法，其中從另一個設備所接收的無線數(shù)字音頻信號經由音頻編碼解碼器9傳送到應用處理器。在該實施例中，來自無線編碼解碼器的傳入數(shù)字化語音可能在某種壓縮(例如用于“語音口述”應用)之后被傳遞到存儲器。信號路徑26從無線編碼解碼器經由PCM總線和音頻編碼解碼器的第二PCM數(shù)據(jù)管腳流入音頻編碼解碼器，在此它被路由(并且根據(jù)需要重新定時和重新格式化)以便在AC’97總線上傳送到應用處理器。它由此被寫到存儲器(可能在應用處理器內的某種數(shù)據(jù)壓縮算法之后)。
以上實施例僅針對PCM總線中的一個數(shù)據(jù)線路描述，并且因此信號在每個總線段上、在任何一個時間僅在一個方向上傳播。然而，通常PCM總線包括兩個數(shù)據(jù)線路，從而允許數(shù)據(jù)同時在兩個方向上傳播，即雙工操作，如在圖2b中。
圖11a示出實際的雙工總線36的結構，其具有兩個通路，包括36ay和36ax的36a以及包括36bx和36by的36b，以及相應的通行裝置37a和37b，亦如圖5c所示。
現(xiàn)在參照圖11b、11c和11d來描述操作通過圖11a的結構所實現(xiàn)的數(shù)字音頻設備或數(shù)字音頻應用的方法。
由雙工總線實現(xiàn)的一個應用是雙工語音呼叫，其以類似于圖4b的應用的方式使用無線頭戴耳機來接收傳入呼叫，同時繼續(xù)聽取背景音樂，但具有使用頭戴耳機麥克風來同時發(fā)送傳出音頻消息的能力。參考圖11b，可以看出用戶的語音在第二總線的兩個部分36bx和36by(以及通行裝置37b)上經由虛線所示的路徑32直接從無線編碼解碼器11傳送到通信處理器3。然而，以類似于圖4b的方式，呼叫者的語音首先在第一總線的下部(y)36ay經由路徑23從通信處理器3傳送到音頻編碼解碼器9，在此它與經由路徑20來自存儲器2的音頻在從應用處理器4在第一總線的上(x)部36ax上經由路徑25傳送到無線編碼解碼器11之前混合。這樣，第一通行裝置37a有效地劃分了第一總線36a的總線部分36ax和36ay，而第二通行裝置37b有效地組合了第二總線36b的總線部分36bx和36by。本地編碼解碼器9當然必須被控制成使其輸出以三態(tài)到36by上，以便允許無線編碼解碼器麥克風信號通過37b到達通信處理器3。
圖11c示出另一種操作數(shù)字音頻設備的方法，其中諸如數(shù)字講述的所接收的無線數(shù)字音頻信號存儲在設備上，諸如MP3音樂的另一個數(shù)字音頻信號被無線傳送，并且諸如傳出消息的第三數(shù)字音頻信號響應于語音呼叫而傳送。該實施例使用了圖11a的架構，其中設備(例如智能電話)的用戶使用的是數(shù)字口述(DD)應用，其中來自無線頭戴耳機12的音頻數(shù)據(jù)被記錄在存儲器2中，而音樂(例如來自MP3文件)或其它音頻數(shù)據(jù)在無線頭戴耳機上回放。該系統(tǒng)配置成使設備亦可通過播放來自存儲器的先前記錄的自動應答電話或語音郵件型傳出消息(OGM)對來自通信處理器3的傳入呼叫做出響應。
用戶的語音經由路徑26a從無線編碼解碼器11傳遞到應用處理器4和存儲器2以便記錄，并且另外，音頻數(shù)據(jù)經由路徑26b從存儲器2和應用處理器4傳遞到無線編碼解碼器11以便播放給用戶。這些傳遞26a和26b發(fā)生在音頻總線36a和36b的上部36ax和36bx上。存儲在存儲器2中的傳出消息(OGM)由應用處理器4傳遞到音頻編碼解碼器9(線27a)。如果需要采樣速率轉換，則經由音頻編碼解碼器9的路徑可包括通過DAC14或ADC 16或者數(shù)字SRC 48b，如以上所討論的。不然數(shù)據(jù)可在諸如45的內部路徑上、在數(shù)字域中從AC鏈路接口傳遞到PCM接口。必要時適當重新數(shù)字化的OGM然后在PCM總線36by上從編碼解碼器9傳遞到通信處理器3(路徑27b)以便播放給呼叫者。
來自通信處理器3的遠端語音信號(示為虛線28)(例如在呼叫者端的談話或背景噪聲)被忽略。
圖11d示出類似的應用，但在此情況下第三數(shù)字音頻信號是接收的或傳入的語音呼叫消息并且被存儲或記錄在存儲器中，而不干擾正在口述和聽取音樂的用戶。傳入消息直接(經由點線旁路路徑45)或經由DAC/ADC或數(shù)字采樣速率轉換而通過音頻編碼解碼器。
圖11e示出另外的“呼叫篩選(call screening)”型應用，其中音樂或其它音頻文件(第二數(shù)字音頻信號)在無線頭戴耳機上回放給設備的用戶，并且其與諸如來自呼叫者的傳入消息(ICM)的第三數(shù)字音頻信號混合，使得用戶可決定應答該呼叫或僅記錄該傳入消息。傳入消息或語音數(shù)據(jù)在PCM總線36ay(下部)從通信處理器3發(fā)送到音頻編碼解碼器9(實線29)。該消息(ICM)可以是響應于例如來自圖6的應用的OGM的。音頻編碼解碼器在AC鏈路上將該信號傳遞到應用處理器，該應用處理器將所述傳入消息(ICM)存儲在存儲器2中，可能在壓縮該數(shù)據(jù)之后進行。
應用處理器還經由路徑20從存儲器2中檢索音頻數(shù)據(jù)(例如MP3音樂文件)，并且將該數(shù)據(jù)轉換成適合的數(shù)字音頻信號，其然后在PCM總線36ax(上部)上經由路徑25傳遞到無線編碼解碼器11。應用處理器亦可數(shù)字地混入傳入消息，使得路徑25上的信號是音樂和傳入消息兩者的混合。組合信號然后在無線頭戴耳機12上播放給用戶，使得用戶可決定是否應答該呼叫，或者僅僅將其記錄，或者完全忽略它。
來自通信處理器3的數(shù)據(jù)的采樣速率通常不同于且低于從存儲器2中檢索的高保真音頻數(shù)據(jù)。如果僅要記錄傳入消息，則音頻編碼解碼器可在AC鏈路上以原始低數(shù)據(jù)速率將該數(shù)據(jù)發(fā)送，以便由應用處理器以該低數(shù)據(jù)速率處理。這避免了由于模擬或數(shù)字采樣速率轉換而在音頻編碼解碼器中消耗功率，并且還減小了應用處理器4在其壓縮或聲碼器操作中所需的計算帶寬。然而，如果信號是要進行混合，則需要在音頻編碼解碼器中激勵向上至高保真采樣速率的采樣速率轉換，或者在應用處理器中，某種相對粗糙(但可能對通信質量的音頻來說足夠)的采樣速率轉換(例如僅重復采樣，直到被更新為止)將是必要的，從而在應用處理器4中需要額外的軟件和功耗。
通信處理器3可設置成忽略來自無線編碼解碼器11(以虛線32示出)的傳出信號(即，使近端靜音)以便防止任何近端語音(例如來自無線頭戴耳機12麥克風)在遠端被聽到(即在語音呼叫時)。通信處理器然后可設置成接受這些語音信號(32)以便于用戶應答和截取該呼叫(即，使其非靜音)，依賴于設備的配置或用戶的偏好，這可在來自存儲器的音頻文件仍在回放或未回放時進行。
顯然大量其它的應用亦可得益于音頻總線36的雙模式特性，使得來自許多其它應用(例如卡拉OK，利用第三方使用的麥克風)的音頻數(shù)據(jù)可在音頻數(shù)據(jù)總線上同時傳遞，以便例如將來自不同應用的混合音頻數(shù)據(jù)播放給用戶；特別是在無線連接上。另一個實例是FM接收機或其它向本地編碼解碼器9提供模擬信號的外部音頻源，所述模擬信號然后被數(shù)字化以便在有或沒有其它語音/音頻信號時傳遞到無線編碼解碼器11。
亦顯然這些操作數(shù)字音頻設備的數(shù)字音頻應用或方法可使用其它架構來實施，例如單獨的數(shù)字音頻和/或控制總線和/或附加的編碼解碼器。這些數(shù)字音頻應用因此并不局限于以上所述的劃分模式音頻總線架構，但可以在不同的數(shù)字音頻設備上實施。
圖12a示出雙工PCM總線配置。音頻編碼解碼器的PCM總線輸入均設置成接收雙工總線線路上的信號。沒有從應用處理器4到PCM總線36a和36b的直接連接。未示出通行元件(例如先前圖中的37、37a、37b)，并且這可通過以單一模式操作總線或使用標準總線而無需通行元件來實現(xiàn)。
在一些應用中，應用處理器4單獨處理兩種(傳入和傳出)音頻信號是有利的。AC97AC鏈路接口與帶標簽的時隙工作，包括通常分配給來自左通道或(立體聲)ADC的輸出數(shù)據(jù)的時隙和分配給右通道的時隙，如較早時參照圖2。因此傳入信號可數(shù)字地傳送以便例如近端信號在左ADC時隙上傳遞而遠端信號在右ADC時隙上傳送。這進一步擴展了可使用所描述的共享PCM音頻總線架構實現(xiàn)的音頻應用-進一步的實例在以下給出。
圖12b示出操作數(shù)字音頻設備的方法，用于利用另一個設備(呼叫者)并且利用無線的其它設備來傳送雙工語音呼叫，以及同時獨立地記錄該雙工呼叫的每一半。音頻編碼解碼器9同時向應用處理器4遞送近端音頻(例如在PCM接口36b上從用戶通道耳機12到通信處理器3的語音)和遠端音頻(例如在PCM接口36a上從呼叫者/通信處理器3到無線編碼解碼器11和用戶通道耳機12的語音)兩者。近端信號路徑標記為51，遠端信號路徑標記為52。
通過將語音呼叫的兩個語音流(近端和遠端或發(fā)射和接收)提供到應用處理器4，實現(xiàn)了新的音頻應用或功能性。例如，這允許通過應用處理器將語音呼叫(呼叫者和用戶語音兩者)記錄到存儲器2中。這可不必實施通過通信處理器3的兩個通道的混合以及該混合信號在串行接口(例如圖1的UART 5)上到應用處理器4的傳遞來實現(xiàn)。這又意味著不需要專門的通信處理器驅動來實現(xiàn)該功能性，且該語音信號的質量得以保持。此外，通信處理器3上的處理負荷大大減小，因為不再需要混合信號。
可替選地，兩種語音信號都可以在音頻編碼解碼器9中混合并且在AC鏈路上的僅一個AC通道上加以遞送。盡管這可略微降低音頻質量，但它的確解放了AC通道之一以用于其它應用。這也減少了應用處理器4的一些處理負荷，因為信號的混合是在編碼解碼器9中進行的。而且，如果需要，分離的流(近端與遠端分離)使得能夠為每個流單獨進行附加的增強處理(例如從近端信號中去除遠端信號以便提供回波去除、對于數(shù)字口述應用的近端的噪聲抑制；壓縮和存儲在存儲器中之前的增強流)。
而且，使用AC鏈路7上的兩個AC通道來將語音遞送到應用處理器4進一步允許附加的功能性，因為未混合音頻或語音通道可由應用處理器單獨使用。例如，在記錄語音呼叫(近端和遠端兩者)的同時，近端語音(來自無線通道耳機12)可單獨用于語音激勵功能，如語音激勵菜單或語音備忘錄便箋。
這參照圖12c更詳細地描述。近端信號(路徑53)使用AC鏈路7的一個時隙(路徑53a)直接傳遞，并且也在數(shù)字或模擬域中與遠端信號(路徑54)混合(53b)，并且在AC鏈路上的另一個時隙上發(fā)送(路徑55)。同樣，根據(jù)音頻編碼解碼器的內部配置的選擇，多種多樣的模擬或數(shù)字采樣速率轉換模式是可用的。
注意，剛剛在圖12b和12c中描述的特征可在有或沒有通行裝置37a和37b時實現(xiàn)，使得減少的音頻應用的組(包括例如圖3b、3c和10c的應用而不是例如圖4b、10b、11b、11c、11d、11e的應用)可在非雙模式音頻總線架構上實現(xiàn)。然而，顯然雙模式音頻總線以很少的代價允許了許多額外的功能。
圖13a示出雙工總線(36)時的PCM總線上的連接，其中音頻編碼解碼器9具有到雙模式PCM總線的雙PCM接口9a，即總共4個數(shù)據(jù)線路，總線的每部分兩個，并且其中沒有從應用處理器4到PCM總線36的PCM鏈路。這類似于圖10a的架構，但使用兩個或雙工數(shù)據(jù)總線而不是僅一個。
圖13b示出與結合圖11b所討論的應用類似的應用的信號流。信號流很相似，除了從音頻編碼解碼器(25)到無線頭戴耳機的輸出現(xiàn)在通過PCM總線(36ax)直接從音頻編碼解碼器9傳遞而不是經由AC鏈路7和應用處理器4進行以外。
圖13c示出與結合圖11b所討論的應用類似的應用的信號流。信號流很相似，除了從音頻編碼解碼器(26d)到無線頭戴耳機的輸出現(xiàn)在在PCM(36bx)總線上直接從音頻編碼解碼器9傳遞而不是經由AC鏈路7和應用處理器4進行以外。類似地，來自無線頭戴耳機12的信號流(26c)在PCM總線(36ax)上直接傳遞到音頻編碼解碼器9。這樣，三個信號流在音頻編碼解碼器9和應用處理器4之間傳遞，然而它們可以全部容納在單個AC總線上，其如先前所述包括使用時分隙的多通道能力。在該應用中使用三個這樣的時隙或AC通道，其中的每一個分別映射到PCM接口之一上的傳入和傳出PCM通道，以及另一個PCM接口上的傳入通道上。
圖13d示出與結合圖11d所討論的應用類似的應用的信號流。信號流很相似，除了從音頻編碼解碼器到無線頭戴耳機(26d)的輸出現(xiàn)在在PCM總線上直接從音頻編碼解碼器傳遞而不是經由AC鏈路和應用處理器進行；并且從無線編碼解碼器11到音頻編碼解碼器9的信號流動(26c)直接通過PCM總線36ax傳遞到該音頻編碼解碼器而不是通過應用處理器4。
圖13e示出與結合圖11e所討論的應用類似的應用的信號流。信號流很相似，除了從音頻編碼解碼器到無線頭戴耳機(25)的輸出現(xiàn)在在PCM總線上直接從音頻編碼解碼器傳遞而不是經由AC鏈路和應用處理器進行。
技術人員將認識到，上述裝置和方法可實施為例如載體介質如盤、CD-或DVD-ROM，編程式存儲器如只讀存儲器(固件)上，或者數(shù)據(jù)載體如光或電信號載體上的處理器控制代碼。對于許多應用，本發(fā)明的實施例將實施在DSP(數(shù)字信號處理器)、ASIC(專用集成電路)或FPGA(現(xiàn)場可編程門陣列)上。這樣，所述代碼可包括常規(guī)程序代碼或微代碼，或者例如用于設置或控制ASIC或FPGA的代碼。所述代碼亦可包括用于動態(tài)配置可重配置的裝置如可重編程的邏輯門陣列的代碼。類似地，所述代碼可包括用于硬件描述語言如VerilogTM或VHDL(甚高速集成電路硬件描述語言)及其模擬擴展的代碼。技術人員將理解，所述代碼可分布在彼此通信的多個耦合的部件之間。在適當時，所述實施例亦可使用在現(xiàn)場可(重)編程模擬陣列或類似器件上運行以便配置模擬硬件的代碼來實施。
技術人員亦將理解，總體上根據(jù)以上教導，各種實施例和針對它們描述的特定特征可與其它實施例或其專門描述的特征自由組合。技術人員亦將認識到，可在所附權利要求的范圍內對所描述的特定實例進行各種變化和修改。
權利要求
1.一種數(shù)字總線電路，包括總線導體，具有各自連接到通行電路的兩個部分，每個總線部分連接到用于相應電路的兩個總線接口；所述總線接口中的至少三個總線接口包括具有三態(tài)模式和一個或多個邏輯輸出模式的三態(tài)輸出緩沖器；其中在單總線模式中，所述三態(tài)輸出緩沖器被設置為使得所述輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，而所述通行電路被設置用以基本上耦合所述總線部分；以及其中在雙總線模式中，所述三態(tài)輸出緩沖器被設置為使得連接到每個總線部分的所述輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，以及其中所述通行電路被設置用以基本上隔離所述總線部分。
2.根據(jù)權利要求1所述的數(shù)字總線電路，其中所述輸出緩沖器各自具有輸出阻抗，以及其中所述通行電路被設置為具有高于所述輸出緩沖器阻抗的阻抗，而且使得當所述總線部分之一上的所述輸出緩沖器之一在高電壓邏輯輸出模式中、而另一所述總線部分上的另一所述輸出緩沖器在低電壓邏輯輸出模式中時，所述通行電路之上的電壓降大于與所述相應輸出緩沖器的所述高電壓邏輯輸出模式和所述低電壓邏輯輸出模式相對應的電壓之間電壓差的一半。
3.根據(jù)權利要求2所述的數(shù)字總線電路，其中所述輸出緩沖器的輸出阻抗小于所述通行電路的阻抗的15％。
4.根據(jù)權利要求1至3中任一權利要求所述的數(shù)字總線電路，其中所述通行電路是電阻器。
5.根據(jù)權利要求1至3中任一權利要求所述的數(shù)字總線電路，其中所述通行電路是在高阻抗模式與低阻抗模式之間可切換的有源電路。
6.根據(jù)權利要求1至3中任一權利要求所述的數(shù)字總線電路，具有第二總線導體、第二通行電路以及關聯(lián)的第二總線接口從而設置用以實施雙工數(shù)字總線。
7.根據(jù)權利要求1至3中任一權利要求所述的數(shù)字總線電路，其中耦合到所述總線部分中第一總線部分的所述兩個總線接口被分別耦合到用于處理數(shù)字語音呼叫的通信處理器和用于將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器，以及耦合到所述總線部分中第二總線部分的所述總線接口之一被耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器。
8.根據(jù)權利要求7所述的數(shù)字總線電路，其中耦合到所述第二總線部分的另一所述總線接口被耦合到用于處理數(shù)字音頻信號的應用處理器。
9.根據(jù)權利要求7所述的數(shù)字總線電路，其中耦合到所述第二總線部分的另一所述總線接口被耦合到所述音頻編碼解碼器。
10.一種數(shù)字音頻設備，包括根據(jù)權利要求1至3中任一權利要求所述的數(shù)字總線電路。
11.根據(jù)權利要求10所述的數(shù)字音頻設備，其中所述音頻編碼解碼器通過單獨數(shù)字總線電路來耦合到用于處理數(shù)字音頻信號的應用處理器。
12.根據(jù)權利要求11所述的數(shù)字音頻設備，其中所述第一數(shù)字總線電路被設置用以在使用中根據(jù)脈沖代碼調制(PCM)協(xié)議進行操作，以及其中在所述音頻編碼解碼器與所述應用處理器之間的第二單獨數(shù)字總線電路在使用中被設置用以根據(jù)音頻編碼解碼(AC)協(xié)議進行操作。
13.一種對包括總線導體的數(shù)字總線電路進行操作的方法，所述總線導體具有連接到通行電路的兩個部分，每個總線部分連接到用于相應電路的兩個總線接口，所述總線接口中的至少三個總線接口包括具有三態(tài)模式和一個或多個邏輯輸出模式的三態(tài)輸出緩沖器；所述方法包括將所述輸出緩沖器之一切換到邏輯輸出模式，以及將另一所述輸出緩沖器保持于三態(tài)模式中以便提供單總線模式，在所述單總線模式中，一個總線部分上的信號基本上耦合到另一總線部分；將連接到每個總線部分的所述輸出緩沖器之一切換到邏輯輸出模式，以及將另一所述輸出緩沖器保持于三態(tài)模式中以便提供雙總線模式，在所述雙總線模式中，一個總線部分上的信號基本上與另一總線部分相隔離。
14.根據(jù)權利要求13所述的方法，其中所述輸出緩沖器各自具有輸出阻抗，以及其中所述通行電路被設置為具有高于所述輸出緩沖器阻抗的阻抗，而且使得當所述總線部分之一上的所述輸出緩沖器之一在高電壓邏輯輸出模式中、而所述另一所述總線部分上的另一所述輸出緩沖器在低電壓邏輯輸出模式中時，所述通行電路之上的電壓降大于與所述相應輸出緩沖器的所述高電壓邏輯輸出模式和所述低電壓邏輯輸出模式相對應的電壓之間電壓差的一半。
15.根據(jù)權利要求13或14所述的方法，其中所述通行電路是在高阻抗模式與低阻抗模式之間可切換的有源電路，以及其中所述通行電路在切換于所述單總線模式與所述雙總線模式之間時在所述低阻抗模式與所述高阻抗模式之間切換。
16.根據(jù)權利要求13或14所述的方法，其中耦合到所述總線部分中第一總線部分的所述兩個總線接口被分別耦合到用于處理數(shù)字語音呼叫的通信處理器和用于將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器，以及耦合到所述總線部分中第二總線部分的所述總線接口之一被耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器。
17.根據(jù)權利要求13或14所述的方法，還包括在耦合到所述總線部分之一的接口與耦合到另一所述總線部分的接口之間發(fā)送數(shù)字音頻信號。
18.根據(jù)權利要求17所述的方法，其中所述數(shù)字音頻信號通過脈沖代碼調制來編碼。
19.根據(jù)權利要求13或14所述的方法，還包括在耦合到所述總線部分之一的接口之間發(fā)送數(shù)字音頻信號同時在耦合到另一所述總線部分的接口之間發(fā)送數(shù)字音頻信號。
20.根據(jù)權利要求19所述的方法，其中所述數(shù)字音頻信號通過脈沖代碼調制來編碼。
21.一種數(shù)字總線電路，包括總線導體，具有連接到通行電路的兩個部分；第一總線部分耦合到用于處理數(shù)字語音呼叫的通信處理器和用于將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器；以及第二總線部分耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器；所述數(shù)字音頻總線在使用中被設置用以在單模式與雙模式之間可切換，在所述單模式中，所述總線部分之一上的數(shù)字音頻信號通過所述通行電路耦合到另一所述總線部分，而在所述雙模式中，來自所述總線部分之一的數(shù)字音頻信號不通過所述通行電路耦合到另一所述總線部分上。
22.根據(jù)權利要求21所述的數(shù)字總線電路，其中所述第二總線部分耦合到用于處理數(shù)字音頻信號的應用處理器。
23.根據(jù)權利要求21所述的數(shù)字總線電路，其中所述第二總線部分獨立耦合到所述音頻編碼解碼器，所述音頻編碼解碼器也獨立耦合到用于處理數(shù)字音頻信號的應用處理器。
24.根據(jù)權利要求21至23中任一權利要求所述的數(shù)字總線電路，其中所述通行電路包括電阻器。
25.根據(jù)權利要求21至23中任一權利要求所述的數(shù)字總線電路，其中所述通行電路是在高阻抗模式與低阻抗模式之間可切換的有源電路。
26.根據(jù)權利要求21至23中任一權利要求所述的數(shù)字總線電路，具有第二總線導體、第二通行電路以及到所述通信處理器、音頻編碼解碼器和無線編碼解碼器的對應第二耦合從而設置用以實施雙工數(shù)字音頻總線。
27.根據(jù)權利要求21至23中任一權利要求所述的數(shù)字總線電路，其中所述通信處理器、音頻編碼解碼器和無線編碼解碼器各自通過相應總線接口耦合到相應總線部分；每個總線接口包括三態(tài)輸出緩沖器，所述三態(tài)輸出緩沖器具有高阻抗三態(tài)模式以及各自具有輸出阻抗的高電壓模式和低電壓模式；其中在單總線模式中，所述三態(tài)輸出緩沖器被設置為使得所述輸出緩沖器中的僅一個輸出緩沖器不在高阻抗三態(tài)模式中；以及其中在雙總線模式中，所述三態(tài)輸出緩沖器被設置為使得連接到每個總線部分的所述輸出緩沖器中的僅一個輸出緩沖器不在高阻抗三態(tài)模式中，以及其中所述通行電路被設置為具有阻抗，使得當所述輸出緩沖器之一在高電壓模式中而另一所述輸出緩沖器在低電壓模式中時，所述通行電路之上的電壓降大于與所述相應輸出緩沖器的所述高電壓模式和所述低電壓模式相對應的電壓之間電壓差的一半。
28.一種對包括總線電路的數(shù)字音頻設備進行操作的方法，所述總線電路具有總線導體，所述總線導體具有通過通行電路連接在一起的兩個部分，第一總線部分耦合到用于處理數(shù)字音頻呼叫的通信處理器和用于將數(shù)字音頻信號處理成模擬音頻信號的音頻編碼解碼器，而第二總線部分耦合到用于無線地發(fā)送和接收數(shù)字音頻信號的無線編碼解碼器；所述方法包括在單模式與雙模式之間切換所述數(shù)字音頻總線，在所述單模式中，所述總線部分之一上的數(shù)字音頻信號通過所述通行電路耦合到另一所述總線部分上，而在所述雙模式中，來自所述總線部分之一的數(shù)字音頻信號不通過所述通行電路耦合到另一所述總線部分上。
29.根據(jù)權利要求28所述的方法，其中所述切換步驟包括將所述通行電路從低阻抗模式切換到高阻抗模式。
30.根據(jù)權利要求28或29所述的方法，還包括在單模式中發(fā)送數(shù)字音頻信號到所述總線部分之一上。
31.根據(jù)權利要求28或29所述的方法，還包括發(fā)送數(shù)字音頻信號到所述總線部分之一上，以及同時發(fā)送數(shù)字音頻信號到另一所述總線部分上。
32.根據(jù)權利要求30所述的方法，其中所述數(shù)字音頻信號通過脈沖代碼調制來編碼。
33.根據(jù)權利要求31所述的方法，其中所述數(shù)字音頻信號通過脈沖代碼調制來編碼。
全文摘要
本發(fā)明提供一種數(shù)字總線電路，包括總線導體，具有各自連接到通行電路的兩個部分，每個總線部分連接到用于相應電路的兩個總線接口；總線接口中的至少三個總線接口包括具有三態(tài)模式和一個或多個邏輯輸出模式的三態(tài)輸出緩沖器；其中在單總線模式中，三態(tài)輸出緩沖器被設置為使得所述輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，而通行電路被設置用以基本上耦合所述總線部分；以及其中在雙總線模式中，三態(tài)輸出緩沖器被設置為使得連接到每個總線部分的輸出緩沖器中的僅一個輸出緩沖器不在三態(tài)模式中，以及其中通行電路被設置用以基本上隔離所述總線部分。
文檔編號H04M1/78GK1997057SQ20061014032
公開日2007年7月11日 申請日期2006年11月27日 優(yōu)先權日2005年11月26日
發(fā)明者大衛(wèi)·西奈 申請人:沃福森微電子股份有限公司