專利名稱：數(shù)字直放站系統(tǒng)中的光纖時延測量方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移動通信直放站領(lǐng)域，尤其涉及一種數(shù)字直放站系統(tǒng)中的光纖時延測量方法。
技術(shù)背景時分同步碼分多址(Time Division-Synchronous Code Division MultipleAccess，簡稱TD-SCDMA)技術(shù)是被國際電信聯(lián)盟(ITU)與3GPP認(rèn)可的第三代移動通信的3個主要標(biāo)準(zhǔn)之一。TD-SCDMA在ITU標(biāo)準(zhǔn)中被稱為低碼片速率(1.28MCps，1.28兆碼片/秒)時分復(fù)用計數(shù)方案。
請參閱圖1，TD-SCDMA的一個基本時間單元為無線幀，幀長為10ms，每個無線幀分成兩個5ms子幀，兩個子幀的結(jié)構(gòu)完全相同。單個子幀有7個相同時間長度常規(guī)時隙(TS0至TS6)和三種特殊時隙組成(DWPTS、GP和UPPTS)。
其中，TS0總是下行方向，TS1總是上行方向，TS2至TS6將根據(jù)實際業(yè)務(wù)需要可以動態(tài)地指定為上行方向或下行方向。DWPTS為下行方向，UPPTS為上行方向，中間則為第一個切換點GP。
如圖2所示，普通的數(shù)字光纖直放站(GSM、IS95、CDMA2000、WCDMA)都是采用頻分復(fù)用方式的，上行(接收終端MT信號發(fā)送至直放站端DT)信號和下行(接收直放站端DT信號發(fā)送至手機端MT)處于不同的頻率，直放站利用兩套處理系統(tǒng)，通過雙工器，分別完成對上行信號和下行信號的接收、放大和發(fā)送處理。
但是在TD-SCDMA系統(tǒng)中，上行信號和下行信號采用同一頻率，通過時間復(fù)用的方式區(qū)分上行和下行。如果在TD-SCDMA系統(tǒng)中使用傳統(tǒng)的直放站，直放站上行下行處理系統(tǒng)工作在同一頻率上，上下行信號將會產(chǎn)生正反饋，導(dǎo)致信號惡化，直放站將無法使用。
根據(jù)時分特性，只要實現(xiàn)在第一個切換點和第二個切換點之間只處理上行信號，在第二個切換點和下一個子幀的第一個切換點之間只處理下行信號，便可避免上下行兩套處理系統(tǒng)同時工作，實現(xiàn)對上下行信號的正常處理。
為了在TD-SCDMA數(shù)字直放站系統(tǒng)中實現(xiàn)同步，傳統(tǒng)的直放系統(tǒng)通過在近端或遠端，或兩端同時加入同步控制模塊，近端從空中或基站耦合獲得射頻信號后輸入至同步控制模塊，而同步控制模塊的輸出端則分別與數(shù)字板、功放放大模塊、低噪放大模塊，以及環(huán)行器等相連接，以此進行各模塊之間的同步控制。
在同步模塊中，通過搜索DWPTS，得到同步的時間信號，然后根據(jù)TD-SCDMA的幀結(jié)構(gòu)的時間關(guān)系，以及在數(shù)字板、變頻模塊和功放放大模塊輸出的時延(其中下行的開關(guān)控制信號到遠端環(huán)行器的時延是固定的，上行的開關(guān)控制信號到近端環(huán)行器的時延卻不是固定的，它與光纖傳輸?shù)臅r延有關(guān))產(chǎn)生不同的開關(guān)控制信號，通過開關(guān)分別控制數(shù)字板、變頻和下行功率放大模塊的輸出，從而實現(xiàn)了系統(tǒng)上下行的時分復(fù)用。
上述單獨增設(shè)幀同步控制模塊是以硬件同步方式存在的，其目的在于檢波和確定光纖傳輸時延并最終實現(xiàn)同步，這種檢波方式由于實現(xiàn)起來較為復(fù)雜，實現(xiàn)代價高，因此成本較高，需要在經(jīng)常測量光纖延時，為運營商的工程實施帶來一定的麻煩。
但是，不管是采用同步控制模塊的方式還是利用其它方法進行解幀的方式，如何精確地確定信號在近端與遠端傳輸過程中的不同階段的時延，對實現(xiàn)同步而言都是極其重要的。

發(fā)明內(nèi)容本發(fā)明的目的就是要提供一種便于實現(xiàn)、精確度高、自適應(yīng)性強、且成本較低的數(shù)字直放站系統(tǒng)中的光纖時延測量方法及電路。
本發(fā)明的目的是通過如下技術(shù)方案實現(xiàn)的該數(shù)字直放站系統(tǒng)中的光纖時延測量方法包括如下步驟a)、從近端產(chǎn)生幀頭碼并開始計時以產(chǎn)生近端延時數(shù)值，然后將幀頭碼、近端延時數(shù)值和基帶I/Q信號組成幀發(fā)送到遠端；b)、遠端將接收到的幀解幀獲取延時數(shù)值和幀頭碼后，以該幀頭碼通知遠端開始計時；遠端產(chǎn)生新的幀頭碼，并停止計時，由此產(chǎn)生遠端的延時數(shù)值；將幀頭碼連同基帶I/Q信號和遠端延時數(shù)值組幀后發(fā)送至近端；c)、近端收到從遠端返回的新幀后停止近端的計數(shù)工作，并得出近端的延時數(shù)值，近端將此延時數(shù)值與基帶I/Q信號和新的幀頭碼一起組幀發(fā)送往遠端；d)、在遠端和/或近端中根據(jù)所獲得的遠端和近端的延時數(shù)值，求其兩者之差后除以2，所得的結(jié)果作為光纖時延的具體數(shù)值進行使用。
考慮硬件延時的因素，將實際鋪設(shè)光纖長度后的光纖時延具體數(shù)值減去以光纖長度為零時求得的光纖時延具體數(shù)值，將該結(jié)果作為最終的光纖時延具體數(shù)值再進行使用。
步驟a)至步驟d)循環(huán)進行工作。
本方法在直放站的數(shù)字板的芯片中實現(xiàn)，該芯片可以為FPGA、EPLD或CPLD。
近端與遠端之間的幀數(shù)據(jù)在光纖中以串行方式傳輸。
根據(jù)上述方法實現(xiàn)的一種數(shù)字直放站系統(tǒng)中的光纖時延測量電路，包括近端電路和遠端電路，近端電路和遠端電路均分別包括組幀模塊、解幀模塊、計數(shù)器、周期幀頭產(chǎn)生模塊以及延時計算模塊，周期幀頭產(chǎn)生模塊產(chǎn)生兩路輸出，一路輸出至組幀模塊，另一路則輸出至計數(shù)器；計數(shù)器接收同端周期幀頭產(chǎn)生模塊產(chǎn)生的幀頭碼和經(jīng)解幀模塊解幀后傳來的對端的幀頭碼，近端中，計數(shù)器收到本端幀頭碼時開始計數(shù)，收到對端幀頭碼時停止計數(shù)；遠端中，計數(shù)器收到對端幀頭碼時開始計數(shù)，收到本端幀頭碼時停止計數(shù)；計數(shù)器將計數(shù)結(jié)果分兩路輸出，一路傳輸至組幀模塊，一路則傳輸至延時計算模塊；組幀模塊接受幀頭碼、經(jīng)模/數(shù)轉(zhuǎn)換后的基帶I/Q信號和計數(shù)器的輸入，完成組幀工作后輸出幀，經(jīng)直放站數(shù)字板的通信模塊與另一端進行傳輸；解幀模塊接受經(jīng)通信模塊輸入的數(shù)據(jù)并負責(zé)解幀，并將解幀后的基帶I/Q信號輸出供進行數(shù)/模轉(zhuǎn)換；把解幀后的幀頭碼發(fā)送給計數(shù)器；把解幀后的對端的延時數(shù)值傳輸至延時計算模塊；延時計算模塊接受解幀模塊、本端計數(shù)器的輸入，將近端和遠端的延時數(shù)值之差除以2得出光纖時延的具體數(shù)值，并通過其輸出端口向外輸出供同步使用。
所述延時計算模塊預(yù)設(shè)有硬件延時數(shù)值，供進一步修正光纖時延的具體數(shù)值。
近端電路與遠端電路均用數(shù)字板中的芯片實現(xiàn)，該芯片可以為FPGA、EPLD或CPLD。
與現(xiàn)有技術(shù)相比，本發(fā)明具備如下優(yōu)點1.實現(xiàn)原理簡單，可在現(xiàn)有數(shù)字直放站的固有芯片的基礎(chǔ)上加載根據(jù)本方法而實現(xiàn)的程序，不必如硬件解幀同步般獨立設(shè)置而可集成于數(shù)字板的芯片中，即可用于實現(xiàn)同步的功能。
2.只需確定近端與遠端距離為零時的硬件時延，便可利用本方法實時確定光纖在各個部分的時延，自適應(yīng)強，更適于實現(xiàn)同步。
3.芯片的規(guī)?；a(chǎn)的高效性，使本發(fā)明的技術(shù)應(yīng)用的邊際成本大大降低，從而減少運營商的設(shè)備造價。

圖1為現(xiàn)有TD-SCDMA時分復(fù)用系統(tǒng)的幀結(jié)構(gòu)示意圖；圖2為普通數(shù)字光纖直放站的原理示意圖；圖3為應(yīng)用同步控制模塊進行硬件同步的傳統(tǒng)TD-SCDMA數(shù)字直放站的原理示意圖；圖4為應(yīng)用本發(fā)明的數(shù)字直放站的原理示意圖；圖5為圖4中FPGA芯片的原理框圖；圖6為與本發(fā)明的原理示意圖；圖7為本發(fā)明結(jié)合的檢波解幀同步方法的原理示意圖；圖8為圖7所示方法的功率門限自動算法的原理示意圖；圖9為本發(fā)明應(yīng)用于直放站系統(tǒng)時，直放站系統(tǒng)中的傳輸延時示意圖；圖10為本發(fā)明應(yīng)用于直放站系統(tǒng)時的下行信號同步開關(guān)控制示意圖；圖11為本發(fā)明應(yīng)用于直放站系統(tǒng)時的上行信號同步開關(guān)控制示意圖。
具體實施方式下面結(jié)合附圖和實施例對本發(fā)明作進一步的說明請參閱圖4，可通過編程將檢波同步方法以程序的方式集成于現(xiàn)有TD-SCDMA數(shù)字直放站的數(shù)字板的FPGA芯片內(nèi)，通過裝設(shè)由本發(fā)明的方法所實現(xiàn)的系統(tǒng)(參閱圖6)，相互配合實現(xiàn)自適應(yīng)時分同步碼分多址數(shù)字光纖直放站的發(fā)明目的。
如圖4所示，一個自適應(yīng)時分同步碼分多址數(shù)字光纖直放站包括近端設(shè)備和遠端設(shè)備，近端設(shè)備包括起開關(guān)作用的濾波器、環(huán)行器、變頻模塊、數(shù)字板以及光收/發(fā)裝置，遠端設(shè)備包括數(shù)字板、變頻模塊，功放模塊、低噪聲放大模塊、環(huán)行器以及濾波器。
下行方向中，系統(tǒng)近端DT從基站耦合到部分信號后，經(jīng)濾波器濾波后再經(jīng)環(huán)行器傳輸至近端變頻模塊，近端變頻模塊將傳輸進來的信號進行下變頻處理，使其成為基帶信號，然后傳輸至近端數(shù)字板。在近端數(shù)字板中，包括有模/數(shù)轉(zhuǎn)換模塊和FPGA處理芯片，基帶信號首先在模/數(shù)轉(zhuǎn)換模塊中被轉(zhuǎn)換為數(shù)字信號后，進入FPGA進行同步處理后，再通過所述光收/發(fā)裝置轉(zhuǎn)換成光信號后經(jīng)光纖傳輸至遠端設(shè)備部分。在遠端設(shè)備部分，光收/發(fā)裝置將所接收到的基帶信號轉(zhuǎn)換成電信號的形式后傳輸至遠端數(shù)字板，遠端數(shù)字板也包括FPGA和模/數(shù)轉(zhuǎn)換器，F(xiàn)PGA先將所傳輸來的信號做同步處理后，將信號進一步傳輸給遠端模/數(shù)轉(zhuǎn)換器轉(zhuǎn)換為模擬基帶電信號，轉(zhuǎn)換后的信號進一步通過上變頻后，再通過下行功放模塊進行放大處理之后，再經(jīng)環(huán)行器及濾波器將最終處理后的信號在遠端實現(xiàn)系統(tǒng)的覆蓋。
在上行方向中，信號經(jīng)遠端MT的濾波器和環(huán)行器之后，經(jīng)過低噪聲放大模塊進行去噪聲、放大信號的處理后，再以與上述下行方向相逆的路徑傳輸至基站，從而完成信號上行的功能。
請參閱圖5，在FPGA芯片內(nèi)，包括通信和光纖時延測量模塊、基帶輸出模塊、檢波解幀同步模塊以及基帶輸入模塊，通信和光纖時延測量模塊一方面完成在光纖傳輸過程中的時間延遲的精確值的計算，并把該值直接傳輸至檢波解幀同步模塊；另一方面處理基帶I/Q信號在光纖上的傳輸，下行時，負責(zé)將下行的基帶I/Q信號傳輸至基帶輸出模塊輸出，以及輸出至檢波解幀同步模塊，上行時，負責(zé)接受由基帶輸入模塊輸入的上行基帶I/Q信號?；鶐л斎肽K接受由遠端變頻模塊傳輸來的上行基帶I/Q信號的輸入；基帶輸出模塊則負責(zé)處理下行的基帶I/Q信號向遠端變頻模塊的輸出；檢波解幀同步模塊則根據(jù)數(shù)字直放站系統(tǒng)中的光纖時延測量方法實現(xiàn)了檢波同步功能，其對外產(chǎn)生上行開關(guān)S1，下行開關(guān)S2以及下行功放模塊開關(guān)S3共三個開關(guān)信號，上行開關(guān)S1控制由基帶輸入模塊處理后的傳輸至通信和光纖時延測量模塊的上行基帶I/Q信號的通斷；下行開關(guān)S2控制由基帶輸出模塊輸出至遠端變頻模塊的下行基帶I/Q信號的通斷；下行功放模塊開關(guān)則控制下行功放模塊自身的開關(guān)狀態(tài)。
請參閱圖7，檢波解幀同步模塊包括依次電性連接的基帶檢波子模塊、消抖濾波子模塊、下行同步搜索判別子模塊、同步結(jié)果驗證模塊以及控制信號產(chǎn)生模塊，所述通信和光纖時延測量模塊的測量值直接傳輸至檢波解幀同步模塊的控制信號產(chǎn)生子模塊內(nèi)。
檢波解幀同步模塊中，由直放站處理獲得基帶I/Q信號后，進入基帶檢波子模塊，通過檢測基帶信號功率；然后進入消抖濾波子模塊以濾除信號的抖動，從而為提高后續(xù)進行判決時的正確率；繼而，濾波后的信號進入下行同搜索判別子模塊，根據(jù)下行同步碼的包絡(luò)特征進行下行同步搜索判別；判別后的信號輸出下行同步指示信號給同步結(jié)果驗證子模塊進行驗證；同步結(jié)果驗證子模塊根據(jù)驗證的結(jié)果進而輸出最終的下行同步控制信號給控制信號產(chǎn)生子模塊，控制信號產(chǎn)生子模塊根據(jù)輸入的下行同步控制信號及時隙切換點信息產(chǎn)生需要的上下行切換控制信號。詳細的步驟如下a、基帶檢波子模塊的處理a1、根據(jù)數(shù)字近端設(shè)備中下變頻輸入的基帶I/Q信號，計算基帶I/Q信號的實時功率I*I+Q*Q；a2、參閱圖8，為提高檢波的動態(tài)范圍，采用自動搜索算法進行檢波，門限默認(rèn)為最大值，等待一定時間如10ms，將a1計算結(jié)果循環(huán)與功率門限比較，并以高、低電平輸出其大于或小于兩種不同狀態(tài)的比較結(jié)果，高于門限值則輸出高電平，直接輸出門限值；低于門限值則輸出低電平，門限值相應(yīng)減1，然后循環(huán)等待10ms進行門限值比較；a3、最后將該比較結(jié)果作為基帶檢波結(jié)果。
b、消抖濾波子模塊的處理由于實際TD-SCDMA射頻信號的包絡(luò)抖動，使得其他時隙的信號包絡(luò)有可能會出現(xiàn)與下行同步碼包絡(luò)長度接近的情況，另外，下行同步碼出現(xiàn)期間內(nèi)的包絡(luò)也可能出現(xiàn)抖動，導(dǎo)致下行同步碼的長度并不是特定的長度。所以需要對輸入給本子模塊的包絡(luò)檢波信號進行消抖濾波，以平滑包絡(luò)檢波信號，提高下行同步搜索判別模塊的正確率。
c、下行同步搜索判別子模塊的處理本子模塊旨在根據(jù)下行同步碼及其兩邊的三個特定的包絡(luò)特征進行下行同步的搜索判別，找出TD-SCDMA信號的下行同步碼的位置。
實際信號由于噪聲干擾、多徑傳播等各種原因，導(dǎo)致下行同步碼包絡(luò)長度及其兩邊的零功率區(qū)時間寬度并不是嚴(yán)格的64chip、48chip及96chip，但會在一個范圍內(nèi)波動。進行下行同步搜索時將這三個區(qū)域的判決時間寬度適當(dāng)放寬，如下行同步碼下面的零功率區(qū)判決時間寬度可以是32chip～72chip，下行同步碼的包絡(luò)時間寬度判決條件是32chip～60chip，下行同步碼后面的零功率區(qū)時間寬度判決條件為大于或等于80chip。后面零功率區(qū)的判別條件可大于或等于80chip的原因是由于基站發(fā)送的下行同步碼存在一定延遲，而用戶終端發(fā)送的上行同步碼為了保持同步，會有一個發(fā)送提前量，延遲與提前量兩者疊加后可能占據(jù)96chip的零功率區(qū)，但不影響下行同步搜索判別，所以后面零功率區(qū)的判別條件可以為大于或等于80chip。
判決的時間寬度范圍不宜過寬，過寬會導(dǎo)致將不是下行同步碼的位置判決為下行同步碼。單判決條件不宜過嚴(yán)，過嚴(yán)會使得無法找到下行同步碼包絡(luò)位置。這個判決條件需要在實際環(huán)境測試中根據(jù)實際情況作出適當(dāng)?shù)奈⒄{(diào)。
經(jīng)過下行同步碼搜索判別后將會在下行同步碼結(jié)束時給出一個下行同步指示信號。
d、同步結(jié)果驗證子模塊實際信號由于噪聲干擾、多徑等各種原因，再加上TD-SCDMA信號包絡(luò)信號范圍較大，下行同步搜索判別子模塊輸出的下行同步指示信號，可能會有錯，需要經(jīng)過同步結(jié)果驗證子模塊驗證才能用以產(chǎn)生控制信號。
TD-SCDMA中，每5ms傳輸一個無線子幀，如果所有的子幀的下行同步搜索判別結(jié)果都是正確的，則給出的下行同步指示信號中每兩個相鄰的指示信號相距5ms。根據(jù)這一原理，對下行同步搜索判別子模塊輸入下行同步指示信號進行驗證，在連續(xù)的一段時間內(nèi)，如8個子幀長度以上，相鄰指示信號相距均為一個子幀長度即5ms則認(rèn)為是正確的。驗證正確后，輸出包括驗證正確標(biāo)志及輸出正確的同步控制信號在內(nèi)的驗證信號給控制信號產(chǎn)生子模塊用以產(chǎn)生控制信號。
在同步結(jié)果驗證正確后，當(dāng)由于信號的不穩(wěn)定導(dǎo)致有個別的兩個指示信號相距不為5ms時，不改變正確同步控制信號的輸出周期。但當(dāng)向來只是信號向局部為5ms出現(xiàn)的次數(shù)累計達到一個設(shè)定的門限時，認(rèn)為失去同步，需要重新進行同步結(jié)果驗證。
由此，得到了與下行信號同步的DWPTS時隙信號。
e、控制信號產(chǎn)生子模塊本子模塊首先判斷驗證信號中是否具有正確標(biāo)志，若有，根據(jù)輸入的同步控制信號、輸入的下行時隙切換點位置信息，得到準(zhǔn)確的上下行切換控制信號，具體而言，產(chǎn)生上行開關(guān)、下行開關(guān)以及下行功放模塊等的開關(guān)信號。
開關(guān)信號的控制是以每個子幀的DWPTS結(jié)束后開始計時的，按照預(yù)先設(shè)定的上下行時隙分配，決定開關(guān)時刻及開關(guān)時間長度。
數(shù)字直放站系統(tǒng)中的光纖時延測量方法的實現(xiàn)并不局限于在FPGA上編程實現(xiàn)，還可以用EPLD和CPLD等芯片代替FPGA。
圖6以原理框圖的形式揭示了本發(fā)明的方法，由本發(fā)明的方法所形成的各個功能模塊被集成于遠端和近端數(shù)字板的FPGA芯片中，其中近端和遠端進行光纖時延測量的實現(xiàn)電路基本相同，近端電路和遠端電路均分別包括組幀模塊、解幀模塊、計數(shù)器、周期幀頭產(chǎn)生模塊以及延時計算模塊。各模塊的功能為周期幀頭產(chǎn)生模塊產(chǎn)生兩路輸出，一路輸出至組幀模塊，另一路則輸出至計數(shù)器；計數(shù)器接收同端周期幀頭產(chǎn)生模塊產(chǎn)生的幀頭碼和經(jīng)解幀模塊解幀后傳來的對端的幀頭碼，近端中，計數(shù)器收到本端幀頭碼時開始計數(shù)，收到對端幀頭碼時停止計數(shù)；遠端中，計數(shù)器收到對端幀頭碼時開始計數(shù)，收到本端幀頭碼時停止計數(shù)；計數(shù)器將計數(shù)結(jié)果分兩路輸出，一路傳輸至組幀模塊，一路則傳輸至延時計算模塊；組幀模塊接受幀頭碼、經(jīng)模/數(shù)轉(zhuǎn)換后的基帶I/Q信號和計數(shù)器的輸入，完成組幀工作后輸出幀，經(jīng)直放站數(shù)字板的通信模塊與另一端進行傳輸；解幀模塊接受經(jīng)通信模塊輸入的數(shù)據(jù)并負責(zé)解幀，并將解幀后的基帶I/Q信號輸出供進行數(shù)/模轉(zhuǎn)換；把解幀后的幀頭碼發(fā)送給計數(shù)器；把解幀后的對端的延時數(shù)值傳輸至延時計算模塊；延時計算模塊接受解幀模塊、本端計數(shù)器的輸入，將近端和遠端的延時數(shù)值之差除以2得出光纖時延的具體數(shù)值，并通過其輸出端口向外輸出供檢波解幀同步模塊(參閱圖5)使用。
此外，延時計算模塊還預(yù)設(shè)有硬件延時數(shù)值，供進一步修正光纖時延的具體數(shù)值。近端電路與遠端電路均用數(shù)字板中的芯片實現(xiàn)，該芯片可以為FPGA、EPLD或CPLD。
下面以圖6的原理框圖為基礎(chǔ)，詳述其工作方法a)、周期幀頭產(chǎn)生模塊能產(chǎn)生周期性的幀頭碼，并分為兩路輸出，一路輸出計數(shù)器，此時計數(shù)器14清零并開始計數(shù)，另一路則輸出到組幀模塊，組幀模塊將幀頭碼、經(jīng)模/數(shù)轉(zhuǎn)換后的基帶I/Q信號，以及近端延時計數(shù)器的延時數(shù)值T14(起始為0，穩(wěn)定工作后將會是一個穩(wěn)定值)按照特定的格式組成幀。將該幀通過通信模塊送到串并、并串轉(zhuǎn)換模塊和電光轉(zhuǎn)換模塊，轉(zhuǎn)換為串行光信號從近端輸出點R1發(fā)送；b)、遠端的接收點R2接收到近端發(fā)過來的光信號后，通過光電轉(zhuǎn)換和串并、并串轉(zhuǎn)換模塊，形成并行數(shù)據(jù)送到遠端FPGA中的通信模塊，然后由遠端的解幀模塊提取其中的由近端發(fā)出的周期性幀頭碼、基帶I/Q信號和延時數(shù)值T14。幀頭碼傳輸至計數(shù)器23并使其立即清零并使其開始計數(shù)；基帶I/Q信號被直接傳輸出以便進行數(shù)/模轉(zhuǎn)換；而延時數(shù)值T14則被傳輸至遠端延時計算模塊。
類似于步驟a)中所述的近端的情況，遠端的周期幀頭產(chǎn)生模塊產(chǎn)生幀頭碼，一路輸出至計數(shù)器，此時計數(shù)器23停止計數(shù)，并將其結(jié)果作為延時數(shù)值T23同時輸出至遠端的組幀模塊和延時計算模塊；另一路則輸出至遠端的組幀模塊。然后，將從遠端上行并已經(jīng)模/數(shù)轉(zhuǎn)換的基帶I/Q信號合并延時數(shù)值T23與幀頭碼，通過特定格式形成新的幀，經(jīng)串并、并串轉(zhuǎn)換模塊和電光轉(zhuǎn)換模塊轉(zhuǎn)換為光信號，并以串行的方式從遠端輸出點R3將該幀傳輸至近端。
c)、近端接收點R4收到從遠端輸出點R3返回的幀后，通過光電轉(zhuǎn)換和串并、并串轉(zhuǎn)換模塊形成并行數(shù)據(jù)送到近端數(shù)字板FPGA的通信模塊，再由解幀模塊提取其中的由遠端發(fā)出的周期性幀頭碼、基帶I/Q信號和遠端計數(shù)器23的延時數(shù)值T23，基帶I/Q信號直接輸出進行數(shù)/模轉(zhuǎn)換；幀頭碼輸出至近端計數(shù)器14使其停止計數(shù)并將其延時數(shù)值T14輸出至近端組幀模塊和近端延時計算模塊；延時數(shù)值T23同時被傳輸至近端延時計算模塊。
此時，延時數(shù)值T14已被更新，當(dāng)近端周期幀頭產(chǎn)生模塊產(chǎn)生新的幀頭碼時，延時數(shù)值T14、新的基帶I/Q信號以及幀頭碼會被組幀模塊再次組成特定的通信幀格式，并如步驟a)中所述，被發(fā)送到遠端，最終將近端延時數(shù)值T14傳輸至遠端的延時計算模塊。
d)、此時，在遠端延時計算模塊和近端延時計算模塊中，均具有了近端延時數(shù)值T14、遠端延時數(shù)值T23。以公式(T12-T23)/2求得最終結(jié)果作為光纖時延的具體數(shù)值。
實際應(yīng)用中，F(xiàn)PGA和其它部件在處理幀頭碼時會產(chǎn)生較小的硬件延時T0，為了使所述光纖時延具體數(shù)值更為精確，需將硬件延時T0濾除。在調(diào)試過程中可以通過測量光纖長度為0時的(T12-T23)/2的值，然后，在鋪好光纖之后，再次獲得(T12-T23)/2的值，減去前者，所得之值即為硬件延時T0的準(zhǔn)確值。硬件延時T0不會變化，因此，光纖時延的具體數(shù)值進一步可修正為按照公式(T12-T23)/2-T0計算得的結(jié)果。
通過本發(fā)明數(shù)字直放站系統(tǒng)中的光纖時延測量方法和上述的檢波同步方法，可以確定信號在直放站系統(tǒng)各個位置的傳輸延時(參閱圖9)，以及在遠端的FPGA內(nèi)部的TD-SCDMA信號的同步DWPTS的位置。下面闡述自適應(yīng)時分同步碼分多址數(shù)字光纖直放站的上下行同步切換開關(guān)的實現(xiàn)方法如圖9所示，下行信號經(jīng)過T1的延時從環(huán)行器到下行光纖輸入，然后經(jīng)過T0時間到遠端光纖輸出口，然后經(jīng)過T2到FPGA內(nèi)部的檢波解幀同步開關(guān)S2控制點，然后經(jīng)過T3時間到下行功放模塊輸入，經(jīng)過T4時間到遠端環(huán)行器。DWPTS信號的傳輸也是一樣的。
類似地，上行信號經(jīng)過T7時間到遠端FPGA內(nèi)部的上行開關(guān)S1控制點，然后經(jīng)過T6時間到遠端光纖輸入，然后經(jīng)過T0到近端光纖輸入，最后經(jīng)過T5到近端環(huán)行器。
以上各個延時的量，除了T0受光纖長度決定而沒有標(biāo)準(zhǔn)值外，其他延時都是固定的。因此，應(yīng)用上述直放站系統(tǒng)中的光纖時延測量方法得到了光纖時延后，以及應(yīng)用數(shù)字直放站系統(tǒng)中的光纖時延測量方法獲得一個DWPTS的參考點以后，就可以利用開關(guān)控制，實現(xiàn)上下行的同步。
請結(jié)合圖9至圖11，開關(guān)信號的控制是以每個子幀的DWPTS結(jié)束后(即檢波解幀同步點DWPTS脈沖的下降沿)開始計時的，按照預(yù)先設(shè)定的上下行時隙分配，決定開關(guān)時刻及開關(guān)時間長度。
遠端點下行開關(guān)S2信號，用于開通和關(guān)斷遠端上變頻的輸入信號，它和同步結(jié)果同步，所以相對于DWPTS信號沒有延時或提前。
下行功放模塊開關(guān)S3，用于開通和關(guān)斷下行功放模塊，它位于檢波點之后，所以這個信號需要在檢波同步后延時T3的時間。
遠端解幀同步點上行開關(guān)，S1，用于開通和關(guān)斷遠端上行基帶I/Q信號，為防止DT端口的上行信號和下行信號的沖突，近端DT端口上行信號必須和下行信號同步，同樣的，為保證這一同步，遠端解幀同步點的上行開關(guān)S1信號相對于遠端檢波解幀同步點S2的DWPTS必須提前，提前量是檢波點到DT端口的延時，即(T1+T2+T0)+(T5+T6+T0)。
低噪聲放大模塊的開關(guān)(未圖示)可根據(jù)實際情況選擇使用，提前量為(T1+T2+T0)+(T5+T6+T0+T7)。
綜上所述，本發(fā)明通過采用現(xiàn)有TD-SCDMA數(shù)字光纖直放站的固有FPGA或其它芯片，可以實現(xiàn)實時獲得信號在近端和遠端中傳輸時的各個部分的時延，可與上述的檢波同步方法結(jié)合簡便地實現(xiàn)直放站的同步，降低制造成本，且能實現(xiàn)直放站中上下行開關(guān)的自適應(yīng)的精確切換。
權(quán)利要求
1.一種數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于包括如下步驟a)、從近端產(chǎn)生幀頭碼并開始計時以產(chǎn)生近端延時數(shù)值，然后將幀頭碼、近端延時數(shù)值和基帶I/Q信號組成幀發(fā)送到遠端；b)、遠端將接收到的幀解幀獲取延時數(shù)值和幀頭碼后，以該幀頭碼通知遠端開始計時；遠端產(chǎn)生新的幀頭碼，并停止計時，由此產(chǎn)生遠端的延時數(shù)值；將幀頭碼連同基帶I/Q信號和遠端延時數(shù)值組幀后發(fā)送至近端；c)、近端收到從遠端返回的新幀后停止近端的計數(shù)工作，并得出近端的延時數(shù)值，近端將此延時數(shù)值與基帶I/Q信號和新的幀頭碼一起組幀發(fā)送往遠端；d)、在遠端和/或近端中根據(jù)所獲得的遠端和近端的延時數(shù)值，求其兩者之差后除以2，所得的結(jié)果作為光纖時延的具體數(shù)值進行使用。
2.根據(jù)權(quán)利要求1所述的數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于將實際鋪設(shè)光纖長度后的光纖時延具體數(shù)值減去以光纖長度為零時求得的光纖時延具體數(shù)值，將該結(jié)果作為最終的光纖時延具體數(shù)值再進行使用。
3.根據(jù)權(quán)利要求1或2所述的數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于步驟a)至步驟d)循環(huán)進行工作。
4.根據(jù)權(quán)利要求1或2所述的數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于本方法在直放站的數(shù)字板的芯片中實現(xiàn)，該芯片可以為FPGA、EPLD或CPLD。
5.根據(jù)權(quán)利要求3所述的數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于近端與遠端之間的幀數(shù)據(jù)在光纖中以串行方式傳輸。
6.根據(jù)權(quán)利要求4所述的數(shù)字直放站系統(tǒng)中的光纖時延測量方法，其特征在于近端與遠端之間的幀數(shù)據(jù)在光纖中以串行方式傳輸。
7.根據(jù)權(quán)利要求1實現(xiàn)的一種數(shù)字直放站系統(tǒng)中的光纖時延測量電路，其特征在于包括近端電路和遠端電路，近端電路和遠端電路均分別包括組幀模塊、解幀模塊、計數(shù)器、周期幀頭產(chǎn)生模塊以及延時計算模塊，周期幀頭產(chǎn)生模塊產(chǎn)生兩路輸出，一路輸出至組幀模塊，另一路則輸出至計數(shù)器；計數(shù)器接收同端周期幀頭產(chǎn)生模塊產(chǎn)生的幀頭碼和經(jīng)解幀模塊解幀后傳來的對端的幀頭碼，近端中，計數(shù)器收到本端幀頭碼時開始計數(shù)，收到對端幀頭碼時停止計數(shù)；遠端中，計數(shù)器收到對端幀頭碼時開始計數(shù)，收到本端幀頭碼時停止計數(shù)；計數(shù)器將計數(shù)結(jié)果分兩路輸出，一路傳輸至組幀模塊，一路則傳輸至延時計算模塊；組幀模塊接受幀頭碼、經(jīng)模/數(shù)轉(zhuǎn)換后的基帶I/Q信號和計數(shù)器的輸入，完成組幀工作后輸出幀，經(jīng)直放站數(shù)字板的通信模塊與另一端進行傳輸；解幀模塊接受經(jīng)通信模塊輸入的數(shù)據(jù)并負責(zé)解幀，并將解幀后的基帶I/Q信號輸出供進行數(shù)/模轉(zhuǎn)換；把解幀后的幀頭碼發(fā)送給計數(shù)器；把解幀后的對端的延時數(shù)值傳輸至延時計算模塊；延時計算模塊接受解幀模塊、本端計數(shù)器的輸入，將近端和遠端的延時數(shù)值之差除以2得出光纖時延的具體數(shù)值，并通過其輸出端口向外輸出供同步使用。
8.根據(jù)權(quán)利要求7所述的數(shù)字直放站系統(tǒng)中的光纖時延測量電路，其特征在于延時計算模塊預(yù)設(shè)有硬件延時數(shù)值，供進一步修正光纖時延的具體數(shù)值。
9.根據(jù)權(quán)利要求7或8所述的數(shù)字直放站系統(tǒng)中的光纖時延測量電路，其特征在于近端電路與遠端電路均用數(shù)字板中的芯片實現(xiàn)，該芯片可以為FPGA、EPLD或CPLD。
全文摘要
本發(fā)明涉及一種數(shù)字直放站系統(tǒng)中的光纖時延測量方法，具體包括如下步驟a)從近端產(chǎn)生幀頭碼并開始計時，將幀頭碼、近端延時數(shù)值和基帶I/Q信號組成幀發(fā)送到遠端；b)遠端將接收到的幀解幀獲取近端延時數(shù)值和幀頭碼后開始計時；至遠端產(chǎn)生幀頭碼時停止計時，產(chǎn)生遠端延時數(shù)值；將幀頭碼、基帶I/Q信號和遠端延時數(shù)值組幀后發(fā)送至近端；c)近端收到新幀后停止計時，得近端延時數(shù)值，將此值與基帶I/Q信號和新的幀頭碼組幀發(fā)送往遠端；d)在遠端和/或近端中求遠端和近端的延時數(shù)值之差后除以2，得光纖時延的具體數(shù)值。本發(fā)明實現(xiàn)過程非常簡單，且方便以程序?qū)崿F(xiàn)，便于實現(xiàn)自適應(yīng)調(diào)節(jié)，便于規(guī)模化生產(chǎn)，從而可降低生產(chǎn)成本。
文檔編號H04B10/12GK1897475SQ200610036068
公開日2007年1月17日 申請日期2006年6月23日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者金淮東 申請人:京信通信技術(shù)(廣州)有限公司