專利名稱：Bpc長波定時接收機的制作方法
技術領域：
本實用新型屬于無線電通訊技術領域，具體涉及到BPC長波定時接收機。
背景技術：
BPC低頻時碼授時技術已廣泛地應用在我國的電子政務、電子商務、鐵路、國防等技術領域，國際上的低頻時碼授時技術同樣也在美國、德國、英國、日本、俄羅斯等國家的在手表、掛鐘、臺式鐘以及大屏幕數(shù)碼顯示鐘民用領域得到廣泛應用。由于大城市存在各種電子干擾，工業(yè)干擾，噪聲干擾，有些地區(qū)干擾非常嚴重，直接影響正常接收無線電時間信號。在能夠接收BPC低頻時碼信號的情況下，直接從帶有噪聲干擾的信號中恢復調制信號也很困難的。如果不加特殊處理信號的方法和手段，低頻時碼授時技術在大城市中的應用將受到限制。目前沒有BPC長波高精度定時接收裝置。

發(fā)明內容
本實用新型所要解決的技術問題在于提供一種抗干擾能力強、鐘差邏輯控制選擇性好、BPC秒脈沖寬度測量方式選擇性好、定時精度高、時延修正方便、操作靈活簡便的BPC長波定時接收機。
解決上述技術問題所采用的技術方案是它包括用于對整機進行控制的單片計算機；地址譯碼電路，該電路與單片計算機相連接；邏輯控制計數(shù)電路，該電路與單片計算機相連接，輸入端接地址譯碼電路；鐘差控制及秒脈沖寬度測量電路，該電路的輸入端接單片計算機、輸出端接邏輯控制計數(shù)電路；它還包括低頻時碼秒控制電路，該電路與鐘差控制及秒脈沖寬度測量電路相連接。
本實用新型在BPC長波定時接收機中采用剔出噪聲干擾的鐘差信號邏輯控制電路和BPC秒脈沖寬度的測量電路，根據(jù)采集的數(shù)據(jù)經(jīng)過數(shù)據(jù)處理和計算結果，經(jīng)過修正的移相電路使BPC長波定時接收機輸出高精確度的時間信息。本實用新型具有單頻接收、帶寬窄、能耗低、抗干擾能力強、時延修正方便、定時精度高、操作靈活簡便、能準確地輸出年月日時分秒全信息碼等優(yōu)點。


圖1是本實用新型的電氣原理方框圖。
圖2是本實用新型的電子線路原理圖。
具體實施方式
以下結合附圖和實施例對本實用新型進一步詳細說明，但本實用新型不限于這些實施例。
圖1是本實用新型的電氣原理方框圖，參見圖2。在圖1中，本實用新型是由單片計算機系統(tǒng)、地址譯碼電路、鐘差控制及秒脈沖寬度測量電路、低頻時碼秒控制電路、邏輯控制計數(shù)電路連接構成。單片計算機與地址譯碼電路和邏輯控制計數(shù)電路相連接，鐘差控制及秒脈沖寬度測量電路與低頻時碼秒控制電路相連接，鐘差控制及秒脈沖寬度測量電路的輸入端接單片計算機、輸出端接邏輯控制計數(shù)電路。
在圖2中，本實施例的單片計算機由集成電路U1、R1、R2、C1～C3、晶體振蕩器JT連接構成，集成電路U1的型號是AT89C51。集成電路U1的7腳和14腳接邏輯控制計數(shù)電路、8腳接鐘差控制及秒脈沖寬度測量電路、31腳通過R1接地、18腳和19腳接由C1和C2以及晶體振蕩器JT連接的時鐘電路、9腳接C3和R2連接的復位電路、12腳接鐘差控制及秒脈沖寬度測量電路、16腳和17腳以及28腳接邏輯控制計數(shù)電路，集成電路U1的P00～P07端口通過總線接地址譯碼電路和邏輯控制計數(shù)電路、30腳接地址譯碼電路。
本實施例的地址譯碼電路由集成電路U2構成，集成電路U2的型號是74HC373。集成電路U2的D0～D7端口通過總線接集成電路U1的P00～P07端口和邏輯控制計數(shù)電路、11腳接集成電路U1的30腳、2腳和5腳接邏輯控制計數(shù)電路、1腳接地。
本實施例的邏輯控制計數(shù)電路由集成電路U6A、集成電路U3連接構成，集成電路U6A的型號是74HC08，集成電路U3的型號是82C53。集成電路U6A的輸入端1腳接集成電路U1的7腳、另一輸入端2腳接10kHz的脈沖信號、輸出端3腳接鐘差控制及秒脈沖寬度測量電路，集成電路U3的D0～D7端口通過總線接集成電路U1的P00～P07端口和集成電路U2的D0～D7端口、19和20腳分別接集成電路U2的2腳和5腳、21腳接集成電路U1的28腳、22腳和23腳分別接集成電路U1的17和16腳，集成電路U3的14～16腳、18腳接鐘差控制及秒脈沖寬度測量電路。
本實施例的鐘差控制及秒脈沖寬度測量電路由集成電路U4A～集成電路U4C、集成電路U5A、集成電路U5B、集成電路U6B、集成電路U7A、集成電路U7B、集成電路U8B、集成電路U8C、R3～R6連接構成，集成電路U4A～集成電路U4C和集成電路U6B的型號為74HC08，集成電路U5A的型號為74ALS74、集成電路U5B和集成電路U7A以及集成電路U7B的型號為74HC74，集成電路U8B和集成電路U8C的型號為74HC14。集成電路U7A的3腳輸入晶振秒脈沖信號并與集成電路U1的14腳相連接、2腳和4腳通過R5接5v電源正極、5腳接集成電路U6B的一輸入端4腳和低頻時碼秒控制電路、1腳接集成電路U5A的1腳和集成電路U5B的13腳以及集成電路U1的8腳，集成電路U6B的另一輸入端5腳接集成電路U6A的輸出端3腳和集成電路U4A一輸入端1腳、輸出端6腳接集成電路U4C的9腳。集成電路U7B的10和12腳通過R6接5v電源正極、11腳接集成電路U8B的輸入端3腳和集成電路U5B的11腳以及低頻時碼秒控制電路、8腳接集成電路U4C的10腳和集成電路U3的14腳。集成電路U4C的輸出端8腳接集成電路U3的15腳。集成電路U8B的輸出端4腳接集成電路U5A的3腳和集成電路U8C的輸入端5腳。集成電路U8C的輸出端6腳接集成電路U1的12腳。集成電路U5A的2腳和4腳通過R3接5v電源正極、6腳接集成電路U3的16腳和集成電路U4B的一輸入端4腳。集成電路U5B的10腳和12腳通過R4接5v電源正極、9腳接集成電路U4A的另一輸入端2腳。集成電路U4A的輸出端3腳接集成電路U4B的另一輸入端5腳。集成電路U4B的輸出端6腳接集成電路U3的18腳。
本實施例的低頻時碼秒控制電路由集成電路U8A、集成電路U4D連接構成，集成電路U8A的型號是74HC14，集成電路U4D的型號是74HC08。BPC秒信號從集成電路U8A的輸入端輸入，集成電路U8A的輸出端接集成電路U4D的一輸入端13腳。集成電路U4D的另一輸入端12腳接集成電路U6B的輸入端4腳和集成電路U7A的5腳、輸出端接集成電路U8B的輸入端3腳。
本實用新型的工作原理如下首先，集成電路U1的P1.7控制端使鐘差控制及秒脈沖寬度測量電路初始化，集成電路U1的P1.6控制端禁止集成電路U6A輸出計數(shù)脈沖，緊接著集成電路U1的P1.7控制端為高電平，允許鐘差控制及秒脈沖寬度測量電路工作，集成電路U1的P1.6控制端允許集成電路U6A輸出計數(shù)脈沖，當晶振秒脈沖信號的上升沿到來后，鐘差控制及秒脈沖寬度測量電路啟動、并輸出計數(shù)脈沖，計數(shù)脈沖加到邏輯控制計數(shù)電路的集成電路U3的時鐘端15腳輸入，并開始計數(shù)；當BPC秒脈沖信號的上升沿到來后，使集成電路U7B的8腳變成低電平，停止鐘差控制及秒脈沖寬度測量電路輸出計數(shù)脈沖、集成電路U3的14腳也為低電平，停止邏輯控制計數(shù)電路計數(shù)；邏輯控制計數(shù)電路當前的計數(shù)值為鐘差值。當BPC秒脈沖信號的上升沿到來后，鐘差控制及秒脈沖寬度測量電路啟動并輸出計數(shù)脈沖，計數(shù)脈沖加到邏輯控制計數(shù)電路的集成電路U3的18腳時鐘輸入端；并開始計數(shù)，當BPC秒脈沖信號的下降沿到來后，集成電路U5A的6腳為低電平，集成電路U3的16腳也為低電平，邏輯控制計數(shù)電路停止計數(shù)，邏輯控制計數(shù)電路當前計數(shù)值為BPC秒脈沖寬度。單次測量的結束是靠集成電路U8C的6腳輸出脈沖的下降沿向集成電路U1的12腳INT0申請中斷，集成電路U1響應中斷后，順序讀取鐘差和秒脈沖寬度的數(shù)據(jù)，集成電路U1控制測量次數(shù)并通過計算得到精確的鐘差修正值。
權利要求1.一種BPC長波定時接收機，其特征在于它包括用于對整機進行控制的單片計算機；地址譯碼電路，該電路與單片計算機相連接；邏輯控制計數(shù)電路，該電路與單片計算機相連接，輸入端接地址譯碼電路；鐘差控制及秒脈沖寬度測量電路，該電路的輸入端接單片計算機、輸出端接邏輯控制計數(shù)電路；它還包括低頻時碼秒控制電路，該電路與鐘差控制及秒脈沖寬度測量電路相連接。
專利摘要一種BPC長波定時接收機，它包括用于對整機進行控制的單片計算機；地址譯碼電路，該電路與單片計算機相連接；邏輯控制計數(shù)電路，該電路與單片計算機相連接，輸入端接地址譯碼電路；鐘差控制及秒脈沖寬度測量電路，該電路的輸入端接單片計算機、輸出端接邏輯控制計數(shù)電路；它還包括低頻時碼秒控制電路，該電路與鐘差控制及秒脈沖寬度測量電路相連接。本實用新型具有單頻接收、帶寬窄、能耗低、抗干擾能力強、時延修正方便、定時精度高、操作靈活簡便、能準確地輸出年月日時分秒全信息碼等優(yōu)點。
文檔編號H04B1/16GK2779735SQ20052007871
公開日2006年5月10日 申請日期2005年4月30日 優(yōu)先權日2005年4月30日
發(fā)明者許林生, 吳貴臣 申請人:中國科學院國家授時中心