專利名稱：電壓電平編碼系統(tǒng)和方法
技術領域：
本發(fā)明涉及編碼系統(tǒng)和方法，且更具體地涉及電壓電平編碼系統(tǒng)和方法。
背景技術：
圖1是典型的數(shù)據(jù)傳輸系統(tǒng)100的方框圖，包括發(fā)射機102和接收機104。發(fā)射機102接收數(shù)字信號DATA_IN(數(shù)據(jù)輸入)，并使用它的數(shù)字模擬轉換器(DAC)106將其轉換成可發(fā)送的模擬DATA(數(shù)據(jù))信號。發(fā)射機102將模擬信號DATA發(fā)射到接收機104的模擬數(shù)字轉換器(ADC)108。ADC 108將模擬信號DATA轉換成數(shù)字信號DATA_OUT(數(shù)據(jù)_輸出)。
發(fā)射機102(更具體地說，ADC 106)可以在將DATA_IN信號作為DATA信號發(fā)射到接收機104之前對其進行編碼。發(fā)射機102可以使用包括8B/10B編碼的多種發(fā)射代碼來對DATA_IN進行編碼。
因為8B/10B編碼是直流(DC)均衡碼，所以它非常適合并廣泛用于高速局域網(wǎng)和計算機鏈接。DC均衡傳輸碼——一種無論什么數(shù)據(jù)模式都不需DC或具有恒定DC電平的代碼——因其使傳輸系統(tǒng)簡化而非常理想。這種簡化最終減少系統(tǒng)成本，并且可以提高可靠性。
8B/10B編碼包括檢查每個數(shù)據(jù)八位字節(jié)，并分配10位代碼。一種方案包括將8位寬數(shù)據(jù)分成兩個包(packet)或半字節(jié)。第一半字節(jié)包括5個最低有效位而第二半字節(jié)包括3個最高有效位。把5位半字節(jié)編碼成為6位代碼，且把3位半字節(jié)編碼成為4位代碼。兩個已編碼的半字節(jié)形成從例如發(fā)射機102連續(xù)地傳輸?shù)浇邮諜C104的10位代碼包。8B/10B編碼表為大家所熟知，并在例如1995年2月7日授予Gleichert的美國專利NO.5,387,911中給出。
10位代碼包必須包含五個“1”和五個“0”或者四個“1”和六個“0”、或者六個“1”和四個“0”。這確保在代碼包之間不會發(fā)生太多連續(xù)的“1”和“0”。為了保持DC均衡，使用稱為運行不均衡(running disparity)的計算來保持發(fā)送的零的數(shù)目與發(fā)送的“1”的數(shù)目相同。
8B/10B編碼由于幾個原因而有缺點。一個缺點是8B/10B編碼為每8位數(shù)據(jù)使用10位，因此相對于線速而言降低了數(shù)據(jù)率速度。例如，為了獲得1Gbps的數(shù)據(jù)速率，線速必須是10/8×1＝1.25Gbps。
另一個缺點是在最高和最低電平之間的躍遷降低了數(shù)據(jù)發(fā)送頻率特性。圖2是具有相互疊加的不同電平間的各種躍遷的8B/10B編碼數(shù)據(jù)的電壓幅值相對于時間的圖。圖3是8B/10B編碼狀態(tài)躍遷圖。圖2和3假設1.2V的電壓電平生成邏輯狀態(tài)00，而1.8V的電壓電平生成邏輯狀態(tài)10。參考圖2和3，這些圖示出了各種8B/10B編碼包從一個狀態(tài)躍遷到另一個狀態(tài)如從10到11到10或從11到00到11等時的響應。如圖3所示，當編碼的包在狀態(tài)00和狀態(tài)10之間或相反地躍遷的時候，發(fā)生最長的轉換。因為電壓躍遷越大，信號達到合適的電壓信號電平從而達到合適的代碼狀態(tài)就越長，所以這些長狀態(tài)躍遷產(chǎn)生不利地影響高頻率數(shù)據(jù)發(fā)送的寬眼圖張開度。
因此，仍然存在對改善的編碼系統(tǒng)和方法的需要。

發(fā)明內(nèi)容
本發(fā)明的目的是克服與現(xiàn)有系統(tǒng)和方法相關的缺點。
一種電壓電平編碼系統(tǒng)和方法包括電平編碼器，該電平編碼器具有接收用第一代碼編碼的數(shù)據(jù)段的輸入端和提供指示2N加上至少一個附加的電壓電平中的一個的第二數(shù)據(jù)代碼的輸出端，其中每個數(shù)據(jù)段被分配到各電壓電平。轉換器將第二數(shù)據(jù)代碼轉換成這樣的電壓電平。而控制器輸出端提供該電壓電平。
電平編碼器可以接收第一代碼的數(shù)據(jù)段，并且電平編碼器可以提供第二代碼的數(shù)據(jù)段。
第一代碼可以包括1和0，而第二代碼可以包括1、0和S。
電平編碼器可以包括將第一代碼的串行數(shù)據(jù)段轉換成第一代碼的并行數(shù)據(jù)段的串行到并行轉換器。輸入鎖存器鎖存第一代碼的并行數(shù)據(jù)段。編碼塊把第一代碼的并行數(shù)據(jù)段編碼成第二代碼的并行數(shù)據(jù)段。輸出鎖存器鎖存第二代碼的并行數(shù)據(jù)段。而并行到串行轉換器將第二代碼的并行數(shù)據(jù)段轉換成第二代碼的串行數(shù)據(jù)段。
轉換器可以包括接收第二代碼的數(shù)據(jù)段的預驅動器和響應于預驅動器而產(chǎn)生電壓電平的多電平驅動器。
該系統(tǒng)可包括將電壓電平轉換成第二數(shù)據(jù)代碼的第二轉換器，和具有接收第二數(shù)據(jù)代碼的輸入端和提供第二數(shù)據(jù)代碼的數(shù)據(jù)段的輸出端的電平解碼器。
一種用于對在模擬信道中傳輸?shù)臄?shù)字數(shù)據(jù)進行編碼的方法包括確定第一數(shù)據(jù)躍遷，產(chǎn)生包括至少一個將第一數(shù)據(jù)躍遷中的數(shù)據(jù)不對稱(skew)最小化的附加電平的代碼，以及用代碼中的附加電平對第一數(shù)據(jù)躍遷進行編碼。
第一數(shù)據(jù)躍遷可以是從低到高的數(shù)據(jù)躍遷。
確定可以包括確定從最低到最高電平的躍遷。
確定可以包括確定在00和10之間的躍遷。
產(chǎn)生代碼可以包括用附加的SS電平產(chǎn)生代碼。
用附加的SS電平產(chǎn)生代碼可以包括產(chǎn)生與到10電平的距離相比更接近于00電平的SS電平。
該方法可以包括將數(shù)字數(shù)據(jù)從第一代碼編碼到包括至少一個電平的第二代碼。
編碼可以包括將編碼的數(shù)字數(shù)據(jù)施加到N位數(shù)字模擬轉換器的輸入端，并在轉換器的輸出端產(chǎn)生2N加上至少一個附加的電平。
一種存儲系統(tǒng)包括控制器和存儲裝置?？刂破饔职娖骄幋a器，該電平編碼器具有接收數(shù)據(jù)段的輸入端和提供指示2N加上至少一個附加的電壓電平之一的數(shù)據(jù)代碼的輸出端，其中每個數(shù)據(jù)段被分配到各電壓電平。第一轉換器將數(shù)據(jù)代碼轉換成這樣的電壓電平，并且控制器輸出端提供電壓電平。存儲裝置有包括從控制器接收電壓電平的輸入端、把電壓電平轉換成數(shù)據(jù)代碼的第二轉換器、以及具有接收數(shù)據(jù)代碼的輸入端和提供數(shù)據(jù)段的輸出端的電平解碼器。
存儲裝置可以包括連接控制器和向其提供電壓電平的存儲器的模擬數(shù)據(jù)信道。
電平編碼器可以將至少一個附加電壓電平分配到從低到高的數(shù)據(jù)躍遷。
電平編碼器可以將至少一個附加電壓電平分配到從最低到最高的數(shù)據(jù)躍遷。
至少一個附加電壓電平可以與到10電平的距離相比更接近于00電平。
第一轉換器可以是N位數(shù)字模擬轉換器，并且第一轉換器可以在第一轉換器的輸出端產(chǎn)生2N加上至少一個附加的電平。
第二轉換器可以是N位數(shù)字模擬轉換器，并且第二轉換器可以在第二轉換器的輸出端產(chǎn)生2N加上至少一個附加的電平。


通過參考附圖對本發(fā)明的實施例的詳細描述，本發(fā)明的前述和其它的目的、特征、和優(yōu)點將變得更加明顯。
圖1是典型數(shù)據(jù)傳輸系統(tǒng)100的方框圖。
圖2是8B/10B編碼數(shù)據(jù)的電壓幅度相對于時間的圖。
圖3是8B/10B編碼狀態(tài)躍遷圖。
圖4是根據(jù)本發(fā)明的實施例的編碼狀態(tài)躍遷圖。
圖5是根據(jù)本發(fā)明的實施例的數(shù)據(jù)傳輸系統(tǒng)200的方框圖。
圖6是圖5所示的電平解碼器205的實施例的方框圖。
圖7是圖5和6所示的電平解碼器205的實施例的更詳細的方框圖。
圖8是圖5所示電平解碼器205和DAC 206的部分的實施例的方框圖。
圖9是圖5所示的DAC 206的實施例的方框圖。
圖10是根據(jù)本發(fā)明的實施例的與發(fā)射機202相關聯(lián)的編碼表。
圖11是圖5所示的ADC 208的實施例的方框圖。
圖12是根據(jù)本發(fā)明的實施例的與接收機204相關聯(lián)的編碼表。
圖13是圖5所示的電平解碼器209的實施例的方框圖。
圖14是圖5所示的電平解碼器209的實施例的更詳細的方框圖。
圖15是8B/10B編碼狀態(tài)躍遷圖。
圖16是根據(jù)本發(fā)明的實施例的編碼狀態(tài)躍遷圖。
圖17是根據(jù)本發(fā)明的另一個實施例的數(shù)據(jù)傳輸系統(tǒng)300的方框圖。
具體實施例方式
圖4是根據(jù)本發(fā)明的實施例的編碼躍遷圖。參考圖4，相對于現(xiàn)有編碼系統(tǒng)如8B/10B編碼，本發(fā)明的編碼系統(tǒng)包括指示附加電壓電平的附加代碼SS。代碼SS可以指示與到代碼10的距離相比更充分地接近代碼00所指示的電壓電平的預定電壓電平。例如，SS代碼可以指示大約等于1.0V的電壓電平，代碼00指示大約等于1.2V的電壓電平而代碼10指示大約等于1.8V的電壓電平。
本發(fā)明的編碼系統(tǒng)可以用表現(xiàn)更優(yōu)良的高頻性能的模式如模式00 SS 00替換表現(xiàn)不良的高頻性能的數(shù)據(jù)模式如模式00 10 00。與眾不同的是(putdifferently)，本發(fā)明的編碼系統(tǒng)用從00到SS較短的躍遷替換了00和10之間的最長的電壓躍遷，其中代碼SS指示與到10所指示的電壓電平的距離相比更接近于00所指示的電壓電平的電壓電平。結果是最小化數(shù)據(jù)不對稱(skew)并改善高頻性能的更低躍遷時間。
圖5是根據(jù)本發(fā)明的實施例的數(shù)據(jù)傳輸系統(tǒng)200的方框圖。參考圖5，傳輸系統(tǒng)200包括發(fā)射機202，該發(fā)射機202接收數(shù)字信號DATA_IN，并用電平編碼器205和DAC 206將其轉換成可發(fā)送的模擬DATA信號。發(fā)射機202將模擬信號DATA發(fā)射到接收機204，并且，更具體地，發(fā)射到接收機204中的ADC 208和電平解碼器209。接收機204接收并解碼模擬信號DATA以生成數(shù)字信號DATA_OUT。
圖6是圖5所示的電平解碼器205的實施例的方框圖。參考圖6，電平解碼器從數(shù)字DATA_IN信號接收數(shù)據(jù)段，例如數(shù)據(jù)段AB、CD、和EF，并用諸如UV、WX、以及YZ的代碼來對每個數(shù)據(jù)段進行編碼，UV、WX、以及YZ包括指示至少一個附加電壓電平的至少一個附加代碼SS。與眾不同的是，輸入DATA_IN信號包括用1和0編碼的數(shù)據(jù)段，而編碼后的DATA信號包括用1、0和S編碼的數(shù)據(jù)段。
如上所述，代碼SS可以指示通過減少數(shù)據(jù)段躍遷時間來最小化數(shù)據(jù)不對稱的電壓電平。例如，代碼SS在00指示1.2且10指示1.8V的情況下可以被設定為1.0V。本發(fā)明的編碼系統(tǒng)可以用從例如1.2V到1.0V的電壓擺動來替換需要從例如1.2V到1.8V的電壓擺動的00和10之間的數(shù)據(jù)躍遷。在圖6中，示出了三個數(shù)據(jù)段，每個都具兩位(例如AB、CD、和EF)。但是本領域的技術人員應該明白，本發(fā)明更寬地覆蓋任何數(shù)目的數(shù)據(jù)段及與每個數(shù)據(jù)段相關聯(lián)的任何位數(shù)。
圖7是圖5和6所示的電平解碼器205的實施例的更詳細的方框圖。參考圖7，電平解碼器205包括將來自DATA_IN信號的串行數(shù)據(jù)段AB、CD、EF轉換成并行段704(例如A、B、C、D、E和F)的串行到并行轉換器702。并行段704可以用包括基于1和0的代碼如8B/10B編碼的各種傳輸碼中的任何一種進行編碼。函數(shù)映射塊或電路706基于包括指示附加電壓電平的N位加一的附加代碼(例如SS)的新創(chuàng)代碼，來把并行數(shù)據(jù)段704映射或編碼成并行段708。也就是說，函數(shù)映射塊706把基于1和0的第一代碼的并行數(shù)據(jù)段704編碼成為基于1、0和S的第二代碼的并行數(shù)據(jù)段708。
表1是用于將可以在圖3所示的四個可能電平(00、10、11、10)之間改變的6位數(shù)據(jù)段映射到可以在圖4所示的五個可能電平(ss、00、01、11、10)之間改變的6位數(shù)據(jù)段。這是由編碼器205執(zhí)行的映射。在未編碼欄中列出了四個電平之間所有可能的躍遷組合，而在編碼欄中列出了五個電平之間所有可能的躍遷組合。未編碼欄中的陰影區(qū)域是在4電平代碼中具有最差情況躍遷的所有組合，即隔離四個電平的相鄰躍遷。與眾不同的是，陰影區(qū)域是那些在00和10之間或相反地遷移的相鄰躍遷的組合。左欄中每個可能躍遷組合編號為1-64。
表1未編碼(64種情形) 已編碼(75種情形)


已編碼欄中的陰影區(qū)域表示在5電平代碼中所有最壞情況躍遷如隔開4或5個電平的相鄰躍遷的組合。換言之，這些陰影區(qū)域是那些在ss和11之間、在ss和10之間、在00和10之間遷移的相鄰躍遷的組合。第一欄中已編碼組合的號碼對應于未編碼組合中的相同號碼，即在未編碼欄中的每個編號組合被編碼器205映射到已編碼欄中的相應編號的組合。有75中可能的組合，包括隔開3個或更少電平的相鄰躍遷。僅需要前面的64個。因此，5電平代碼使所有組合能夠被映射到具有在最多3個電平之間躍遷的組合。另一方面，4電平代碼需要一些四個電平之間的躍遷，即那些未編碼欄中的陰影部分。本領域技術人員應該理解，表1作為示范例，可容易地擴展到具有更少或更多電平的更大或更小的數(shù)據(jù)段。
并行到串行轉換器710將編碼的并行數(shù)據(jù)段708(例如U、V、W、X、Y、和Z)轉換成編碼的串行數(shù)據(jù)段(例如UV、WX、和YZ)。
圖8是圖5所示的電平解碼器205和DAC 206的部分的實施例的方框圖。并行到串行轉換器710串行地將數(shù)據(jù)段定時送到ADC 208中的預驅動器902。在實施例中，并行到串行轉換器710串行地將成對數(shù)據(jù)段定時送到四條線中，每個數(shù)位位置兩條。一條線指示1或0而另一條線指示S。當S線是低時，值是另一條線上的任一個，或者1或者0。當S線是高時，值就是S。并行到串行轉換器710依次地如在預驅動器902內(nèi)所示的時鐘時序圖所描述把值定時送到預驅動器902。并行到串行轉換器710可以例如將數(shù)據(jù)段UV定時在第一時鐘脈沖中、將數(shù)據(jù)段WX在第二時鐘脈沖中、將數(shù)據(jù)段YZ在第三時鐘脈沖中。
圖9是圖5所示的DAC 206的實施例的方框圖。圖10是示出ss到10的每個電平是如何把電壓提供到晶體管MN1或者S1到S4中的一個，從而在從發(fā)射機202發(fā)送到到接收機204的模擬信號中產(chǎn)生五個不同的電壓電平中的一個的編碼表1000。參考圖9和10，編碼表1000使編碼數(shù)據(jù)段(例如具有代碼10、11、01、00和ss的UV、WX、和YZ)與預驅動器902的值(例如V1-V5)相關聯(lián)，與模擬電壓電平(例如1.8V、1.6V、1.4V、1.2V和1.0V)相關聯(lián)。例如，預驅動器902將為用10編碼的輸入數(shù)據(jù)段輸出0的值V1，這將進而促使多電平驅動器904輸出等于1.8V的模擬電壓。又例如，預驅動器902將為用11編碼的輸入數(shù)據(jù)段輸出1的值V1和V2，這將進而促使多電平驅動器904輸出等于1.6的模擬電壓。相似地，預驅動器902將為用SS編碼的輸入數(shù)據(jù)段輸出為1的值V1和V5，這將進而促使多電平驅動器904輸出等于1.0V的模擬電壓。DAC 206可以具有N位加附加電平的能力。本領域的技術人員應該理解，其它類型和尺寸的DAC也在本發(fā)明的范圍之內(nèi)。
圖11是圖5所示的ADC 208的實施例的方框圖。參考圖11，ADC 208包括多個串聯(lián)連接的產(chǎn)生了多個參考電壓如VREF1-VREF4的參考電阻，例如R2-R6。參考電阻R2-R6串聯(lián)連接在電源VDD和VSS之間。參考電阻R2-R6向多個比較器1104提供對應的多個參考電壓VREF1-VREF4。響應于模擬DATA信號與參考電阻R2-R6提供的參考電壓VREF1-VREF4的比較，比較器1104產(chǎn)生電壓例如VD1-VD4。編碼器1106基于如編碼表1200(圖12)所示的1、0和S把電壓VD1-VD4編碼成為用新創(chuàng)的代碼所編碼的數(shù)據(jù)段UV、WX、和YZ。例如，電壓VD1-VD4全為1，編碼器1106輸出例如用10編碼的UV的數(shù)據(jù)段。又例如，如果電壓VD1-VD4全為0，編碼器1106輸出例如用SS編碼的WX的數(shù)據(jù)段。
ADC 208可以具有2N加附加電平的能力。本領域的技術人員應該理解，其它類型和尺寸的ADC也在本發(fā)明的范圍之內(nèi)。
圖13是圖5所示的電平解碼器209的實施例的方框圖。參考圖13，電平解碼器209把數(shù)據(jù)段，例如來自包括指示至少一個附加電平電壓的至少一個附加代碼SS的編碼的DATA_OUT信號的數(shù)據(jù)段UV、WX、和YZ，解碼成例如AB、CD和EF的(解碼)數(shù)據(jù)段。與眾不同的是，DATA_IN信號包括具有1、0和S的數(shù)據(jù)段，并解碼成為具有1和0的數(shù)據(jù)段。
如上所述，代碼SS可以指示最小化降低或減少數(shù)據(jù)段躍遷時間的數(shù)據(jù)不對稱的電壓電平。例如，在00指示1.2V而10指示1.8V的情況下，代碼SS可以設置在1.0V。本發(fā)明的編碼系統(tǒng)可以用從例如1.2V到1.0V的電壓擺動來替換00和10之間需要從例如1.2V到1.8V的電壓擺動的數(shù)據(jù)躍遷。在圖13中，示出了三個數(shù)據(jù)段，每個都具有兩位(例如UV、WX和ZY)，但是本領域的技術人員應該明白，本發(fā)明更寬地覆蓋任何數(shù)目的數(shù)據(jù)段及與每個數(shù)據(jù)段相關聯(lián)的任何位數(shù)。
圖14是圖5和13所示的電平解碼器209的實施例的更詳細的方框圖。參考圖14，電平解碼器209包括把來自編碼的DATA_OUT信號的串聯(lián)數(shù)據(jù)段UV、WX和YZ轉換成并行的數(shù)據(jù)段1404(例如U、V、W、X、Y和Z)的串行到并行轉換器1402。如我們在上面詳細描述的，可以用新創(chuàng)的基于1、0和S的傳輸碼對并行數(shù)據(jù)段1404進行編碼。函數(shù)塊或電路1406基于N位加上一個指示附加電壓電平的附加代碼把并行數(shù)據(jù)段1404映射或解碼到并行段1408。映射塊1406可以使用上面的表1中的值來把數(shù)據(jù)段1404映射或解碼成數(shù)據(jù)段1408。并行到串行轉換器1410把解碼的并行數(shù)據(jù)段1408(例如A、B、C、D、E、和F)轉換成為解碼的串行數(shù)據(jù)段(例如AB、CD、和EF)。
圖15是8B/10B(三位)編碼狀態(tài)躍遷圖。參考圖15，該編碼狀態(tài)躍遷圖示出了當各種8B/10B編碼包從一種狀態(tài)躍遷到另一種狀態(tài)，例如從111到100到111或者從100到010到100時8B/10B編碼包的響應。如圖15所示，當編碼包在狀態(tài)000到111到000之間躍遷時，發(fā)生最長躍遷。因為電壓躍遷越大，信號達到合適的電壓信號電平，并因此達到合適的編碼狀態(tài)就越長，所以這些最長的狀態(tài)躍遷產(chǎn)生不利地影響高頻率數(shù)據(jù)轉換的寬眼圖張開度。
圖16是根據(jù)本發(fā)明的實施例的(三位)編碼躍遷圖。參考圖16，相對于現(xiàn)有的編碼系統(tǒng)例如8B/10B編碼，本發(fā)明的編碼系統(tǒng)可以包括指示一個或多個附加電壓電平的一個或多個附加代碼例如SSS和TTT。代碼SSS可以指示與到代碼111所指示的電壓電平的距離相比更充分地接近于代碼000所指示的電壓電平的預定電壓電平。例如，在代碼000指示大約等于1.2V的電壓電平而代碼111指示大約等于1.8V的電壓電平的情況下，SSS代碼可以指示大約等于1.0V的電壓電平。類似地，代碼TTT可以指示與到代碼111所指示的電壓電平的距離相比更充分地接近于代碼000所指示的電壓電平的預定電壓電平。例如，在代碼000指示大約等于1.2V的電壓電平而代碼111指示大約等于1.8V的電壓電平的情況下，TTT代碼可以指示大約等于0.9V的電壓電平。
本發(fā)明的編碼系統(tǒng)可以用表現(xiàn)更優(yōu)良的高頻性能的模式例如模式000TTT 000替換表現(xiàn)不良的高頻性能的數(shù)據(jù)模式例如模式000 111 000。與眾不同的是，在代碼TTT指示與到111所指示的電壓電平的距離相比更接近于000所指示的電壓電平的電壓電平的情況下，本發(fā)明的編碼系統(tǒng)用從000到TTT的較短躍遷替換000和111之間的最長電壓躍遷。結果是最小化了數(shù)據(jù)不對稱并改善了高頻性能的更低躍遷時間。
圖17是僅示意性地示出根據(jù)本發(fā)明的另一實施例的數(shù)據(jù)傳輸系統(tǒng)300的方框圖。參考圖17，傳輸系統(tǒng)300包括存儲系統(tǒng)302，其接收數(shù)字信號DATA_IN，并用按上述方式工作的編碼器304、和把每個編碼的數(shù)字值轉換成可以施加到信道的模擬值的發(fā)射機306，將數(shù)字信號DATA_IN轉換成可發(fā)射的模擬DATA信號。
控制器312經(jīng)由模擬數(shù)據(jù)信道從發(fā)射機306接收信道信號。控制器312包括把模擬信號轉換成如上所述的編碼數(shù)字值的接收機314，以及對數(shù)字值進行解碼的電平解碼器316。
可以看出，為了從控制器312到存儲器302的傳輸，編碼器320和發(fā)射機318也可以分別把數(shù)據(jù)編碼和轉換成模擬信號。接收機310和解碼器308一起接收該模擬信號，并將其轉換成編碼的數(shù)字值，然后對數(shù)字值進行解碼以生成解碼的數(shù)字信息。
已經(jīng)圖示說明并描述了我們的發(fā)明的原理，對本領域的技術人員而言，顯然，在不脫離該原理的情況下下，可以修改本發(fā)明的布置和細節(jié)。我要求保護所有進入所附權利要求的精神和范圍的所有修改。
權利要求
1.一種用于對在模擬信道中傳輸?shù)臄?shù)字數(shù)據(jù)進行編碼的方法，包括確定第一數(shù)據(jù)躍遷；產(chǎn)生包括至少一個使第一數(shù)據(jù)躍遷中的數(shù)據(jù)不對稱最小化的附加電平的代碼；以及用該代碼中的附加電平對第一數(shù)據(jù)躍遷進行編碼。
2.根據(jù)權利要求1的方法，其中確定第一數(shù)據(jù)躍遷包括確定從低到高的數(shù)據(jù)躍遷。
3.根據(jù)權利要求2的方法，其中所述確定包括確定從最低到最高電平的躍遷。
4.根據(jù)權利要求2的方法，其中所述確定包括確定00和10之間的躍遷。
5.根據(jù)權利要求2的方法，其中產(chǎn)生代碼的步驟包括用附加的SS電平產(chǎn)生代碼。
6.根據(jù)權利要求5的方法，其中用附加的SS電平產(chǎn)生代碼的步驟包括產(chǎn)生與到10電平的距離相比更接近于00電平的SS電平。
7.根據(jù)權利要求2的方法，包括將數(shù)字數(shù)據(jù)從第一代碼編碼到包括至少一個電平的第二代碼。
8.根據(jù)權利要求7的方法，其中對數(shù)字數(shù)據(jù)進行編碼包括將編碼的數(shù)字數(shù)據(jù)施加到N位數(shù)字模擬轉換器的輸入端；以及在轉換器的輸出端產(chǎn)生2N加至少一個附加的電平。
9.一種系統(tǒng)，包括電平編碼器，具有接收用第一代碼編碼的數(shù)據(jù)段的輸入端和提供指示2N加至少一個附加的電壓電平中的一個的第二數(shù)據(jù)代碼的輸出端，其中每個數(shù)據(jù)段被分配到各電壓電平；轉換器，將第二數(shù)據(jù)代碼轉換成這樣的電壓電平；以及控制器輸出端，提供該電壓電平。
10.根據(jù)權利要求9的系統(tǒng)，其中電平編碼器接收第一代碼的數(shù)據(jù)段；并且其中電平編碼器提供第二代碼的數(shù)據(jù)段。
11.根據(jù)權利要求10的系統(tǒng)，其中第一代碼包括1和0；并且其中第二代碼包括1、0和S。
12.根據(jù)權利要求9的系統(tǒng)，其中電平編碼器包括串行到并行轉換器，把第一代碼的串行數(shù)據(jù)段轉換成第一代碼的并行數(shù)據(jù)段。輸入鎖存器，鎖存第一代碼的并行數(shù)據(jù)段；編碼塊，把第一代碼的并行數(shù)據(jù)段編碼成第二代碼的并行數(shù)據(jù)段。輸出鎖存器，鎖存第二代碼的并行數(shù)據(jù)段；以及并行到串行轉換器，把第二代碼的并行數(shù)據(jù)段轉換成第二代碼的串行數(shù)據(jù)段。
13.根據(jù)權利要求9的系統(tǒng)，其中轉換器包括預驅動器，接收第二代碼的數(shù)據(jù)段；和多電平驅動器，響應于預驅動器而產(chǎn)生電壓電平。
14.根據(jù)權利要求9的系統(tǒng)，包括第二轉換器，把電壓電平轉換為第二數(shù)據(jù)代碼；和電平解碼器，具有接收第二數(shù)據(jù)代碼的輸入端和提供第二數(shù)據(jù)代碼的數(shù)據(jù)段的輸出端。
15.一種存儲系統(tǒng)，包括控制器，包括電平解碼器，具有接收數(shù)據(jù)段的輸入端和提供指示2N加至少一個附加的電壓電平中的一個的數(shù)據(jù)代碼的輸出端，其中每個數(shù)據(jù)段被分配到各電壓電平；第一轉換器，把數(shù)據(jù)代碼轉換成這樣的電壓電平；以及控制器輸出端，提供該電壓電平；和存儲裝置，包括輸入端，接收來自控制器的電壓電平；第二轉換器，把電壓電平轉換為數(shù)據(jù)代碼；以及電平解碼器，具有接收數(shù)據(jù)代碼的輸入端和提供數(shù)據(jù)段的輸出端。
16.根據(jù)權利要求15的存儲系統(tǒng)，其中存儲裝置包括連接控制器和向其提供電壓電平的存儲器的模擬數(shù)據(jù)信道。
17.根據(jù)權利要求15的存儲系統(tǒng)，其中電平編碼器把至少一個附加電壓電平分配給低到高的數(shù)據(jù)躍遷。
18.根據(jù)權利要求17的存儲系統(tǒng)，其中電平編碼器把至少一個附加電壓電平分配給最低到最高的數(shù)據(jù)躍遷。
19.根據(jù)權利要求17的存儲系統(tǒng)，其中與到10電平的距離相比，該至少一個附加電壓電平更接近于00電平。
20.根據(jù)權利要求15的存儲系統(tǒng)，其中第一轉換器是N位數(shù)字模擬轉換器；并且其中第一轉換器在第一轉換器的輸出端產(chǎn)生2N加至少一個附加的電平。
21.根據(jù)權利要求15的存儲系統(tǒng)，其中第二轉換器是N位數(shù)字模擬轉換器；并且其中第二轉換器在第二轉換器的輸出端產(chǎn)生2N加至少一個附加的電平。
22.一種在模擬信道上傳輸數(shù)字數(shù)據(jù)段的系統(tǒng)，包括電平編碼器，將代碼分配到每個數(shù)據(jù)段，該代碼對應于2N加至少一個附加的電壓電平中的一個，其中N是每個數(shù)據(jù)段的位數(shù)；數(shù)字模擬轉換器，把代碼轉換成這樣的電壓電平。
23.根據(jù)權利要求22的系統(tǒng)，模擬數(shù)字轉換器，接收經(jīng)由模擬信道傳輸后的電壓電平，并將其轉換成其相應的代碼；和電平解碼器，把代碼轉換回到其對應的數(shù)據(jù)段。
24.根據(jù)權利要求23的系統(tǒng)，其中該代碼使數(shù)據(jù)不對稱最小化。
25.根據(jù)權利要求22的系統(tǒng)，其中電平編碼器包括串行到并行轉換器，把串行數(shù)據(jù)段轉換成并行數(shù)據(jù)段；輸入鎖存器，鎖存并行數(shù)據(jù)段；編碼塊，用該代碼對并行數(shù)據(jù)段進行編碼；輸出鎖存器，鎖存編碼后的并行數(shù)據(jù)段；以及并行到串行轉換器，把編碼的并行數(shù)據(jù)段轉換成編碼的串行數(shù)據(jù)段。
26.根據(jù)權利要求22的系統(tǒng)，其中數(shù)字模擬轉換器包括預驅動器，接收編碼的串行數(shù)據(jù)段；以及多電平驅動器，響應于預驅動器而產(chǎn)生電壓電平。
全文摘要
我們描述了一種電壓電平編碼系統(tǒng)和方法。該電壓電平編碼系統(tǒng)包括電平編碼器，該電平編碼器具有接收用第一代碼編碼的數(shù)據(jù)段的輸入端和提供指示文檔編號H04B14/04GK1713626SQ20051008133
公開日2005年12月28日 申請日期2005年6月24日 優(yōu)先權日2004年6月24日
發(fā)明者金晉賢 申請人:三星電子株式會社