專利名稱：全集成固態(tài)成象器和照相機(jī)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域涉及成象系統(tǒng)，以及更具體地說，涉及包括成象器和制做在單個(gè)芯片上的控制電路的CMOS成象系統(tǒng)，該系統(tǒng)需要低功率并且提供高質(zhì)量圖象。
背景技術(shù)：
傳統(tǒng)地，監(jiān)視系統(tǒng)不使用(use off)用于采集視頻圖象的擱板成象器(shelf imager)。典型地，這些成象器通常不小而且需要外部能源。同樣，如果捕獲的視頻包含具有亮背景的暗前景或反之亦然，這些系統(tǒng)通常不提供清楚的圖象。當(dāng)在監(jiān)視器上觀看這種視頻圖象時(shí)，能從其抽取很少的信息。
另外，當(dāng)今使用各種類型的成象器，包括電荷耦合設(shè)備(CCD)成象器以及互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)成象器。這些成象系統(tǒng)包括象素陣列，每個(gè)象素陣列包含諸如光電二極管的光敏傳感元件。
CMOS成象器通常利用有源象素傳感器陣列以及相關(guān)雙采樣電路或放大器行以采樣和保存陣列的象素成象器的指定行的輸出。術(shù)語有源象素傳感器(APS)指的是電子圖象傳感器，其中有源設(shè)備如晶體管均與每個(gè)象素有關(guān)。通常使用CMOS技術(shù)制做APS設(shè)備。
在CMOS成象系統(tǒng)中，在光學(xué)集成(optical integration)期間，根據(jù)到達(dá)光電二極管的光強(qiáng)度，每個(gè)光電二極管累積電荷，且因此累積電壓。隨著電荷累積，光電檢測(cè)器開始裝填。在CMOS系統(tǒng)中，根據(jù)由光電子產(chǎn)生的負(fù)電荷，臨時(shí)存儲(chǔ)在反向偏置光電二極管的電容上的電壓下降。在集成周期結(jié)束時(shí)在光電二極管上累積的電荷量是用于那個(gè)象素位置的象素值。然而，如果在集成周期結(jié)束前光電檢測(cè)器已經(jīng)滿了而且任何另外的光子沖擊光電檢測(cè)器，那么不能累積另外的電荷。因此，例如，提供給光電檢測(cè)器的非常亮的光能引起光電檢測(cè)器在集成周期結(jié)束前變滿并因此飽和并丟失信息。
在CCD成象系統(tǒng)中，在象素單元中集成的電荷量受光柵(photogate)下的耗盡阱的深度限制。通過將電勢(shì)提供到抵制來自光柵下的半導(dǎo)體襯底的多數(shù)載波，形成耗盡柵(depletion gate)。同樣，當(dāng)光柵遇到光子并生成光電子時(shí)，光柵下的阱的深度減小。當(dāng)用CMOS光電二極管時(shí)，如果CCD光柵遇到亮的照度，它可飽和，從而導(dǎo)致有關(guān)圖象中相對(duì)亮的目標(biāo)的信息丟失。
在2001年3月21日出版的、Levine，et al.的美國專利No.6,040,570公開了操作APS成象器以避免上述飽和問題的方法。根據(jù)該方法，在兩個(gè)步驟中使用用于成象器的偏壓電勢(shì)。在開始集成周期前，當(dāng)復(fù)位象素并累積用于集成周期的第一子區(qū)間的電荷時(shí)，施加第一電勢(shì)。在該第一子區(qū)間期間，圖象的亮的區(qū)域可使成象器部分中的光檢測(cè)器飽和。在第二集成周期子區(qū)間中，改變施加到光電二極管或光柵的偏壓以增加象素的充電容量。先前已經(jīng)飽和的象素在該第二子區(qū)間期間累積更多的電荷，提供相對(duì)于在第一子區(qū)間期間飽和的其他象素的電荷差。將在集成周期結(jié)束時(shí)在每個(gè)象素上累積的電荷提供作為用于該象素的圖象信號(hào)。因此，將每個(gè)象素的動(dòng)態(tài)范圍以及因此整個(gè)成象器擴(kuò)大到每集成周期提供更多的信息。
另外，1999年9月7日授權(quán)的、McCaffery的美國專利申請(qǐng)No.5,949,918公開了使用APS成象器、視頻處理器和雙端口存儲(chǔ)器執(zhí)行圖象增強(qiáng)的方法。視頻處理器執(zhí)行統(tǒng)計(jì)圖操作以產(chǎn)生用于該圖象的基于累積分布函數(shù)(CDF)的查找表。該查找表重新量化象素值以增加圖象中亮和/或暗目標(biāo)中間隔的象素值間的差值。當(dāng)通過視頻處理器獲得圖象數(shù)據(jù)時(shí)，通過查找表處理它以增加在視頻顯示器上可見的數(shù)據(jù)量，不管圖象的背景或前景的強(qiáng)度如何。
最好在單個(gè)芯片CMOS成象器中使用兩個(gè)處理來提供低成本、低功率成象器。

發(fā)明內(nèi)容
本發(fā)明是在單個(gè)集成電路上實(shí)現(xiàn)的CMOS成象設(shè)備。設(shè)備包括APS成象器，該成象器包含提供表示場(chǎng)景的信號(hào)的擴(kuò)展的動(dòng)態(tài)范圍(XDR)象素陣列。該設(shè)備進(jìn)一步包括圖象處理器，用于計(jì)算圖象的可控函數(shù)(controllable function)，并使用該函數(shù)來調(diào)整成象器的擴(kuò)展的動(dòng)態(tài)范圍以及根據(jù)可控函數(shù)，重新量化從成象器接收的信號(hào)。
根據(jù)本發(fā)明的一個(gè)方面，圖象處理器包括統(tǒng)計(jì)圖函數(shù)(histogramming function)，控制應(yīng)用于成象器的偏置電勢(shì)來實(shí)現(xiàn)擴(kuò)展的動(dòng)態(tài)范圍特征。
根據(jù)本發(fā)明的另一方面，成象設(shè)備包括用于存儲(chǔ)可控函數(shù)和處理過的視頻信號(hào)的存儲(chǔ)器。該存儲(chǔ)器存儲(chǔ)圖象信號(hào)的全幀并提供該圖象幀為兩個(gè)連續(xù)場(chǎng)。
根據(jù)本發(fā)明的另一方面，成象設(shè)備包括將由成象器提供的視頻圖象轉(zhuǎn)換成標(biāo)準(zhǔn)格式的電路。
根據(jù)本發(fā)明的另一方面，成象設(shè)備包括功率監(jiān)視電路，引起成象系統(tǒng)與線路電流同步。
附圖的簡(jiǎn)單說明當(dāng)結(jié)合附圖閱讀時(shí)，本發(fā)明最好從下述詳細(xì)的說明來理解。強(qiáng)調(diào)的是根據(jù)慣例，圖形的各種特征未比例化。相反，為清楚起見，可任意擴(kuò)大或縮小各種特征的尺寸。附圖中包含的是以下圖形

圖1是本發(fā)明的示例性實(shí)施例的高級(jí)框圖；圖2是示例說明在本發(fā)明的示例性實(shí)施例中包含的功能塊的框圖；圖3是示例說明在本發(fā)明的示例性實(shí)施例中的信號(hào)流動(dòng)的框圖；圖4A、4B、4C和4D是用于描述本發(fā)明的操作的電壓時(shí)間比的圖；以及圖5是用于描述本發(fā)明的操作的流程圖。
具體實(shí)施例方式
現(xiàn)在參考圖1，示出了本發(fā)明的成象設(shè)備的示例性實(shí)施例的高級(jí)框圖。使用工業(yè)標(biāo)準(zhǔn)CMOS處理，可將所有各個(gè)部件制做在單個(gè)硅晶片上。成象系統(tǒng)100包括有源象素傳感(APS)成象器110。APS成象器110包含一光電檢測(cè)器陣列并可是例如640(H)×480(V)光電二極管陣列。在本發(fā)明的示例性實(shí)施例中，以逐行掃描方式采樣每個(gè)光電二極管、以每秒30幀的速率產(chǎn)生連續(xù)的640×480象素圖象幀。成象系統(tǒng)100將逐行掃描的視頻幀轉(zhuǎn)換成以每秒60場(chǎng)的速率隔行掃描視頻場(chǎng)。從逐行掃描幀生成隔行掃描場(chǎng)的該方法有助于降低運(yùn)動(dòng)污跡(artifact)，例如垂直點(diǎn)蠕動(dòng)和30hz污跡。APS成象器110也可是諸如在Levine等的美國專利6,040.570中描述的成象器，該成象器包括一行擴(kuò)展的動(dòng)態(tài)范圍采樣以及保存電路111、以及一行線性采樣和保存電路112。在轉(zhuǎn)換成可觀看的模擬信號(hào)前，將每個(gè)光電檢測(cè)器或象素元件的輸出傳送給ASIC120用于進(jìn)一步處理。
將輸入電壓加在3.3V調(diào)節(jié)器150上，然后3.3V調(diào)節(jié)器150通過一充電泵160饋送該輸入電壓，充電泵為ASIC120和其他電路提供工作電壓。在本發(fā)明的示例性實(shí)施例中，充電泵160增加由調(diào)節(jié)器150提供的3.3V以便為APS成象器110提供5V信號(hào)。該增加的用于APS成象器110的電源電壓允許其產(chǎn)生具有更寬的動(dòng)態(tài)范圍的視頻信號(hào)，因?yàn)楦叩碾妷弘娖娇捎糜跀U(kuò)展的動(dòng)態(tài)范圍電路。3.3V調(diào)節(jié)器150也將信號(hào)提供給監(jiān)控器電路170，監(jiān)控器電路170將起動(dòng)信號(hào)提供給ASIC120。根據(jù)需要，提供清零起動(dòng)脈沖并幾乎允許由ASIC立即響應(yīng)的監(jiān)控器電路170觸發(fā)ASIC120。這允許在最初觸發(fā)后很短的時(shí)間內(nèi)捕獲場(chǎng)景。在本發(fā)明的示例性實(shí)施例中，監(jiān)控器電路170響應(yīng)交流電路(AC)線路電壓以提供60Hz速率的觸發(fā)脈沖。如下所述，通過ASIC120將這些脈沖轉(zhuǎn)換成30Hz脈沖以便從APS成象器110抽取逐行掃描圖象數(shù)據(jù)。該60Hz脈沖用來表示何時(shí)應(yīng)當(dāng)從存儲(chǔ)的幀圖象提供每一個(gè)場(chǎng)圖象。
象素復(fù)位電路180用來將偏置電勢(shì)提供給APS成象器的每個(gè)象素單元，根據(jù)需要，以便以擴(kuò)展的動(dòng)態(tài)范圍模式操作傳感器。象素復(fù)位電路受ASIC120控制，響應(yīng)由統(tǒng)計(jì)圖函數(shù)生成的信號(hào)。
雙端口靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)130以及視頻數(shù)模轉(zhuǎn)換器(DAC)140被耦合到ASIC120。SARM130是雙端口的，因此，它能存儲(chǔ)從ASIC120傳送的幀數(shù)據(jù)以及象素處理所需的查找表(LUT)，同時(shí)，將存儲(chǔ)的圖象數(shù)據(jù)提供給視頻DAC140。
ASIC120僅選擇存儲(chǔ)的逐行掃描圖象的偶數(shù)行，并增加水平和垂直同步信號(hào)并將合成信號(hào)提供給DAC140以產(chǎn)生偶數(shù)圖象場(chǎng)。用相同的方式，ASIC120處理存儲(chǔ)的幀的奇數(shù)行并將這些提供給DAC140以產(chǎn)生奇數(shù)圖象場(chǎng)。當(dāng)將奇數(shù)圖象場(chǎng)提供給DAC時(shí)，ASIC120將下一逐行掃描幀存儲(chǔ)到SARM130中。在本發(fā)明的示例性實(shí)施例中，DAC140提供符合工業(yè)標(biāo)準(zhǔn)格式(例如RS-170)的單色模擬視頻圖象用于顯示和/或記錄在工業(yè)標(biāo)準(zhǔn)設(shè)備上。
ASIC120包括控制電路，用于控制APS成象器110、存儲(chǔ)器130以及DAC140和處理由APS成象器110收集的象素?cái)?shù)據(jù)的電路。如圖2所示，ASIC120從時(shí)鐘電路212接收時(shí)鐘信號(hào)210。ASIC120中的定時(shí)函數(shù)(timing function)214使用時(shí)鐘信號(hào)210來控制象素復(fù)位電路180和控制存儲(chǔ)器130的讀和寫操作。ASIC120也使用該定時(shí)函數(shù)來生成水平和垂直同步信號(hào)以及由存儲(chǔ)器控制和統(tǒng)計(jì)圖塊216執(zhí)行的所有視頻處理。
輸出控制塊218將水平和垂直同步信號(hào)增加到從存儲(chǔ)器130讀出的隔行視頻信號(hào)中并將合成的信號(hào)傳送給視頻DAC140。這導(dǎo)致與RS-170不符(complaint)的合成視頻輸出。
存儲(chǔ)器控制和統(tǒng)計(jì)圖塊216也執(zhí)行例如在1999年9月7日授權(quán)的Mccaffrey的美國專利5,949,918中描述過的視頻處理。執(zhí)行視頻數(shù)據(jù)的偽隨機(jī)采樣以生成亮度級(jí)的統(tǒng)計(jì)圖。將統(tǒng)計(jì)圖轉(zhuǎn)換成累積分布函數(shù)(CDF)并存儲(chǔ)在存儲(chǔ)器130中?；贑DF創(chuàng)建查找表(LUT)220并也存儲(chǔ)在存儲(chǔ)器130中。象素?cái)?shù)據(jù)的每個(gè)單元通過ASIC120至LUT220處理以增加在每幀中的可觀看數(shù)據(jù)。
如參考專利中所述，LUT220將從成象器返回的象素值轉(zhuǎn)換成存儲(chǔ)在存儲(chǔ)器130中的輸出象素值。LUT220重新量化象素值以在緊密間隔值之間進(jìn)行區(qū)分。如果，例如，由第一圖象的統(tǒng)計(jì)圖函數(shù)生成的CDF表示圖象包括i)僅相對(duì)暗的圖象數(shù)據(jù)；ii)僅相對(duì)亮的圖象數(shù)據(jù)或iii)暗圖象數(shù)據(jù)和亮圖象數(shù)據(jù)與具有暗圖象數(shù)據(jù)與亮圖象數(shù)據(jù)間的象素值的可忽略數(shù)據(jù)的混合數(shù)據(jù)，那么，ASIC120將生成將一些暗和/或亮象素值分別轉(zhuǎn)換成更亮和/或更暗值以便在沒有顯示出顯著的變化的圖象區(qū)域中提供更多對(duì)比度的LUT。該轉(zhuǎn)換基于象素的相對(duì)值。因此，圖象中的更亮的象素保持亮以及更暗的象素保持暗。
在本發(fā)明的示例性實(shí)施例中，存儲(chǔ)器控制和統(tǒng)計(jì)圖電路216生成用于每個(gè)接收到的圖象的CDF和LUT。然而，LUT并不用在從其生成的圖象上，而是用在下一隨后的圖象上。然而，估計(jì)其他方案也可使用。例如，統(tǒng)計(jì)圖函數(shù)可生成僅用于每第N個(gè)圖象的LUT，其中N是整數(shù)，例如10。另外，統(tǒng)計(jì)圖函數(shù)也可使用一個(gè)幀周期用于分析而另一幀周期用于生成LUT。在該另一實(shí)施例中，LUT將不用于該序列中的下一圖象，而是用于在用于生成LUT的圖象后產(chǎn)生的第二圖象。
在本發(fā)明的示例性實(shí)施例中，存儲(chǔ)器控制和統(tǒng)計(jì)圖電路216與象素復(fù)位電路180交互作用以確保處理過的圖象數(shù)據(jù)顯示出具有最小量化矢真的良好的動(dòng)態(tài)范圍。該交互作用在下面參考圖4A至4D以及5來描述。
圖3表示本發(fā)明的示例性實(shí)施例的框圖。圖3說明在設(shè)備100中數(shù)據(jù)和控制信號(hào)的流動(dòng)。如上所述，ASIC120將定時(shí)和控制信號(hào)302傳送給APS成象器110。APS成象器110生成并以單個(gè)圖象幀序列的形式將圖象數(shù)據(jù)303傳送到ASIC120用于處理。傳送幀(視頻)304序列并與CDF306一起存儲(chǔ)在存儲(chǔ)器130中。然后，ASIC120處理逐行掃描視頻并以隔行模式讀出圖象。ASIC120將控制和其他必要的信號(hào)增加到隔行視頻308、將視頻308傳送到視頻DAV140，進(jìn)而，視頻DAC140輸出該信號(hào)作為模擬合成視頻信號(hào)310。圖3中示出的所有功能塊使用CMOS方法被制做在單個(gè)芯片上。
圖4A至4D是用于描述統(tǒng)計(jì)圖函數(shù)216和復(fù)位電路180間的交互作用的時(shí)間電壓比的圖。曲線410、412、414和416表示不同的照明強(qiáng)度，以及410是最強(qiáng)的而416是最弱的。時(shí)間值It表示集成投射在該象素上的光的時(shí)間間隔。如圖4所示，亮度級(jí)410、412和414在時(shí)間IT上呈現(xiàn)相等，因?yàn)檫@些亮度級(jí)的每一個(gè)使成象器飽和。如上授予Levine的參考專利所述，用來增加成象器的對(duì)比度的一種方法是在集成周期的第一部分期間，將成象器復(fù)位到第一級(jí)，然后在該周期的后一部分期間增加復(fù)位級(jí)(reset level)。
如圖4B所示，成象器被復(fù)位以便在集成周期開始處它具有電荷積累電勢(shì)P1。在時(shí)間T1，累積電勢(shì)增加到P2，允許在成象器上累積另外的電荷。如圖4B所示，現(xiàn)在僅亮度級(jí)410使圖象飽和(即410A)。由于增加的復(fù)位電勢(shì)，將亮度級(jí)412和414可區(qū)分成單獨(dú)級(jí)。即使這些電勢(shì)是可區(qū)分的，不能區(qū)分大于410的亮度級(jí)而且最終級(jí)間的差量不表示照明的相對(duì)水平。
增加另一復(fù)位電勢(shì)(P3)，如圖4C所示，允許區(qū)分更多的照明水平但不增加照明的相對(duì)值間的差。如圖4D所示，增加另一復(fù)位級(jí)(P4)則增加可檢測(cè)的照明水平并且在輸出值的范圍上擴(kuò)展這些照明水平。注意410″、412′、414′以及416在它們的輸出值中很容易區(qū)分。
本發(fā)明將復(fù)位級(jí)的操作與統(tǒng)計(jì)圖電路組合以便從成象器110獲得具有增加的對(duì)比度的圖象。在本發(fā)明的示例性實(shí)施例中，各個(gè)復(fù)位級(jí)以及定時(shí)是固定的而且ASIC使用兩比特的值發(fā)信號(hào)通知象素復(fù)位電路以施加具體的復(fù)位級(jí)。復(fù)位級(jí)的施加的定時(shí)可是預(yù)定的或可調(diào)節(jié)作為根據(jù)下面參考圖5描述的過程的一部分。在本發(fā)明的示例性實(shí)施例中，系統(tǒng)將復(fù)位電勢(shì)序列施加到成象器上以便獲得具有良好動(dòng)態(tài)范圍的圖象。該序列可是單個(gè)電勢(shì)，如圖4A所示，或電勢(shì)的序列組合，如圖4B-4D所示。當(dāng)接收每個(gè)新圖象時(shí)，連續(xù)更新該復(fù)位電勢(shì)設(shè)置。如同統(tǒng)計(jì)圖信息，從每個(gè)圖象生成的復(fù)位電勢(shì)設(shè)置被提供給下一圖象。有關(guān)如何根據(jù)統(tǒng)計(jì)圖函數(shù)修改復(fù)位電勢(shì)序列的判定如圖5的流程圖所示。
在該流程圖的第一步，步驟510中，ASIC120從成象器陣列110接收?qǐng)D象并生成統(tǒng)計(jì)圖。在步驟512，該處理確定圖象是否包括具有低動(dòng)態(tài)范圍的亮的區(qū)域。例如，如果用于該圖象的統(tǒng)計(jì)圖具有用于該成象器的最大亮度級(jí)或附近(例如10％內(nèi))相當(dāng)多個(gè)象素(例如，超過100)，則可做出該確定。
如果不存在這樣的區(qū)域，那么成象器可受益于使用復(fù)位序列，該復(fù)位序列具有較低的動(dòng)態(tài)范圍，因此，用于每個(gè)圖象級(jí)的較大的量化分辨率。在這種情況下，步驟520確定當(dāng)前使用的復(fù)位序列是否是第一序列，即，與最低動(dòng)態(tài)范圍相應(yīng)的序列。如果是，那么可能沒有進(jìn)一步的改善，并且控制傳送到步驟526，過程結(jié)束。如果當(dāng)前序列不是第一序列，那么執(zhí)行步驟522，該步驟確定序列先前是否改變過，以及如果是的話，是否在圖象中有改善?？赏ㄟ^例如將用于當(dāng)前圖象的統(tǒng)計(jì)圖中的最高級(jí)與來自緊在前圖象的相應(yīng)級(jí)進(jìn)行比較來測(cè)量圖象中的改善。如果當(dāng)前圖象是較亮的目標(biāo)，那么改變復(fù)位序列改善了圖象。如果在步驟522，存在先前序列改變而在圖象中沒有改善，那么控制轉(zhuǎn)到步驟526。否則，執(zhí)行步驟524，步驟524將復(fù)位序列改變成與下一較低動(dòng)態(tài)范圍對(duì)應(yīng)的序列，然后控制轉(zhuǎn)到步驟526。
如果在步驟512，的確存在相對(duì)大的亮的區(qū)域，那么成象器可受益于使用具有較高動(dòng)態(tài)范圍的復(fù)位序列。在這種情況下，步驟514確定當(dāng)前正使用的復(fù)位序列是否是最后一個(gè)序列，即與最高動(dòng)態(tài)范圍對(duì)應(yīng)的序列。如果是，那么可能沒有進(jìn)一步的改善并且控制轉(zhuǎn)到步驟526。如果當(dāng)前序列不是最后一個(gè)序列，那么執(zhí)行步驟516，步驟516確定該序列先前是否改變過，如果是的話，圖象中是否有改善之處。可通過例如將用于當(dāng)前圖象的統(tǒng)計(jì)圖中的最高級(jí)的象素的數(shù)量與來自緊接在前圖象的相應(yīng)的象素的對(duì)應(yīng)數(shù)量進(jìn)行比較來測(cè)量圖象中的改善。如果當(dāng)前圖象在該級(jí)具有比先前圖象更少的象素，那么改變復(fù)位序列改善圖象。如果在步驟516，存在先前序列改變但圖象中沒有改善，那么控制轉(zhuǎn)到步驟526。否則，執(zhí)行步驟518，步驟518將復(fù)位序列改變成與下一較高動(dòng)態(tài)范圍對(duì)應(yīng)的一個(gè)序列，然后控制轉(zhuǎn)到步驟526。
在ASIC120調(diào)整復(fù)位序列的同時(shí)，也執(zhí)行統(tǒng)計(jì)圖操作。因此反復(fù)增加圖象的整個(gè)對(duì)比度以及量化分辨率直到達(dá)到最好的可能值。因?yàn)檎障鄼C(jī)連續(xù)監(jiān)視圖象質(zhì)量并調(diào)整XDR參數(shù)以及統(tǒng)計(jì)圖LUT，照相機(jī)連續(xù)調(diào)整環(huán)境照明狀況。
雖然根據(jù)用于調(diào)整視頻信號(hào)的動(dòng)態(tài)范圍的適應(yīng)性方法描述了本系統(tǒng)，預(yù)期本系統(tǒng)可被實(shí)現(xiàn)為一可編程系統(tǒng)。在監(jiān)視應(yīng)用中，例如，可基于固定的掃描路徑的照相機(jī)位置、時(shí)刻、年的偶數(shù)天確定各個(gè)不同的復(fù)位序列以及LUT?？蓪⑦@些參數(shù)編程到ASIC120中或可外部提供給ASIC120，例如，通過單個(gè)比特的I2C總線。因此，可根據(jù)預(yù)定的標(biāo)準(zhǔn)來編程該系統(tǒng)以產(chǎn)生最佳圖象。
盡管已經(jīng)根據(jù)一個(gè)或多個(gè)示例性實(shí)施例描述過本發(fā)明，預(yù)期可根據(jù)在后附權(quán)利要求書的范圍內(nèi)的概述實(shí)現(xiàn)本發(fā)明。
權(quán)利要求
1.一種單芯片、CMOS成象設(shè)備，包括用于提供表示場(chǎng)景的信號(hào)的象素陣列；擴(kuò)展的動(dòng)態(tài)范圍采樣和保存電路行，用于接收來自所述象素陣列的信號(hào)；線性采樣和保存電路行，用于接收來自所述象素陣列的另一信號(hào)；圖象處理器，用于確定一可控函數(shù)以及用于根據(jù)所述可控函數(shù)，處理從所述擴(kuò)展的動(dòng)態(tài)范圍采樣和保存電路以及所述線性采樣和保存電路接收的多個(gè)信號(hào)以形成處理過的視頻信號(hào)；以及存儲(chǔ)器，用于存儲(chǔ)所述可控函數(shù)以及所述處理過的視頻信號(hào)。
2.如權(quán)利要求1所述的設(shè)備，其特征在于所述存儲(chǔ)器是雙端口的。
3.如權(quán)利要求1所述的設(shè)備，其特征在于所述圖象處理器將定時(shí)和控制信號(hào)傳送給所述象素陣列。
4.如權(quán)利要求1所述的設(shè)備，進(jìn)一步包括穩(wěn)壓電源。
5.如權(quán)利要求4所述的設(shè)備，進(jìn)一步包括用于從所述穩(wěn)壓電源接收定時(shí)信號(hào)的監(jiān)視器電路。
6.如權(quán)利要求5所述的設(shè)備，其特征在于所述監(jiān)視器電路的輸出包括用于所述圖象處理器的觸發(fā)脈沖。
7.如權(quán)利要求1所述的設(shè)備，進(jìn)一步包括耦合到所述圖象處理器的數(shù)-模轉(zhuǎn)換器以便將所述處理過的圖象信號(hào)轉(zhuǎn)換成預(yù)定格式。
8.如權(quán)利要求7所述的設(shè)備，其特征在于所述數(shù)-模轉(zhuǎn)換器的輸出是隔行視頻信號(hào)。
9.如權(quán)利要求7所述的設(shè)備，其特征在于所述數(shù)-模轉(zhuǎn)換器輸出RS-170不符的視頻信號(hào)。
10.如權(quán)利要求1所述的設(shè)備，其特征在于所述象素陣列包含光電檢測(cè)器陣列。
11.如權(quán)利要求1所述的設(shè)備，其特征在于所述象素陣列是有源象素傳感器設(shè)備。
12.如權(quán)利要求1所述的設(shè)備，其特征在于所述圖象處理器基于以下至少一個(gè)是可編程的i)成象設(shè)備的位置、ii)成象設(shè)備的掃描路徑、iii)時(shí)刻以及iv)年月日。
13.一種處理來自成象設(shè)備的信號(hào)的方法，包括步驟a)從圖象陣列接收表示場(chǎng)景的圖象；b)生成圖象的統(tǒng)計(jì)圖；c)基于統(tǒng)計(jì)圖，確定圖象是否包括具有預(yù)定亮度和預(yù)定動(dòng)態(tài)范圍的部分；d)基于步驟c)的結(jié)果，確定當(dāng)前復(fù)位序列是否是初始復(fù)位序列；e)基于步驟d)的確定，確定當(dāng)前復(fù)位序列是否改變過以及在步驟a)中接收的圖象是否是在緊接的在前圖象上改善過的圖象；以及f)基于步驟e)的結(jié)果，改變復(fù)位序列。
14.如權(quán)利要求13所述的方法，進(jìn)一步包括步驟g)基于步驟c)的結(jié)果，確定當(dāng)前復(fù)位序列是否已經(jīng)從最后一個(gè)復(fù)位序列改變過；h)基于步驟g)的結(jié)果，確定當(dāng)前復(fù)位序列是否先前被改變過；i)基于步驟h)的結(jié)果，確定在圖象中是否有改善；以及j)基于步驟i)的結(jié)果，改變復(fù)位級(jí)。
15.如權(quán)利要求13所述的方法，進(jìn)一步包括在復(fù)位序列調(diào)整期間同時(shí)執(zhí)行統(tǒng)計(jì)圖操作的步驟。
16.如權(quán)利要求13所述的方法，其特征在于所述步驟b)的確定基于至少具有100個(gè)象素的圖象的統(tǒng)計(jì)圖，所述至少100個(gè)象素是在用于圖象陣列的最大亮度級(jí)的約10％之內(nèi)。
17.如權(quán)利要求13所述的方法，其特征在于所述步驟e)的確定基于將步驟b)中生成的統(tǒng)計(jì)圖的最高級(jí)與用于緊接在前圖象的統(tǒng)計(jì)圖的最高級(jí)進(jìn)行比較。
全文摘要
示出了用于捕獲視頻圖象的單芯片CMOS設(shè)備。該設(shè)備包括包含用于提供表示場(chǎng)景的信號(hào)的象素陣列的APS成象器、用于從該象素陣列接收信號(hào)的擴(kuò)展的動(dòng)態(tài)范圍采樣和保存電路行、以及用于從該象素陣列接收另一信號(hào)的線性采樣和保存電路行。同時(shí)還包括用于確定可控函數(shù)以及用于根據(jù)所述可控函數(shù)，處理從擴(kuò)展的動(dòng)態(tài)范圍采樣和保存電路以及所述線性采樣和保存電路接收的多個(gè)信號(hào)以形成處理過的視頻信號(hào)的圖象處理器。另外包括用于存儲(chǔ)所述可控函數(shù)以及所述處理過的視頻信號(hào)的存儲(chǔ)器。
文檔編號(hào)H04N5/378GK1623322SQ02802741
公開日2005年6月1日 申請(qǐng)日期2002年8月23日 優(yōu)先權(quán)日2001年8月24日
發(fā)明者納森尼爾·約瑟夫·麥卡弗里, 彼得·費(fèi)迪南德·澤魯?shù)? 斯科特·托馬斯·史密斯, 約翰·托馬斯·卡利諾夫斯基 申請(qǐng)人:迪亞洛格半導(dǎo)體有限公司