專利名稱：用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有線傳輸系統(tǒng)，尤其涉及一種用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口。
背景技術(shù)：
在我國信號處理系統(tǒng)中，大多采用如下結(jié)構(gòu)下位機(jī)只負(fù)責(zé)數(shù)據(jù)采集和信號預(yù)處理并將數(shù)據(jù)通過某種接口(串行口、并行口等)傳送到上位機(jī)的功能，信號處理任務(wù)(如譜處理、數(shù)字濾波、相關(guān)分析等)、應(yīng)用、數(shù)據(jù)保存與顯示等都由上位機(jī)(一般是PC)來完成，這樣的通信接口數(shù)據(jù)傳輸率不大，而且傳輸距離不遠(yuǎn)。隨著DSP技術(shù)的廣泛應(yīng)用，現(xiàn)在逐漸開始采用國際流行的信號處理結(jié)構(gòu)，即利用專用DSP處理器完成信號處理，PC機(jī)進(jìn)行參數(shù)設(shè)置、顯示、數(shù)據(jù)存儲等，下位機(jī)與上位機(jī)的通訊采用傳輸率高的接口方式，比如PCI總線、USB等，但是這樣的系統(tǒng)依然不能實(shí)現(xiàn)遠(yuǎn)距離數(shù)據(jù)傳輸和分布式計(jì)算的功能。

發(fā)明內(nèi)容
本發(fā)明提供一種用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口，用于解決在基于以太網(wǎng)的實(shí)時(shí)信號分析系統(tǒng)中信號分析儀與上位機(jī)PC機(jī)的以太網(wǎng)遠(yuǎn)距離通信問題。
本發(fā)明采用的技術(shù)方案是它包括雙口RAM存儲器電路，以太控制器電路，RAM數(shù)據(jù)存儲器電路，ROM程序存儲器電路，EEPROM存儲器電路，以太網(wǎng)收發(fā)器電路；雙RAM存儲器電路一端經(jīng)引出線接口插座DSP，另一端與以太網(wǎng)控制器電路相連接，以太網(wǎng)控制器電路分別與RAM數(shù)據(jù)存儲器電路、ROM程序存儲器電路、EEPROM存儲器電路、以太網(wǎng)收發(fā)器電路一端相連接，以太網(wǎng)收發(fā)器電路另一端與以太網(wǎng)傳輸電纜相連接。
本發(fā)明結(jié)合以太網(wǎng)和嵌入式技術(shù)提供了一種用于完成信號分析儀與上位機(jī)PC機(jī)之間進(jìn)行以太網(wǎng)遠(yuǎn)距離數(shù)據(jù)通信的以太網(wǎng)通信接口。在基于以太網(wǎng)的信號分析系統(tǒng)中，通過軟件的支持，數(shù)據(jù)的傳送可以依靠TCP/IP協(xié)議進(jìn)行，其所具有的網(wǎng)絡(luò)功能并不要求作為上位機(jī)的PC機(jī)與數(shù)據(jù)采集分析儀處在同一局域網(wǎng)內(nèi)，因此只要能連上Internet網(wǎng)且滿足帶寬要求，就可以方便地在任何地點(diǎn)、任何時(shí)間采集和分析數(shù)據(jù)，甚至在辦公室進(jìn)行遠(yuǎn)程測試、控制，而不論測試地點(diǎn)在世界各地的那個(gè)角落。
本發(fā)明與背景技術(shù)相比，所具有的有益的效果是1.通過這種以太網(wǎng)通信接口，使信號分析儀實(shí)現(xiàn)了遠(yuǎn)距離數(shù)據(jù)通信和分布式計(jì)算的功能，在包含TCP/IP協(xié)議的嵌入式操作系統(tǒng)的支持下，信號分析儀可以直接與上位PC機(jī)進(jìn)行基于TCP/IP協(xié)議的Internet數(shù)據(jù)通信；2.結(jié)構(gòu)簡捷，整個(gè)以太網(wǎng)通信接口是一個(gè)占用空間很小的嵌入式系統(tǒng)，便于集成到信號分析儀中；3.性價(jià)比高，通過增加一個(gè)以太網(wǎng)通信接口就使得信號分析儀具有Internet上網(wǎng)的功能；4.應(yīng)用范圍廣，它既可以用于信號分析儀中，也可以用于很多其他有上網(wǎng)需求的工業(yè)儀器和家用電器當(dāng)中。


圖1是本發(fā)明的結(jié)構(gòu)框圖；圖2是雙口RAM存儲器電路圖；圖3是以太網(wǎng)控制器MC68EN360電路圖；圖4是RAM數(shù)據(jù)存儲器電路圖；圖5是ROM程序存儲器電路圖；圖6是EEPROM存儲器電路圖；圖7是以太網(wǎng)收發(fā)器MC68610電路圖。
具體實(shí)施例方式
如圖1所示，本發(fā)明的結(jié)構(gòu)框圖由附圖1給出。它包括雙口RAM存儲器電路1，以太網(wǎng)控制器MC68EN360電路2，RAM數(shù)據(jù)存儲器電路3，ROM程序存儲器電路4，EEPROM存儲器電路5，以太網(wǎng)收發(fā)器MC68160電路6。
如圖2所示，雙口RAM存儲器電路1包括地址線A1～A10，數(shù)據(jù)線D0～D15，由CS1，R/W，BUSY，INT，OE組成的控制線，2片并聯(lián)的CY7C131雙口RAM存儲器，上拉電阻R7，R8，R9，R10，R11，R12，R13，R14，以及34PIN引出線接口插座。以太網(wǎng)控制器MC68EN360通過地址線，數(shù)據(jù)線和控制線讀寫控制CY7C131雙口RAM存儲器，DSP則通過34PIN引出線讀寫控制CY7C131雙口RAM存儲器。雙口RAM存儲器電路，它作為DSP與以太網(wǎng)控制器MC68EN360之間的接口。
如圖3所示，以太網(wǎng)控制器電路2為以太網(wǎng)控制MC68EN360電路包括MC68EN360芯片，四角晶振SARONIX，由SW1，R3，R6組成的復(fù)位開關(guān)電路，背景調(diào)試接口BDMPIN，由電阻R1，R2，R4，R5和C1，C2組成的電源保護(hù)電路。以太網(wǎng)控制器MC68EN360電路見附圖4，MC68EN360是主頻33MHz的32位MPU，是整個(gè)以太網(wǎng)接口的控制器。
如圖4所示，RAM數(shù)據(jù)存儲器電路3包括2片并聯(lián)的CY7C1021 SRAM作為數(shù)據(jù)存儲區(qū)以及運(yùn)行時(shí)的程序存儲區(qū)，通過數(shù)據(jù)線D0～D31，地址線A0～A15，控制線CS3，OE，WE0，WE2與MC68EN360相連。
如圖5所示；ROM程序存儲器電路4包括8位flash ROM AM29F040-90JC(32)作為固化的程序存儲區(qū)，通過數(shù)據(jù)線D24～D31，地址線A0～A18，控制線CS0，OE，WE0與MC68EN360相連。
如圖6所示，EEPROM存儲器電路5包括256字節(jié)串口E2PROM X25045通過引線SPISEL，SPIRXD，RST，SPICLK，SPITXD與MC68EN360相連，R15是復(fù)位上拉電阻。其用途在于在掉電情況下能保存應(yīng)用中可能發(fā)生變動(dòng)的數(shù)據(jù)，如系統(tǒng)硬件設(shè)置密碼，TCP/IP地址等。
如圖7所示，以太網(wǎng)收發(fā)器電路6為以太網(wǎng)收發(fā)器MC68160電路，包括MC68160芯片，MC68610與MC68EN360之間的數(shù)據(jù)發(fā)送與控制線發(fā)送時(shí)鐘TCLK，發(fā)送允許TENA，發(fā)送數(shù)據(jù)TX，沖突CLSN，接收時(shí)鐘RCLK，接收允許RENA，接收數(shù)據(jù)RX，以及四根自診斷控制線LOOP，TPSQEL，TPFULDL，TPAPCE；由發(fā)光二極管LED1～LED6和電阻R17～R22組成的狀態(tài)指示燈控制電路；由20MHz晶振Y1，電容C18，C19組成的晶振電路；由電容C4，C5，C16，C17，C20，C21，電阻R26組成的電源保護(hù)電路；由電平轉(zhuǎn)換芯片PE-65424，電容CPT1，CPT2，電阻R23，R24，R25組成的電氣隔離電路；以太網(wǎng)雙絞線接口RJ45；下拉電阻R16。它作為以太網(wǎng)控制器MC68EN360與以太網(wǎng)傳輸電纜之間的接口，其電路圖由附圖3給出。
下面對本發(fā)明的工作過程加以說明1、系統(tǒng)上電啟動(dòng)后，程序由ROM程序存儲器讀入RAM存儲器，并開始執(zhí)行；2、通過雙口RAM存儲器，MC68EN360和信號分析儀中負(fù)責(zé)數(shù)據(jù)采集與信號處理的DSP系統(tǒng)完成消息傳送和數(shù)據(jù)傳輸；3、MC68EN360將要上傳給上位機(jī)PC機(jī)的數(shù)據(jù)和消息根據(jù)協(xié)議要求封裝成固定格式的數(shù)據(jù)幀，同時(shí)將上位機(jī)PC機(jī)下傳的數(shù)據(jù)幀還原為原始數(shù)據(jù)和消息。
4、MC68EN360通過MC68160電路發(fā)送數(shù)據(jù)幀到上位機(jī)PC機(jī)，接收從上位機(jī)PC機(jī)下傳的數(shù)據(jù)幀。這個(gè)過程以下分別加以說明1)以太網(wǎng)數(shù)據(jù)幀發(fā)送當(dāng)主機(jī)允許發(fā)送器，以太網(wǎng)控制器查詢信道Tx BD表中的第一個(gè)Tx BD。查詢每128個(gè)串行時(shí)鐘產(chǎn)生一次。若用戶有一幀已準(zhǔn)備好發(fā)送，可置位發(fā)送需求寄存器的TOD位，以清除等待下一查詢到來。當(dāng)有一幀要發(fā)送，以太網(wǎng)控制器將開始從數(shù)據(jù)緩沖區(qū)取數(shù)據(jù)(以太網(wǎng)控制器首先發(fā)送字節(jié)LSB)，確認(rèn)TENA，開始發(fā)送預(yù)同步序列，幀起始定界符和幀信息。但若線忙，則控制器將推遲發(fā)送(載波監(jiān)聽有效)。發(fā)送前，控制器等待載波監(jiān)聽變?yōu)闊o效。一旦載波監(jiān)聽變?yōu)闊o效，控制器將確定其無效時(shí)間是否延續(xù)有6.0us。若是這樣，則等待一額外3.6us后開始發(fā)送(即，載波監(jiān)聽初始變?yōu)闊o效后的9.6us)。若發(fā)送幀期間產(chǎn)生一沖突以太網(wǎng)控制器遵循特定的退卻步驟，試圖重新發(fā)送該幀，這種嘗試有一門檻限定值。。若幀的發(fā)送期間產(chǎn)生沖突，以太網(wǎng)控制器將回到第一個(gè)緩沖區(qū)來發(fā)送，對第一緩沖的唯一限制是它至少應(yīng)包括9字節(jié)。
當(dāng)已到達(dá)當(dāng)前BD的末尾，而Tx BD中的位L被置位，則加上FCS字節(jié)(32位CRC(周期余度檢查))(若Tx BD內(nèi)的位TC被置位)，并反向TENA。這樣告訴EEST、產(chǎn)生非法Manchester編碼以表明以太網(wǎng)幀的結(jié)束。
2)以太網(wǎng)數(shù)據(jù)幀接收主機(jī)允許以太網(wǎng)接收器時(shí)，若CLSN被取反，只要RENA信號有效，它將立即進(jìn)入搜索方式。該方式下，當(dāng)數(shù)據(jù)一位一位地移入接收移位寄存器時(shí)(以太網(wǎng)控制器首先接收串行數(shù)據(jù)LSB)，寄存器的內(nèi)容和數(shù)據(jù)同步寄存器內(nèi)的SYNI段內(nèi)容相比較。該比較功能在幀起始后一定數(shù)目時(shí)鐘內(nèi)有效(根據(jù)PSMR中的NIB位而定)。若二者不相等，移入下一位，繼續(xù)進(jìn)行比較。若從幀起始的位14到21間檢測到雙o或雙1錯(cuò)誤，則該幀被拒絕。若從幀起始的21位之后到幀起始定界符之間檢測到雙o錯(cuò)誤，該幀也會被拒絕。若寄存器匹配，則終止搜索方式，開始裝組字符。
當(dāng)接收器檢測到幀的第一個(gè)字節(jié)，以太網(wǎng)控制器執(zhí)行幀的地址識別功能。接收器可接收物理(單個(gè))、成組(多點(diǎn)播送)和廣播地址。只有當(dāng)內(nèi)部地址識別算法結(jié)束后，Ethernnet才可接收幀數(shù)據(jù)，因而在幀并非指向本站的情況下可改進(jìn)總線利用率。
若檢測到匹配，以太網(wǎng)控制器將取下一Rx BD，若其為空，則開始把到來的幀傳輸至與該Rx加相聯(lián)的數(shù)據(jù)緩沖區(qū)。若幀上檢測到一沖突，則與該幀相聯(lián)的Rx BD被重新使用。因此，除了最后沖突外，所有沖突幀不提交給用戶。當(dāng)數(shù)據(jù)緩沖區(qū)被填充滿，以太網(wǎng)控制器清除Rx BD中的位E，在I位被置位下產(chǎn)生一中斷。若到來的幀超過了數(shù)據(jù)緩沖區(qū)的長度，以太網(wǎng)控制器將取表的下一Rx BD，并在其為空時(shí)，把剩余幀傳輸?shù)脚c這個(gè)BD相聯(lián)的數(shù)據(jù)緩沖區(qū)。RxBD長度由SCC通用參量RAM中的MRBLR值決定。
當(dāng)接收幀完成，以太網(wǎng)控制器置位Rx BD中的位L，寫入Rx BD其他幀狀態(tài)位，清位E。以太網(wǎng)控制器接下來產(chǎn)生一可屏蔽中斷，表明一幀已接收且已在存儲器中。以太網(wǎng)控制器然后等待一新幀的到來。
權(quán)利要求
1.用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口，其特征在于它包括雙口RAM存儲器電路[1]，以太網(wǎng)控制器電路[2]，RAM數(shù)據(jù)存儲器電路[3]，ROM程序存儲器電路[4]，EEPROM存儲器電路[5]，以太網(wǎng)收發(fā)器電路[6]；雙口RAM存儲器電路[1]一端經(jīng)引出線接口插座DSP，另一端與以太網(wǎng)控制器電路[2]相連接，以太網(wǎng)控制器電路[2]分別與RAM數(shù)據(jù)存儲器電路[3]、ROM程序存儲器電路[4]、EEPROM存儲器電路[5]、以太網(wǎng)收發(fā)器電路[6]一端相連接，以太網(wǎng)收發(fā)器電路[6]另一端與以太網(wǎng)傳輸電纜相連接。
2.根據(jù)權(quán)利要求1所述的用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口，其特征在于1)雙口RAM存儲器電路[1]包括地址線A1～A10，數(shù)據(jù)線D0～D15，由CS1，R/W，BUSY，INT，OE組成的控制線，2片并聯(lián)的CY7C131雙口RAM存儲器，上拉電阻R7，R8，R9，R10，R11，R12，R13，R14，以及34PIN引出線接口插座，以太網(wǎng)控制器MC68EN360通過地址線，數(shù)據(jù)線和控制線讀寫控制CY7C131雙口RAM存儲器，DSP則通過34PIN引出線讀寫控制CY7C131雙口RAM存儲器；2)以太網(wǎng)控制器電路[2]為以太網(wǎng)控制器MC68EN360電路，包括MC68EN360芯片，四角晶振SARONIX，由SW1，R3，R6組成的復(fù)位開關(guān)電路，背景調(diào)試接口BDMPIN，由電阻R1，R2，R4，R5和C1，C2組成的電源保護(hù)電路；3)RAM數(shù)據(jù)存儲器電路[3]包括2片并聯(lián)的CY7C1021 SRAM作為數(shù)據(jù)存儲區(qū)以及運(yùn)行時(shí)的程序存儲區(qū)，通過數(shù)據(jù)線D0～D31，地址線A0～A15，控制線CS3，OE，WE0，WE2與MC68EN360相連；4)ROM程序存儲器電路[4]包括8位flash ROM AM29F040-90JC(32)作為固化的程序存儲區(qū)，通過數(shù)據(jù)線D24～D31，地址線A0～A18，控制線CS0，OE，WE0與MC68EN360相連；5)EEPROM存儲器電路[5]包括256字節(jié)串口E2PROM X25045通過引線SPISEL，SPIRXD，RST，SPICLK，SPITXD與MC68EN360相連，R15是復(fù)位上拉電阻；6)以太網(wǎng)收發(fā)器電路[6]為以太網(wǎng)收發(fā)器MC68160電路，包括MC68160芯片，MC68610與MC68EN360之間的數(shù)據(jù)發(fā)送與控制線發(fā)送時(shí)鐘TCLK，發(fā)送允許TENA，發(fā)送數(shù)據(jù)TX，沖突CLSN，接收時(shí)鐘RCLK，接收允許RENA，接收數(shù)據(jù)RX，以及四根自診斷控制線LOOP，TPSQEL，TPFULDL，TPAPCE；由發(fā)光二極管LED1～LED6和電阻R17～R22組成的狀態(tài)指示燈控制電路；由20MHz晶振Y1，電容C18，C19組成的晶振電路；由電容C4，C5，C16，C17，C20，C21，電阻R26組成的電源保護(hù)電路；由電平轉(zhuǎn)換芯片PE-65424，電容CPT1，CPT2，電阻R23，R24，R25組成的電氣隔離電路；以太網(wǎng)雙絞線接口RJ45；下拉電阻R16。
全文摘要
一種用于實(shí)時(shí)信號分析儀的以太網(wǎng)通信接口,由雙口RAM存儲器電路[1],以太控制器電路[2],RAM數(shù)據(jù)存儲器電路[3],ROM程序存儲器電路[4],EEPROM存儲器電路[5],以太網(wǎng)收發(fā)器電路[6]組成。通過這種以太網(wǎng)通信接口,使信號分析儀實(shí)現(xiàn)了遠(yuǎn)距離數(shù)據(jù)通信和分布式計(jì)算的功能,在包含TCP/IP協(xié)議的嵌入式操作系統(tǒng)的支持下,信號分析儀可以直接與上位PC機(jī)進(jìn)行基于TCP/IP協(xié)議的Internet數(shù)據(jù)通信;結(jié)構(gòu)簡捷,整個(gè)以太網(wǎng)通信接口是一個(gè)占用空間很小的嵌入式系統(tǒng),便于集成到信號分析儀中;性價(jià)比高,通過增加一個(gè)以太網(wǎng)通信接口就使得信號分析儀具有Internet上網(wǎng)的功能;應(yīng)用范圍廣,它既可用于信號分析儀中,也可用于很多其他有上網(wǎng)需求的工業(yè)儀器和家用電器當(dāng)中。
文檔編號H04L12/28GK1369996SQ0211115
公開日2002年9月18日 申請日期2002年3月22日 優(yōu)先權(quán)日2002年3月22日
發(fā)明者陳章位, 葉紹春, 陳為國 申請人:浙江大學(xué)