專利名稱：一種相位可調(diào)的基帶濾波優(yōu)化實現(xiàn)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信用濾波器技術(shù)，特別涉及基帶FIR成形濾波器技術(shù)。
FIR數(shù)字濾波器普遍應(yīng)用于CDMA(碼分多址)基帶處理中。在IS-95和CDMA2000中也都推薦使用1∶4零插值的48階FIR濾波器。
在CDMA基帶處理鏈路中，F(xiàn)IR濾波器的所處位置可以在信道增益、多信道合并之前，此時FIR濾波器的輸入為符號映射碼片+1、-1、0，濾波器較簡單，但每個信道都需要2個濾波器(正交的I路和Q路各1個)；FIR濾波器的所處位置也可以在信道增益、多信道合并之后，此時FIR濾波器的輸入為多位的合成值，總共只需2個濾波器(正交的I路和Q路各1個)。FIR濾波器的所處位置不同，其實現(xiàn)方法也不同。在CDMA2000中，信道個數(shù)較多，所以本發(fā)明是針對后者進行優(yōu)化實現(xiàn)的，在保證精度的情況下，輸入為16bit。在現(xiàn)有技術(shù)中，按照48階FIR濾波器差分方程y(n)=Σk=047h(k)x(n-k)]]>直接實現(xiàn)1∶4零插值的48階FIR濾波器需要許多位數(shù)較大的乘法器和加法器，這在ASIC(專用集成電路)和FPGA(現(xiàn)場可編程門陣列)實現(xiàn)中很復(fù)雜，將占用大量資源。
在現(xiàn)有技術(shù)中也有一些改進方法，如XINLINX公司公開的相關(guān)資料中提到使用KCM(常系數(shù)乘法器)來簡化FIR濾波器的實現(xiàn)。雖然比直接實現(xiàn)方式有明顯改進，但沒有充分利用多種優(yōu)化方法，效果仍不夠理想。
在中國專利97195820中，將信道增益、多信道合并與FIR濾波器組合在一起優(yōu)化，不利于信道增益的動態(tài)調(diào)整，且在信道個數(shù)較多的CDMA2000中，實現(xiàn)起來也較復(fù)雜。
在中國專利97194884中，提出的基于ROM的FIR濾波器實現(xiàn)方法，其前提條件是FIR濾波器位置在信道增益、多信道合并之前，其輸入為符號映射碼片+1、-1、0。所以此方法不適于FIR濾波器的處于信道增益、多信道合并之后，輸入為多位的合成值的情況。
現(xiàn)有技術(shù)的直接方法實現(xiàn)復(fù)雜，占用資源太大，不利于ASIC或FPGA實現(xiàn)。一些改進方法，又沒有綜合采用多種優(yōu)化方法，沒有充分利用系統(tǒng)可提供的條件，優(yōu)化程度低，占用資源較大。此外，也沒有考慮到FIR濾波器的相位可調(diào)。而FIR濾波器的相位可調(diào)在CDMA2000系統(tǒng)中是很有用處的。
本發(fā)明的目的在于避免現(xiàn)有技術(shù)的不足之處而提供一種基于1∶4零插值、充分利用系統(tǒng)條件，占用資源小、相位可調(diào)的基帶48階FIR濾波優(yōu)化實現(xiàn)方法及裝置，以及精簡硬件位寬的方法，以降低系統(tǒng)成本，提高系統(tǒng)運行效率。
本發(fā)明的目的可以通過采用以下技術(shù)方案來實現(xiàn)設(shè)計、實施一種相位可調(diào)的基帶濾波優(yōu)化實現(xiàn)方法，利用邏輯電路，完成48階1∶4零插值濾波。尤其是讓信號經(jīng)過并串轉(zhuǎn)換器后分別經(jīng)四組SDA(串行分布式算法)電路、加法器和移位寄存器處理后，由四輸入復(fù)用器輸出。該優(yōu)化實現(xiàn)方法適用于所有預(yù)設(shè)系數(shù)的基帶FIR(有限沖激響應(yīng))成形濾波并具有以下步驟A.將數(shù)據(jù)寬度為m位，速率為n Mcps的數(shù)據(jù)信號送入并串轉(zhuǎn)換器，得到速率為m*n Mcps的串行碼流；B.將所述串行碼流分別送入4相4抽頭SDA電路；C.每組串行SDA電路和加法器有如下處理分步驟C1.第一SDA電路進行處理并將處理結(jié)果分別送第二SDA電路和第一加法器；C2.所述第二SDA電路將處理結(jié)果分別送第三SDA電路和第一加法器；C3.所述第一加法器的結(jié)果和所述第三SDA電路的結(jié)果均送第二加法器；C4.由第二加法器將運算和送延時寄存器；D.延時寄存器每隔16時鐘周期將第二加法器送來的數(shù)據(jù)送復(fù)用器并保持；E.復(fù)用器對一至四路延時寄存器送來的數(shù)據(jù)進行復(fù)用處理后輸出。
設(shè)計、制造一種相位可調(diào)的基帶優(yōu)化濾波裝置，包括若干數(shù)字電路，尤其是所述數(shù)字電路包括并串轉(zhuǎn)換電路、SDA串行分布式算法與加法電路以及延時寄存器和復(fù)用電路。
所述SDA與加法電路包含4個通道，每個通道含有3個單輸入雙輸出的SDA電路和兩個加法器電路；其中第一SDA電路的輸入端并連以后接所述并串轉(zhuǎn)換電路的輸出；該第一SDA電路的第一輸出α1至α4分別接第二SIM電路的輸入端；第二輸出端β1至β4分別接第一加法器的一個輸入端；所述第二SDA電路的第一輸出端α5至α8分別接第三SIDA電路的輸入端；該第二SDA電路的第二輸出端β5至β8分別接所述第一加法器的另一個輸入端；該第一加法器的運算和分別送第二加法器的一個輸出端；所述第三SDA電路的第二輸出端β9β12分別接所述第二加法器的另一個輸入端；該第二加法器的運算和分別送延時寄存器電路；所述延時寄存器電路每16時鐘周期將第二加法器送來的數(shù)據(jù)送復(fù)用器；所述復(fù)用器將四組輸入信號進行復(fù)用處理后輸出。
設(shè)計、實施一種基帶優(yōu)化濾波裝置中精簡硬件位寬并避免溢出的方法，使用4抽頭SDA電路及查表ROM，其特征在于預(yù)先確定濾波裝置所需系數(shù)0、a、b、c、d的二進制值，計算該5個系數(shù)的全部組合和值，并將其按排列順序存入查表ROM；所述控制位寬方法適用于所有以SDA電路組成的優(yōu)化濾波裝置并具有以下步驟K.以所述組合和值中最大值的位數(shù)為查表ROM的位寬數(shù)；L.查表ROM的位數(shù)加上16作為移位累加器的位寬數(shù)；M.移位累加器的位寬數(shù)加1作為與之相連的加法器的位寬數(shù)；N.以與其相連的加法器的位寬數(shù)為延時寄存器的位寬數(shù)；O.以最大延時寄存器輸出的位數(shù)為復(fù)用器的位數(shù)。
本發(fā)明附圖的簡要說明如下

圖1是現(xiàn)有技術(shù)直接實現(xiàn)框圖；圖2是一種采用KCM方法的現(xiàn)有技術(shù)改進實現(xiàn)圖；圖3是圖1的系數(shù)表示示意圖；圖4是等效4相結(jié)構(gòu)示意圖；圖5是采用串行移位結(jié)構(gòu)的實現(xiàn)圖；圖6是4抽頭SDA(串行分布式算法)模塊結(jié)構(gòu)圖；圖7是本發(fā)明的優(yōu)化實現(xiàn)框圖。
以下結(jié)合附圖詳述本發(fā)明的最佳實施例。
一種相位可調(diào)基帶濾波優(yōu)化實現(xiàn)方法，利用邏輯電路，完成48階14零插值濾波。尤其是讓信號經(jīng)過并串轉(zhuǎn)換器510后分別經(jīng)四組(SDA串行分布式算法)電路7101至7112、加法器7201至7208和移位寄存器5601至5604處理后，由四輸入復(fù)用器430輸出。
該優(yōu)化實現(xiàn)方法適用于所有預(yù)設(shè)系數(shù)的基帶FIR(有限沖激響應(yīng))成形濾波并具有以下步驟A.將數(shù)據(jù)寬度為m位，例如16bit，速率為nMcps，例如1.2288Mcps的數(shù)據(jù)信號送入并串轉(zhuǎn)換器510，得到速率為m*n Mcps的串行碼流511；B.將所述串行碼流511分別送入4相4抽頭SDA電路7101至7104；C.每組串行SDA電路和加法器有如下處理分步驟C1.第一SDA電路7101至7104進行處理并將處理結(jié)果分別送第二SDA電路7105至7108和第一加法器7201至7204；C2.所述第二SDA電路將處理結(jié)果分別送第三SDA電路7109至7112和第一加法器7201至7204；C3.所述第一加法器的結(jié)果和所述第三SDA電路的結(jié)果均送第二加法器7205至7208；C4.由第二加法器將運算和送延時寄存器5601至5604；D.延時寄存器5601至5604每隔16時鐘周期將第二加法器7205至7208送來的數(shù)據(jù)送復(fù)用器430并保持；F.復(fù)用器430對一至四路延時寄存器7201至7204送來的數(shù)據(jù)進行復(fù)用處理后輸出。
所述SDA電路內(nèi)部又包括以下處理步驟V1.接收輸入信號后由內(nèi)部4組移位寄存器5211至5214串行處理，依次得出地址碼A0-A3的值。
V2.所述地址碼A0-A3的值組成A3A2A1A0 16進制地址，并據(jù)以查閱含有系數(shù)0、a、b、c、d組合和排列值的ROM620。這些系數(shù)0、a、b、c、d可以是CDMA2000推薦值。
V3.將查得的值送移位累加器630處理后作為SDA電路的一組輸出β。
V4.最后一組移位寄存器5214的串行輸出結(jié)果作為輸出α同時送下一SDA電路的移位寄存器。
一種相位可調(diào)的基帶優(yōu)化濾波裝置，包括若干數(shù)字電路，其特征在于所述數(shù)字電路包括并串轉(zhuǎn)換電路510、SDA串行分布式算法與加法電路7以及延時寄存器56和復(fù)用電路430；所述SDA與加法電路7包含4個通道，每個通道含有3個單輸入雙輸出的SDA電路和兩個加法器電路；其中第一SDA電路7101至7104的輸入端并連以后接所述并串轉(zhuǎn)換電路510的輸出；該第一SDA電路的第一輸出α1至α4分別接第二SDA電路7105至7108的輸入端；第二輸出端β1至β4分別接第一加法器7201至7204的一個輸入端；所述第二SDA電路7105至7108的第一輸出端α5至α8分別按第三SDA電路7109至7112的輸入端；該第二SDA電路的第二輸出端β5至β8分別接所述第一加法器的另一個輸入端；該第一加法器的運算和分別送第二加法器7205至7208的一個輸出端；所述第三SDA電路7109至7112的第二輸出端β9至β12分別接所述第二加法器的另一個輸入端；該第二加法器的運算和分別送延時寄存器電路5601至5604；所述延時寄存器電路5601至5604每16時鐘周期將第二加法器送來的數(shù)據(jù)送復(fù)用器430；所述復(fù)用器430將四組輸入信號進行復(fù)用處理后輸出。
所述多個SDA電路的組成完全相同，每個SDA電路包括4個首尾相連串接而成的移位寄存器即承按輸入信號的第一移位寄存器5211和第二、第三移位寄存器5212至5213，以及接有第一輸出端α的第四移位寄存器5214；串連回路上有四個抽頭，即第一、二、第二、三和第三、四移位寄存器之間以及兼作第一輸出端α的第四移位寄存器的輸出端；所述抽頭組成地址線A3A2A1A0；所述四抽頭與查表ROM 620相連；該查表ROM中存有0、a、b、c、d互系數(shù)的組合值；所述查表ROM 620的輸出接移位累加器630；該移位累加器的輸出即為所述SDA電路的第二輸出端β。
一種基帶優(yōu)化濾波裝置中精簡硬件位寬并避免溢出的方法，使用4抽頭SDA電路及查表ROM，其特征在于預(yù)先確定濾波裝置所需系數(shù)0、a、b、c、d的二進制值，計算該5個系數(shù)的全部組合和值。并按排列順序?qū)⑵浯嫒氩楸鞷OM；所述控制位寬方法適用于所有以SDA電路組成的優(yōu)化濾波裝置并具有以下步驟M.以所述組合和值中最大值的位數(shù)為查表ROM的位寬數(shù)；N.查表ROM的位數(shù)加上16作為移位累加器630的位寬數(shù)；M.移位累加器630的位寬數(shù)加1作為與之相連的7201至7208中某一個加法器的位寬數(shù)；N.以與其相連的7205至7208中某一個加法器的位寬數(shù)為5601至5604中某一個延時寄存器的位寬數(shù)；O.以5601至5604中最大延時寄存器輸出的位數(shù)為復(fù)用器430的位數(shù)。
為更加清晰理解本發(fā)明方案推導(dǎo)過程，對各附圖所示細(xì)述如下。圖1描述的是現(xiàn)有技術(shù)直接實現(xiàn)框圖；如圖1所示，硬件由47個延時寄存器110、48個乘法器120、47個加法器130組成。h0，h1，h2，……h(huán)47是CDMA2000推薦的FIR系數(shù)。硬件實現(xiàn)中用到了48個16bit乘16bit的乘法器120，這種沒有優(yōu)化的乘法器在ASIC或FPGA實現(xiàn)時將占用大量資源。另外，47個位數(shù)較大的加法器130也占用較大的資源。
對于1∶4插零輸入111，此硬件實現(xiàn)結(jié)構(gòu)整個電路工作時鐘為4倍1.2288MHz，沒有充分利用CDMA2000系統(tǒng)中可以得到的16倍1.2288MHz時鐘來改變電路結(jié)構(gòu)以節(jié)省硬件資源。
圖2描述的是一種現(xiàn)有技術(shù)改進實現(xiàn)圖采用KCM方法。改進的硬件結(jié)構(gòu)包括48個基于ROM查表的常系數(shù)乘法器210、48個延時寄存器230和47個加法器220組成的延時加法鏈?；赗OM查表的常系數(shù)乘法器210替代了圖1中的乘法器120，使硬件實現(xiàn)有所簡化。
對于16位的輸入，一個基予ROM查表的常系數(shù)乘法器210含有一個16x20bit的ROM及累加器，分四次完成乘法功能，因此48個基于ROM查表的常系數(shù)乘法器210占用的資源仍較大。延時加法鏈中的48個廷時寄存器230和47個加法器220的位數(shù)將較大，占用較大硬件資源。
另外，其硬件常系數(shù)乘法器210、延時寄存器230和加法器220的位數(shù)大于所需的位數(shù)，沒有按需配置硬件位寬以節(jié)省硬件資源。
為了更好的描述本發(fā)明的優(yōu)化實現(xiàn)方案，下面按優(yōu)化過程，一步步描述優(yōu)化，最終得到圖7所示的本發(fā)明的優(yōu)化實現(xiàn)框圖。
圖3描述的是圖1的系數(shù)表示示意圖。1∶4插零輸入111的速率為4倍1.2288Mcps，輸出320速率也為4倍1.2288Mcps。48個抽頭的濾波器320的工作頻率為4倍1.2288MHz。抽頭系數(shù)即FIR系數(shù)h0，h1，h2，……h(huán)47。
將圖3的結(jié)構(gòu)等效為圖4描述的等效4相結(jié)構(gòu)。
如圖4所示，等效的4相結(jié)構(gòu)中每相為一較小的濾波器，分別為420、421、422、423。濾波器420、421、422、423的抽頭系數(shù)為圖3中48個抽頭的濾波器320的系數(shù)每隔4個抽取組成，所以每相濾波器的系數(shù)為12個。復(fù)用器430將4相濾波器420、421、422、423的輸出4合1到輸出320。
這時，輸入410的沒有零插值，速率降為1.2288Mcps，因而4相濾波器420、421、422、423的工作頻率都降為1.2288MHz。這樣就為下一步轉(zhuǎn)變成串行移位結(jié)構(gòu)，創(chuàng)造了工作頻率的有利條件。因為對于16位的輸入410，串行移位結(jié)構(gòu)將需16倍1.2288MHz。如對于圖3中的輸入111，串行移位結(jié)構(gòu)將需64倍1.2288MHz，不適合于CDMA2000系統(tǒng)。
圖5描述的是由圖4結(jié)構(gòu)轉(zhuǎn)變?yōu)椴捎么幸莆唤Y(jié)構(gòu)的實現(xiàn)圖。硬件由并串轉(zhuǎn)換模塊510，4相濾波器520、530、540、550，延時寄存器560及復(fù)用器430組成。其中4相濾波器520、530、540、550都改成了串行移位結(jié)構(gòu)，這樣就可以用移位相加模塊522完成乘法功能，較大的節(jié)約了硬件資源。
濾波器520給出了內(nèi)部串行移位結(jié)構(gòu)，而濾波器530、540、550都類似，故只畫出簡單框圖。
并串轉(zhuǎn)換模塊510將16位的輸入410轉(zhuǎn)換成串行碼流511，當(dāng)然串行碼流511的速率比輸入410的1.2288Mcps提高16倍。串行碼流511分別流入4相濾波器520、530、540、550，在每相中依次通過12個16bit的移位寄存器521，在12個抽頭處，經(jīng)移位相加模塊522，每16個時鐘周期完成一個輸入與抽頭系數(shù)的相乘，然后由11個加法器523將12路的值相加。經(jīng)延時寄存器560及復(fù)用器430輸出。
其中并串轉(zhuǎn)換模塊510，4相濾波器520、530、540、550的工作頻率都為16倍1.2288MHz。
這種串行移位結(jié)構(gòu)為下一步SDA串行分布式算法優(yōu)化提供了方便。將圖5所示的4相濾波器520、530、540、550中的每4個抽頭合并，包括4個移位寄存器521、4個移位相加模塊522及對應(yīng)的加法器523，采用SDA串行分布式算法來優(yōu)化實現(xiàn)。
圖6描述的是4抽頭SDA串行分布式算法模塊結(jié)構(gòu)圖。4抽頭SDA串行分布式算法模塊由4個移位寄存器5211至5214、查表ROM620、移位累加模塊630組成。串行輸入610由前一個SDA串行分布式算法模塊引入或就是圖5中的串行碼流511，串行輸出α引出到下一個SDA串行分布式算法模塊。4個抽頭形成4bit的地址A3A2A1A0以尋址16個地址空間的ROM620。移位累加模塊630在16個時鐘周期里完成16次ROM620輸出值的移位累加，然后得到4抽頭SDA串行分布式算法模塊的輸出β。
其中查表ROM 620中預(yù)先存儲了分布式算法的16個可能的部分和值。a，b，c，d代表的是4個抽頭的系數(shù)，也就是對應(yīng)圖5中，每4個串行相鄰的系數(shù)，如(h0，h4，h8，h12)、(h16，h20，h24，h28)、(h32，h36，h40，h44)、(h1，h5，h9，h13)……等等。ROM620的位寬由a，b，c，d組合的16個部分和值的實際所需的位數(shù)確定，后續(xù)的移位累加模塊630以及承接4抽頭SDA串行分布式算法模塊的輸出β的其他模塊也由此確定位寬。這種按需計算硬件位寬的方法既防止了運算溢出，又節(jié)省硬件資源。
每4抽頭合并，采用SDA串行分布式算法優(yōu)化后，整個FIR濾波器則有12個預(yù)先配置不同的4抽頭SDA串行分布式算法模塊。每個4抽頭SDA串行分布式算法模塊含有的移位寄存器5211至5214、查表ROM620、移位累加模塊630都相對較小，占用硬件資源較少，且容易實現(xiàn)。
圖7描述的是本發(fā)明的優(yōu)化實現(xiàn)框圖。將圖5中的FIR濾波器結(jié)構(gòu)經(jīng)過SDA串行分布式算法優(yōu)化后，就得到了本發(fā)明的最后優(yōu)化實現(xiàn)結(jié)構(gòu)，如圖7所示。其硬件由1個并串轉(zhuǎn)換模塊510、12個4抽頭SDA串行分布式算法模塊7101至7112、8個加法器7201至7208、4個延時寄存器5601至5604及1個復(fù)用器430組成。
輸入數(shù)據(jù)410，寬度為16bit，速率為1.2288Mcps，輸入并串轉(zhuǎn)換模塊510，產(chǎn)生串行碼流511，速率為16倍1.2288Mcps。串行碼流511分別流入4相中的4抽頭SDA串行分布式算法模塊7101至7104，4抽頭SDA模塊在圖6中已詳細(xì)描述。每相中的3個4抽頭SDA串行分布式算法模塊的輸出β經(jīng)2個多位加法器輸出到相應(yīng)的延時寄存器。4相延時寄存器每16個時鐘周期將數(shù)據(jù)輸出并保持。因此，4相延時寄存器560的4路輸出431的速率為1.2288Mcps。
4相輸出431經(jīng)4合1復(fù)用器430得到FIR濾波器的輸出320。FIR濾波器的輸出320的速率為4倍1.2288Mcps。
輸入數(shù)據(jù)410經(jīng)上述處理過程就完成了1∶4零插值48階FIR濾波。
如上所述，輸入數(shù)據(jù)410速率為1.2288Mcps，由并串轉(zhuǎn)換模塊510裝載，轉(zhuǎn)換成16倍1.2288Mcps串行輸出。在輸入數(shù)據(jù)410的1個碼片周期內(nèi)，改變裝載時刻前移或后移，就可以得到濾波器的相位相對前移或后移。因此，濾波器的相位方便可調(diào)。
在本發(fā)明的硬件優(yōu)化過程中，采用了按需計算硬件位寬的方法。這種按需計算硬件位寬的方法既防止了運算溢出，又更進一步節(jié)省硬件資源。方法實現(xiàn)如下如圖6和圖7所示，在4抽頭SDA(串行分布式算法)模塊710的ROM 620中要預(yù)先存儲分布式算法的16個可能的部分和值，即由系數(shù)a，b，c，d組合的16個部分和值0、a、b、a＋b、c、a＋c、b＋c、a＋b＋c、d、a＋d、b＋d、a＋b＋d、c＋d、a＋c＋d、b＋c＋d、a＋b＋c＋d。
在此開始引入按需計算硬件位寬的方法，首先計算出這16個值，以帶符號的2進制表示(負(fù)數(shù)為2的補碼形式)，從中找出最大位數(shù)作為ROM 620的位寬值，因為有12個4抽頭SDA(串行分布式算法)模塊，系數(shù)a、b、c、d不同，需對12個ROM 620按此方法計算硬件位寬。然后在ROM 620位寬的基礎(chǔ)上加16就可得到后續(xù)移位累加模塊630的位寬。圖7中的加法器7201至7208、延時寄存器560和復(fù)用器430在此基礎(chǔ)上也就按需確定了硬件位寬。
例如，系數(shù)a，b，c，d按16bit量化的情況下，依常規(guī)做法，為了運算不溢出，所有12個4抽頭SDA(串行分布式算法)模塊中的ROM620的位寬統(tǒng)一為18bit，后續(xù)的移位累加模塊630以及圖7中的加法器7201至7208、延時寄存器560和復(fù)用器430都要在此基礎(chǔ)上擴展位寬。而采用按需計算硬件位寬的方法，12個4抽頭SDA(串行分布式算法)模塊中的ROM 620的位寬分別為1 3bit、14bit、17bit……等等，總是小于等于18bit的。后續(xù)移位累加模塊630以及圖7中的加法器7201至7208、延時寄存器56/*和復(fù)用器430在此基礎(chǔ)上配置，也相應(yīng)減少位寬，節(jié)省了硬件資源。
本發(fā)明相對于現(xiàn)有技術(shù)的優(yōu)點在于采用基帶濾波優(yōu)化實現(xiàn)方法及裝置和多種硬件結(jié)構(gòu)優(yōu)化技術(shù)，所用的模塊較為簡單，數(shù)量較少，易于ASIC或FPGA實現(xiàn)，較大程度地節(jié)省了硬件資源。而且，按需計算配置其中硬件如4抽頭SDA模塊、加法器、延時寄存器及復(fù)用器位寬，既防止了運算溢出，又更進一步節(jié)省了硬件資源。充分利用了系統(tǒng)可提供的16倍1.2288MHz時鐘頻率即16倍碼片速率，而無需更高的頻率。此外，F(xiàn)IR濾波器的相位可調(diào)，便于配合CDMA2000基帶系統(tǒng)延時調(diào)整及I、Q兩路之間的相位調(diào)整。采用的優(yōu)化技術(shù)有SDA串行分布式算法、基于ROM的查表法、四相結(jié)構(gòu)降低工作頻率法、按需計算配置硬件位寬等。還可以用于其他無線數(shù)據(jù)通信的基帶FIR濾波器。
權(quán)利要求
1.一種相位可調(diào)的基帶濾波優(yōu)化實現(xiàn)方法，利用邏輯電路，完成48階1∶4零插值濾波；其特征在于讓信號經(jīng)過并串轉(zhuǎn)換器(510)后分別經(jīng)四組串行SDA(串行分布式算法)電路(7101至7112)、加法器(7201至7208)和移位寄存器(5601至5604)處理后，由四輸入復(fù)用器(430)輸出；該優(yōu)化實現(xiàn)方法適用于所有預(yù)設(shè)系數(shù)的基帶FIR(有限沖激響應(yīng))成形濾波并具有以下步驟A.將數(shù)據(jù)寬度為m位，速率為n Mcps的數(shù)據(jù)信號送入并串轉(zhuǎn)換器(510)，得到速率為m*n Mcps的串行碼流(511)；B.將所述串行碼流(511)分別送入4相4抽頭SDA電路(7101至7104)；C.每組串行SDA電路和加法器有如下處理分步驟C1.第一SDA電路(7101至7104)進行處理并將處理結(jié)果分別送第二SDA電路(7105至7108)和第一加法器(7201至7204)；C2.所述第二SDA電路將處理結(jié)果分別送第三SDA電路(7109至7112)和第一加法器(7201至7204)；C3.所述第一加法器的結(jié)果和所述第三SDA電路的結(jié)果均送第二加法器(7205至7208)；C4.由第二加法器將運算和送延時寄存器(5601至5604)；D.延時寄存器(5601至5604)每隔16時鐘周期將第二加法器(7205至7208)送來的數(shù)據(jù)送復(fù)用器(430)并保持；E.復(fù)用器(430)對一至四路延時寄存器(7201至7204)送來的數(shù)據(jù)進行復(fù)用處理后輸出。
2.按照權(quán)利要求1所述的基帶濾波優(yōu)化實現(xiàn)方法，其特征在于所述SDA電路內(nèi)部又包括以下處理步驟V1.接收輸入信號后由內(nèi)部4組移位寄存器(5211至5214)串行處理，依次得出地址碼A0-A3的值；V2.所述地址碼A0-A3的值組成A3A2A1A0 16進制地址，并據(jù)以查閱含有系數(shù)0、a、b、c、d組合和排列值的ROM(620)；V3.將查得的值送移位累加器(630)處理后作為SDA電路的一組輸出β；V4.最后一組移位寄存器(5214)的處理結(jié)果作為輸出α還送下一SDA電路的移位寄存器。
3.按照權(quán)利要求2所述的基帶濾波優(yōu)化實現(xiàn)方法，其特征在于所述包含的系數(shù)0、a、b、c、d均是CDMA2000推薦值。
4.按照權(quán)利要求3所述的基帶濾波優(yōu)化實現(xiàn)方法，其特征在于所述數(shù)據(jù)寬度m是16bit；所述速率n是1.2288Mcps。
5.一種相位可調(diào)的基帶優(yōu)化濾波裝置，包括若干數(shù)字電路，其特征在于所述數(shù)字電路包括并串轉(zhuǎn)換電路(510)、SDA與加法電路(7)以及延時寄存器(56)和復(fù)用電路(430)；所述SDA與加法電路(7)包含4個通道，每個通道含有3個單輸入雙輸出的SDA電路和兩個加法器電路；其中第一SDA電路(7101至7104)的輸入端并連以后接所述并串轉(zhuǎn)換電路(510)的輸出；該第一SDA電路的第一輸出α1至α4分別接第二SDA電路(7105至7108)的輸入端；第二輸出端β1至β4分別接第一加法器(7201至7204)的一個輸入端；所述第二SDA電路(7105至7108)的第一輸出端α5至α8分別接第三SDA電路(7109至7112)的輸入端；該第二SDA電路的第二輸出端β5至β8分別接所述第一加法器的另一個輸入端；該第一加法器的運算和分別送第二加法器(7205至7208)的一個輸出端；所述第三SDA電路(7109至7112)的第二輸出端β9至β12分別接所述第二加法器的另一個輸入端；該第二加法器的運算和分別送延時寄存器(5601至5604)；所述延時寄存器(5601至5604)每16時鐘周期將第二加法器送來的數(shù)據(jù)送復(fù)用器(430)；所述復(fù)用器(430)將四組輸入信號進行復(fù)用處理后輸出。
6.按照權(quán)利要求5所述的基帶優(yōu)化濾波裝置，其特征在于所述多個SDA電路的組成完全相同，每個SDA電路包括4個首尾相連串接而成的移位寄存器，即承接輸入信號的第一移位寄存器(5211)和第二、第三移位寄存器(5212至5213)，以及接有第一輸出端α的第四移位寄存器(5214)；串連回路上有四個抽頭，即第一、二、第二、三和第三、四移位寄存器之間以及兼作第一輸出端α的第四移位寄存器的輸出端；所述抽頭組成地址線A3A2A1A0；所述四個抽頭與查表ROM(620)相連；該查表ROM中存有0、a、b、c、d五系數(shù)的組合值；所述查表ROM(620)的輸出接移位累加器(630)；該移位累加器的輸出即為所述SDA電路的第二輸出端β。
7.一種基帶優(yōu)化濾波裝置中精簡硬件位寬并避免溢出的方法，使用4抽頭SDA電路及查表ROM，其特征在于預(yù)先確定濾波裝置所需系數(shù)0、a、b、c、d的二進制值，計算該5個系數(shù)的全部組合和值，并按排列順序?qū)⑵浯嫒氩楸鞷OM；所述控制位寬方法適用于所有以SDA電路組成的優(yōu)化濾波裝置并具有以下步驟K.以所述組合和值中最大值的位數(shù)為查表ROM的位寬數(shù)；L.查表ROM的位數(shù)加上16作為移位累加器(630)的位寬數(shù)；M.移位累加器(630)的位寬數(shù)加1作為與之相連的加法器(7201至7208中某一個)的位寬數(shù)；N.以與其相連的加法器(7205至7208中某一個)的位寬數(shù)為延時寄存器(5601至5604中某一個)的位寬數(shù)；O.以最大延時寄存器(5601至5604中某一個)輸出的位數(shù)為復(fù)用器(430)的位數(shù)。
全文摘要
一種相位可調(diào)基帶濾波優(yōu)化實現(xiàn)方法及裝置,利用邏輯電路,完成48階1∶4零插值濾波。尤其是讓信號經(jīng)過并串轉(zhuǎn)換器510后分別經(jīng)四組串行SDA(串行分布式算法)電路7101至7112、加法器7201至7208和移位寄存器5601至5604處理后,由四輸入復(fù)用器430輸出。并按需計算配置其中硬件位寬。本發(fā)明的優(yōu)點在于所用的模塊較為簡單,數(shù)量較少,易于ASIC或FPGA實現(xiàn),較大程度地節(jié)省了硬件資源,且相位可調(diào)。
文檔編號H04J13/02GK1329412SQ0110766
公開日2002年1月2日 申請日期2001年3月21日 優(yōu)先權(quán)日2001年3月21日
發(fā)明者林巍, 沈愛民 申請人:深圳市中興集成電路設(shè)計有限責(zé)任公司