一種新型時鐘電路的制作方法
【專利摘要】本實用新型公開了一種新型時鐘電路，它包含時鐘校準電路、時鐘校準輸入單元、第一反向器、第二反向器、第一比較器、第二比較器、第一觸發(fā)器和第二觸發(fā)器，時鐘校準輸入單元連接時鐘校準電路，時鐘校準電路分別連接第一反向器和第二反向器，第一反向器連接第一比較器，第二反向器連接第二比較器，時鐘校準電路連接第二比較器，第一比較器和第二比較器分別連接第一觸發(fā)器，第一觸發(fā)器連接第二觸發(fā)器，本實用新型設計合理，使用方便，體積小巧，應用方便；成本低操作簡便，工作效率高，節(jié)省時間，使用壽命長。
【專利說明】
一種新型時鐘電路
技術領域
[0001]本實用新型涉及時鐘電路領域，具體涉及一種新型時鐘電路。
【背景技術】
[0002]在我們的使用中，都需要精確的時鐘電路，在現(xiàn)在的方案中，時鐘不夠穩(wěn)定，在開機或者在突然斷電的時候，時鐘信息會出錯，抗干擾能力差，造成設備運行不正常；同時芯片體積大，增加了印制板的面積，在我們部分結構比較小的產(chǎn)品中無法使用;時鐘成本比較高，缺少競爭優(yōu)勢。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于針對現(xiàn)有技術的缺陷和不足，提供一種新型時鐘電路。
[0004]為了解決【背景技術】所存在的問題，本實用新型的一種新型時鐘電路，它包含時鐘校準電路、時鐘校準輸入單元、第一反向器、第二反向器、第一比較器、第二比較器、第一觸發(fā)器和第二觸發(fā)器，時鐘校準輸入單元連接時鐘校準電路，時鐘校準電路分別連接第一反向器和第二反向器，第一反向器連接第一比較器，第二反向器連接第二比較器，時鐘校準電路連接第二比較器，第一比較器和第二比較器分別連接第一觸發(fā)器，第一觸發(fā)器連接第二觸發(fā)器。
[0005]作為優(yōu)選，所述的第一反向器和第一比較器之間還設置有第一電容Cl。
[0006]作為優(yōu)選，所述的第二反向器和第二比較器之間還設置有第一電容C2。
[0007]本實用新型有益效果為:本實用新型設計合理，使用方便，時鐘走時精準，具有斷電保護，抗干擾能力強，能夠應用到惡劣環(huán)境中，功耗小，備用電池使用時間大大增加;體積小巧，應用方便;成本低操作簡便，工作效率高，節(jié)省時間，使用壽命長。
【附圖說明】
[0008]圖1為本實用新型的結構示意圖；
[0009]圖2為本實用新型的時鐘校準電路。
[0010]附圖標記說明:
[0011]1-時鐘校準電路;2-時鐘校準輸入單元;3-第一反向器;4-第二反向器;5-第一比較器;6-第二比較器;7-第一觸發(fā)器;8第二觸發(fā)器。
【具體實施方式】
[0012]下面結合附圖，對本實用新型作進一步的說明。
[0013]為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及【具體實施方式】，對本實用新型進行進一步詳細說明。應當理解，此處所描述的【具體實施方式】僅用以解釋本實用新型，并不用于限定本實用新型。
[0014]如圖1所示，本【具體實施方式】采用如下技術方案:它包含時鐘校準電路1、時鐘校準輸入單元2、第一反向器3、第二反向器4、第一比較器5、第二比較器6、第一觸發(fā)器7和第二觸發(fā)器8，時鐘校準輸入單元2連接時鐘校準電路1，時鐘校準電路I分別連接第一反向器3和第二反向器4，第一反向器3連接第一比較器5，第二反向器4連接第二比較器6，時鐘校準電路I連接第二比較器6，第一比較器5和第二比較器6分別連接第一觸發(fā)器7，第一觸發(fā)器7連接第二觸發(fā)器8。
[0015]進一步的，所述的第一反向器和第一比較器之間還設置有第一電容Cl。
[0016]進一步的，所述的第二反向器和第二比較器之間還設置有第一電容C2。
[0017]電路中參考電流Iref和時鐘電路的工作電壓由芯片的電源管理模塊提供，時鐘校準輸入由數(shù)字基帶根據(jù)校準算法給出.與傳統(tǒng)弛豫振蕩器不同的是，本電路中的起振參考電壓不是由前級電路直接給出，而是采用鏡像電流，從具有溫度補償作用的電阻R上采樣電壓，并通過電容C3調整相位后獲得。
[0018]電流Il和12由同一電流鏡產(chǎn)生.在基帶時鐘校準輸入的默認值情況下，電流Il和12大小相等；當有波動時，波動的幅度和頻率也相同，11通過反相器Al及A2的控制為容值相等的電容Cl及C2充電，12
[0019]通過電阻R產(chǎn)生比較電平Vref，輸入到比較器BI和B2的反相輸入端，電容C3與電阻R并聯(lián)，使得比較電平Vref向后延遲I /4個輸出時鐘周期，其目的是使時鐘輸出頻率與基準電流和工作電壓不相關，而只與電阻R和電容Cl、C2相關，即當基準電流Iref或工作電壓有一定的波動或偏差時，輸出時鐘抖動能夠降至最低.電容Cl = C2 = C，使得輸出時鐘的占空比為1:1。
[0020]本【具體實施方式】的工作原理為:電源上電后，觸發(fā)器輸出處于Q= O及?Q = I的狀態(tài)，此時電流Il經(jīng)反相器Al對電容Cl充電，隨著充電過程的進行，電容Cl上的電壓逐漸升高；同時，電容C2經(jīng)反相器A2對地放電，迅速降到低電平；當電容Cl上的電壓升至比較器的參考電壓Vref時，比較器BI的輸出端S由低翻轉為高，觸發(fā)器狀態(tài)也立即翻轉為Q =1及?Q=0的狀態(tài)，此時，電流11對電容C2充電，其上的電壓逐漸上升，而電容Cl經(jīng)反相器Al對地放電，迅速降到低電平；當電容C2上的電壓升至比較器的參考電，比較器B2的輸出端R由低翻轉為高，所以Q =0及?Q =1，觸發(fā)器又回到了步驟第一步如此周而復始，在?Q(或Q端)就得到了輸出時鐘波形。
[0021]以上所述，僅用以說明本實用新型的技術方案而非限制，本領域普通技術人員對本實用新型的技術方案所做的其它修改或者等同替換，只要不脫離本實用新型技術方案的精神和范圍，均應涵蓋在本實用新型的權利要求范圍當中。
【主權項】
1.一種新型時鐘電路，其特征在于:它包含時鐘校準電路、時鐘校準輸入單元、第一反向器、第二反向器、第一比較器、第二比較器、第一觸發(fā)器和第二觸發(fā)器，其特征在于:時鐘校準輸入單元連接時鐘校準電路，時鐘校準電路分別連接第一反向器和第二反向器，第一反向器連接第一比較器，第二反向器連接第二比較器，時鐘校準電路連接第二比較器，第一比較器和第二比較器分別連接第一觸發(fā)器，第一觸發(fā)器連接第二觸發(fā)器。2.根據(jù)權利要求1所述的一種新型時鐘電路，其特征在于:所述的第一反向器和第一比較器之間還設置有第一電容Cl。3.根據(jù)權利要求1所述的一種新型時鐘電路，其特征在于:所述的第二反向器和第二比較器之間還設置有第一電容C2。
【文檔編號】H03K3/02GK205584153SQ201620242740
【公開日】2016年9月14日
【申請日】2016年3月28日
【發(fā)明人】彭岳林
【申請人】東莞市君容信息技術有限公司