一種集電極編碼器解碼電路的制作方法
【專利說明】
【技術領域】
[0001]本實用新型涉及編碼器的技術領域，特別是集電極編碼器解碼電路的技術領域。【【背景技術】】
[0002]編碼器能夠將信號或數(shù)據(jù)進行編制、轉換為可用以通訊、傳輸和存儲，而實現(xiàn)其功能的電路結構要有相應的的要求，一般的編碼器解碼電路在傳輸解碼信號時，總會受到各種繁雜的信號干擾，而且在傳輸過程中容易衰減失真。
【【實用新型內容】】
[0003]本實用新型的目的就是解決現(xiàn)有技術中的問題，提出一種集電極編碼器解碼電路，能夠使信號總體上實現(xiàn)了衰減最小，抗干擾最佳，確保了信號的準確性。
[0004]為實現(xiàn)上述目的，本實用新型提出了一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數(shù)據(jù)處理電路和雙上升沿D觸發(fā)器芯片電路，差分信號A+、A-、B+、B_、Z+、Z_從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-0UT、B-OUT和Z-0UT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號六_011?、8_011?和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號4_乂01?和8_乂(?，最后將所得的4_乂01?和8_乂(?信號作為參考基準信號與耦合信號A_DII^PB_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗。
[0005]作為優(yōu)選，所述濾波電路主要由電阻，發(fā)光二極管，雙ESD保護二極管以及電容組成，其中A+、A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，并且經由電容來實現(xiàn)對差分信號進行濾波處理得到信號A+IN、A-1N、B+IN、B-1N、Z+IN、Z-1N。
[0006]作為優(yōu)選，所述同步電路主要由電容、電感、電阻、發(fā)光二極管、四輸入差分線路接收器芯片DS26C32A以及芯片LM393構成，將先前濾波電路后得到的差分信號，輸入到差分線路接收器芯片DS26C32A，經過DS26C32A的運算處理后得到基于共同COM的數(shù)據(jù)信號A-0UT、B-OUT和Z-OUT，從而實現(xiàn)了數(shù)據(jù)信號的同步。
[0007]作為優(yōu)選，所述隔離電路主要由電容、電阻、電感以及數(shù)據(jù)隔離器芯片IS0724DC構成，將同步信號A-0UT、B-0UT和Z-OUT輸入到數(shù)據(jù)隔離器IS0724DC，再通過數(shù)據(jù)隔離器實現(xiàn)數(shù)據(jù)信號的隔離，得到耦合信號々_0 IR、B_D IR和QEPZ。
[0008]作為優(yōu)選，所述數(shù)據(jù)處理電路主要由電阻、電容以及芯片74HC86D構成，選擇由數(shù)據(jù)隔離電路輸出的兩路信號A_DII^PB_DIR，分別經由74HC86D運算處理，并且輸出的信號A_X0I^PB_X0R作為下一級電路的參考基準信號。
[0009]作為優(yōu)選，所述雙上升沿D觸發(fā)器芯片電路主要由電容和雙上升沿D觸發(fā)器芯片組成，將芯片74HC86D輸出的信號A_X0R和信號B_X0R作為參考基準時鐘信號輸入雙上升沿D觸發(fā)器，通過將數(shù)據(jù)隔離電路輸出的六_011?信號、B_DIR信號與參考基準時鐘信號進行比較運算，最終輸出相應的信號NEG_A和信號NEG_B。
[0010]本實用新型的有益效果:本實用新型通過將差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號六_011?、8_011?和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號4_乂01?和8_乂(?，最后將所得的Α_X0I^PB_X0R信號作為參考基準信號與耦合信號A_DII^PB_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗，能夠使信號總體上實現(xiàn)了衰減最小，抗干擾最佳，確保了信號的準確性。
[0011 ]本實用新型的特征及優(yōu)點將通過實施例結合附圖進行詳細說明。
【【附圖說明】】
[0012]圖1是本實用新型一種集電極編碼器解碼電路的濾波電路結構圖；
[0013]圖2是本實用新型一種集電極編碼器解碼電路的同步電路結構圖；
[0014]圖3是本實用新型一種集電極編碼器解碼電路的隔離電路結構圖；
[0015]圖4是本實用新型一種集電極編碼器解碼電路的數(shù)據(jù)處理電路結構圖；
[0016]圖5是本實用新型一種集電極編碼器解碼電路的雙上升沿D觸發(fā)器芯片電路結構圖。
【【具體實施方式】】
[0017]參閱圖1、圖2、圖3和圖4，本實用新型一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數(shù)據(jù)處理電路和雙上升沿D觸發(fā)器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-0UT、B-OUT和Z-0UT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號六_011?、8_011?和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號4_乂01?和8_乂(?，最后將所得的4_乂01?和8_乂(?信號作為參考基準信號與耦合信號A_DII^PB_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗;所述濾波電路主要由電阻，發(fā)光二極管，雙ESD保護二極管以及電容組成，其中A+、A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，并且經由電容來實現(xiàn)對差分信號進行濾波處理得到信號A+IN、A-1N、B+IN、B-1N、Z+IN、Z-1N;所述同步電路主要由電容、電感、電阻、發(fā)光二極管、四輸入差分線路接收器芯片DS26C32A以及芯片LM393構成，將先前濾波電路后得到的差分信號，輸入到差分線路接收器芯片DS26C32A，經過DS26C32A的運算處理后得到基于共同COM的數(shù)據(jù)信號A-0UT、B-0UT和Z-0UT，從而實現(xiàn)了數(shù)據(jù)信號的同步;所述隔離電路主要由電容、電阻、電感以及數(shù)據(jù)隔離器芯片IS07 24DC構成，將同步信號A-OUT、B-OUT和Z-OUT輸入到數(shù)據(jù)隔離器IS0724DC，再通過數(shù)據(jù)隔離器實現(xiàn)數(shù)據(jù)信號的隔離，得到耦合信號々_011?、8_011?和QEPZ;所述數(shù)據(jù)處理電路主要由電阻、電容以及芯片74HC86D構成，選擇由數(shù)據(jù)隔離電路輸出的兩路信號A_DII^PB_DIR，分別經由74HC86D運算處理，并且輸出的信號六_乂01?和8_乂(?作為下一級電路的參考基準信號;所述雙上升沿D觸發(fā)器芯片電路主要由電容和雙上升沿D觸發(fā)器芯片組成，將芯片74HC86D輸出的信號A_X0R和信號B_X0R作為參考基準時鐘信號輸入雙上升沿D觸發(fā)器，通過將數(shù)據(jù)隔離電路輸出的六_011?信號、B_DIR信號與參考基準時鐘信號進行比較運算，最終輸出相應的信號NEG_A和信號NEG_B。
[0018]本實用新型一種集電極編碼器解碼電路，通過將差分信號A+、A-、B+、B_、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號六_011?、8_011?和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號々_101?和8_101?，最后將所得信號作為參考基準信號與耦合信號A_DII^PB_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗，能夠使信號總體上實現(xiàn)了衰減最小，抗干擾最佳，確保了信號的準確性。
[0019]上述實施例是對本實用新型的說明，不是對本實用新型的限定，任何對本實用新型簡單變換后的方案均屬于本實用新型的保護范圍。
【主權項】
1.一種集電極編碼器解碼電路，其特征在于:包括濾波電路、同步電路、隔離電路、數(shù)據(jù)處理電路和雙上升沿D觸發(fā)器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號六_011?、8_011?和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號々_乂01?和8_乂(?，最后將所得的A_X0I^PB_X0R信號作為參考基準信號與耦合信號A_DII^PB_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗。2.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于:所述濾波電路主要由電阻，發(fā)光二極管，雙ESD保護二極管以及電容組成，其中A+、A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，并且經由電容來實現(xiàn)對差分信號進行濾波處理得到信號A+IN、A-1N、B+IN、B-1N、Z+IN、Z-1N。3.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于:所述同步電路主要由電容、電感、電阻、發(fā)光二極管、四輸入差分線路接收器芯片DS26C32A以及芯片LM393構成，將先前濾波電路后得到的差分信號，輸入到差分線路接收器芯片DS26C32A，經過DS26C32A的運算處理后得到基于共同COM的數(shù)據(jù)信號A-0UT、B-0UT和Z-0UT，從而實現(xiàn)了數(shù)據(jù)信號的同步。4.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于:所述隔離電路主要由電容、電阻、電感以及數(shù)據(jù)隔離器芯片IS0724DC構成，將同步信號A-0UT、B-0UT和Z-OUT輸入到數(shù)據(jù)隔離器IS0724DC，再通過數(shù)據(jù)隔離器實現(xiàn)數(shù)據(jù)信號的隔離，得到耦合信號々_011?、8_DIR和QEPZ。5.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于:所述數(shù)據(jù)處理電路主要由電阻、電容以及芯片74HC86D構成，選擇由數(shù)據(jù)隔離電路輸出的兩路信號A_DII^PB_DIR，分別經由74HC86D運算處理，并且輸出的信號A_X0I^PB_X0R作為下一級電路的參考基準信號。6.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于:所述雙上升沿D觸發(fā)器芯片電路主要由電容和雙上升沿D觸發(fā)器芯片組成，將芯片74HC86D輸出的信號A_X0R和信號B_X0R作為參考基準時鐘信號輸入雙上升沿D觸發(fā)器，通過將數(shù)據(jù)隔離電路輸出的八_DIR信號、B_DIR信號與參考基準時鐘信號進行比較運算，最終輸出相應的信號NEG_A和信號NEG_Bo
【專利摘要】本實用新型公開了一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數(shù)據(jù)處理電路和雙上升沿D觸發(fā)器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現(xiàn)同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數(shù)據(jù)處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發(fā)器芯片電路，實現(xiàn)信號A_DIR、B_DIR分別與其進行基準性校驗。本實用新型能夠使信號總體上實現(xiàn)了衰減最小，抗干擾最佳，確保了信號的準確性。
【IPC分類】H03M5/02
【公開號】CN205232201
【申請?zhí)枴緾N201520997448
【發(fā)明人】肖海樂, 沈明珠, 宋華波
【申請人】浙江佳樂科儀股份有限公司
【公開日】2016年5月11日
【申請日】2015年12月4日