標(biāo)定脈沖信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及儀器檢測與標(biāo)定技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)有的儀器檢測與標(biāo)定方法，大都通過標(biāo)準(zhǔn)信號源產(chǎn)生各種激勵(lì)信號進(jìn)行測試，其中使用脈沖信號對儀器的檢測與標(biāo)定尤為重要。但是現(xiàn)有的信號源產(chǎn)生的模擬脈沖信號大都是單一不可變的，這就無法準(zhǔn)確反應(yīng)出儀器的某些性能參數(shù)，對于儀器標(biāo)定就會(huì)產(chǎn)生誤差。特別是利用檢測脈沖信號進(jìn)行測量的儀器更是如此。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有的脈沖信號發(fā)生器只能產(chǎn)生單一，不可變的脈沖，本實(shí)用新型提供一種可以產(chǎn)生納秒級、上/下升沿、頻率及工作模式等可調(diào)的、可編程式人機(jī)交互方便的脈沖信號發(fā)生器，以滿足標(biāo)定儀器的要求。
[0004]本實(shí)用新型采用的技術(shù)方案如下:
[0005]標(biāo)定脈沖信號發(fā)生器，在FPGA內(nèi)部分別設(shè)有R0M、控制邏輯單元、緩沖器、LVDS ;在FPGA外部掛接配置接口、控制面板、LCD、同步信號、觸發(fā)信號、DAC ;其中，控制邏輯單元分別連接R0M、緩沖器、控制面板、LCD ;ROM分別連接LVDS、配置接口 ；緩沖器分別連接同步信號、觸發(fā)信號；LVDS連接DAC。
[0006]本實(shí)用新型可以產(chǎn)生納秒級、上/下降沿、頻率可調(diào)的脈沖信號，并可任意定制其他波形，并支持同步和觸發(fā)兩種工作模式，而且配有LCD顯示。
[0007]本實(shí)用新型的有益效果是，可以產(chǎn)生納秒級、上/下降沿、頻率等參數(shù)可調(diào)的脈沖信號，并可任意定制其他波形。并支持同步和觸發(fā)兩種工作模式。配有LCD顯示，方便人機(jī)交互。其功能基本可以滿足標(biāo)定儀器的要求。
[0008]下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明。
【附圖說明】
[0009]圖1是本實(shí)用新型的功能結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0010]如圖1所示，標(biāo)定脈沖信號發(fā)生器，在FPGA內(nèi)部分別設(shè)有R0M、控制邏輯單元、緩沖器、LVDS ;在FPGA外部掛接配置接口、控制面板、LCD、同步信號、觸發(fā)信號、DAC ;其中，控制邏輯單元分別連接R0M、緩沖器、控制面板、IXD ;ROM分別連接LVDS、配置接口 ；緩沖器分別連接同步信號、觸發(fā)信號；LVDS連接DAC。
[0011 ] 控制邏輯單元接收控制面板的設(shè)置參數(shù)，控制LCD顯示和ROM中的波形文件。配置接口連接ROM用于在線更改波形數(shù)據(jù)。緩沖器連接同步、觸發(fā)信號與控制邏輯單元。LVDS連接DAC與ROM。
[0012]標(biāo)定脈沖信號發(fā)生器可以產(chǎn)生納秒級、上/下降沿、頻率等參數(shù)可調(diào)的脈沖信號，并可任意定制其他波形。并支持同步和觸發(fā)兩種工作模式。配有LCD顯示，方便人機(jī)交互。其功能基本可以滿足標(biāo)定儀器的要求。
[0013]本實(shí)用新型中各個(gè)模塊的作用為:
[0014]FPGA:實(shí)現(xiàn)控制邏輯單元、緩沖器、LVDS、ROM的可編程邏輯器件。
[0015]ROM:儲(chǔ)存波形文件的存儲(chǔ)單元。
[0016]控制邏輯單元:連接IXD、控制面板、緩沖器、ROM的邏輯控制單元。
[0017]緩沖器:同步信號和觸發(fā)信號的緩沖單元。
[0018]LVDS:R0M和DAC之間的高速通信接口。
[0019]配置接口:通過配置接口可以更改ROM中的波形數(shù)據(jù)文件，以產(chǎn)生定制的任意波形。
[0020]控制面板:控制面板的按鍵可以調(diào)節(jié)脈沖信號的上升沿、下降沿、頻率，以及工作模式等參數(shù)。
[0021]IXD:顯示控制面板配置的脈沖信號的參數(shù)。
[0022]同步信號:用于與其他設(shè)備同步的信號接口。
[0023]觸發(fā)信號:用于觸發(fā)模式的信號接口。
[0024]DAC: 16位高速數(shù)模轉(zhuǎn)換器。
[0025]其中控制邏輯單元接收控制面板的設(shè)置參數(shù)，控制LCD顯示和ROM中的波形文件。配置接口連接ROM用于在線更改波形數(shù)據(jù)。緩沖器連接同步/觸發(fā)信號與控制邏輯單元。LVDS 連接 DAC 與 ROM。
【主權(quán)項(xiàng)】
1.標(biāo)定脈沖信號發(fā)生器，其特征在于，在FPGA內(nèi)部分別設(shè)有ROM、控制邏輯單元、緩沖器、LVDS ;在FPGA外部掛接配置接口、控制面板、LCD、同步信號、觸發(fā)信號、DAC ;其中，控制邏輯單元分別連接ROM、緩沖器、控制面板、IXD ;ROM分別連接LVDS、配置接口 ；緩沖器分別連接同步信號、觸發(fā)信號；LVDS連接DAC。
【專利摘要】標(biāo)定脈沖信號發(fā)生器，在FPGA內(nèi)部分別設(shè)有ROM、控制邏輯單元、緩沖器、LVDS；在FPGA外部掛接配置接口、控制面板、LCD、同步信號、觸發(fā)信號、DAC；其中，控制邏輯單元分別連接ROM、緩沖器、控制面板、LCD；ROM分別連接LVDS、配置接口；緩沖器分別連接同步信號、觸發(fā)信號；LVDS連接DAC。本實(shí)用新型可以產(chǎn)生納秒級、上/下降沿、頻率等參數(shù)可調(diào)的脈沖信號，并可任意定制其他波形。并支持同步和觸發(fā)兩種工作模式。配有LCD顯示，方便人機(jī)交互。其功能基本可以滿足標(biāo)定儀器的要求。
【IPC分類】H03K3/02
【公開號】CN204859135
【申請?zhí)枴緾N201520438651
【發(fā)明人】譚向宇, 李文云, 王科, 馬儀, 錢國超, 徐肖偉, 彭兆裕
【申請人】云南電網(wǎng)有限責(zé)任公司電力科學(xué)研究院
【公開日】2015年12月9日
【申請日】2015年6月24日