一種基于鐵鎳基非晶合金磁芯的pcb板上微電感結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及微電子技術(shù)及半導(dǎo)體器件領(lǐng)域，具體涉及一種微電感器件，特別是涉及一種基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)。該微電感結(jié)構(gòu)實(shí)現(xiàn)了無(wú)源元件的集成，大大節(jié)約了 PCB板面積，對(duì)產(chǎn)品的小型化、輕薄化有重大意義。
【背景技術(shù)】
[0002]目前，電子設(shè)備小到電子手表、計(jì)算器、通用電腦，大到計(jì)算機(jī)、通訊電子設(shè)備、軍用武器系統(tǒng)，只要有集成電路等電子元器件，他們之間的電氣互連都要用到PCB。有統(tǒng)計(jì)表明，電感、電容、電阻三大無(wú)源器件在電路板中占到元器件數(shù)目的80% -90%,占基板面積的70% -80%，而芯片面積只占一個(gè)系統(tǒng)的10%。電路設(shè)計(jì)中電源部分的電感元件往往占用電源板表面40%以上面積。高效率、低成本、高度集成是當(dāng)前電力電子器件發(fā)展的重要驅(qū)動(dòng)力。通過(guò)無(wú)源器件集成、納米CMOS技術(shù)和先進(jìn)封裝領(lǐng)域的聯(lián)合創(chuàng)新來(lái)開(kāi)發(fā)封裝電源模塊(PSiP)和芯片電源模塊(PwrSoC)的技術(shù)平臺(tái)，是實(shí)現(xiàn)電力電子器件高密度化的有效途徑。電感是最基本的電子元器件之一，由其構(gòu)成的功率電感器、扼流器、濾波器等是電子電路中必不可少的重要元件。現(xiàn)有的分立電感一般是貼裝芯板表面上，占用表面貼裝空間，并且需要使用較多的電感，焊接點(diǎn)的數(shù)量多，影響可靠性，增加成本。而且分立式電感器的尺寸已經(jīng)減小到物理極限，集成化的需求日益突出，開(kāi)發(fā)性能優(yōu)異的片上電感或板上電感成為了微電子行業(yè)的重要挑戰(zhàn)。
[0003]在這種背景下，PCB電感集成技術(shù)已成為國(guó)內(nèi)外研宄的熱點(diǎn)，其發(fā)展與微型化工藝提高和高性能磁芯材料開(kāi)發(fā)這兩個(gè)方面是息息相關(guān)的。與芯片上電感技術(shù)相比，PCB上電感技術(shù)有如下優(yōu)點(diǎn):與傳統(tǒng)的PCB工藝兼容，成本低；可利用印刷工藝的準(zhǔn)確性，嚴(yán)格控制電感尺寸的各個(gè)主要參數(shù)；可以制作雙面的電感，使得功率密度極大地提高；可以解決片上電感的一些問(wèn)題，如芯片電感占用較大的芯片面積，電感的直流電阻大(高達(dá)幾歐姆)等問(wèn)題；此外由于功率轉(zhuǎn)換所產(chǎn)生的熱量可從PCB表面散失，熱分布更均勻。因此，與PCB板上集成電感相關(guān)的材料研發(fā)、結(jié)構(gòu)設(shè)計(jì)、制作工藝一直受到業(yè)界的廣泛關(guān)注。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的是針對(duì)現(xiàn)有技術(shù)的不足和市場(chǎng)對(duì)微型化電感器件的需求，提供了一種基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)，其與芯片電感應(yīng)用不同，鐵鎳基非晶合金PCB板上微電感結(jié)構(gòu)布置在多層PCB板的線路層中，屬于封裝電源模塊(PSiP)技術(shù)及系統(tǒng)封裝技術(shù)領(lǐng)域，利用多層PCB的制備技術(shù)來(lái)實(shí)現(xiàn)電感的結(jié)構(gòu)。同時(shí)，電感磁芯的制備過(guò)程中解決了芯板導(dǎo)電層布置的技術(shù)困難，也克服了表面粗糙度大對(duì)電鍍工藝的影響。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的:
[0006]一種基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)，所述微電感包括薄膜磁芯和線圈，其設(shè)計(jì)方式為:所述薄膜磁芯作為線圈的內(nèi)芯，即線圈螺旋纏繞于薄膜磁芯之外；或者，所述薄膜磁芯作為外芯，即線圈包裹于薄膜磁芯之內(nèi)；所述PCB板設(shè)計(jì)為多層，包括芯板、半固化片和表層合金箔；當(dāng)所述薄膜磁芯作為外芯時(shí)，薄膜磁芯位于多層PCB板最外層，即所述線圈以平面螺旋薄膜形式制備在芯板表面，所述薄膜磁芯在多層PCB板的最外側(cè)以合金箔的形式與半固化片、線圈和芯板壓合到一起；當(dāng)所述薄膜磁芯作為線圈的內(nèi)芯時(shí)，薄膜磁芯位于多層PCB板內(nèi)部，即所述芯板表面先制備薄膜磁芯，再在芯板的兩面都覆蓋半固化片和線圈(線圈作為表層合金箔)，通過(guò)在PCB板上制備鍍銅通孔實(shí)現(xiàn)芯板兩面線圈的線路互連(即通過(guò)鍍銅通孔(HDI孔)實(shí)現(xiàn)薄膜磁芯外線圈線路的纏繞)。
[0007]所述PCB板上微電感結(jié)構(gòu)中，可以包含多層磁芯和多層線圈，通過(guò)在芯板一側(cè)或兩側(cè)設(shè)置磁芯或線圈線路，以及調(diào)整層壓時(shí)芯板的數(shù)量，即可得到不同層數(shù)磁芯與線圈的電感結(jié)構(gòu)。
[0008]所述的基板或芯板包括但不限于剛性基板、撓性基板和柔性基板等。
[0009]所述薄膜磁芯為鐵鎳基非晶合金，其微觀組織為非晶結(jié)構(gòu)。
[0010]所述鐵鎳基非晶合金中，鐵元素含量為20_65wt.%，鎳元素含量為20_70wt.V0，鐵和鎳兩者含量之和為70-90wt.%，稀土元素含量為0.l-5wt.%，其余為磷；其中:所述稀土元素為L(zhǎng)a、Ce、Nd、Eu、Sm和Gd中的任意一種或兩種；該鐵镲基非晶合金薄膜磁芯由直流電鍍方法制備，可根據(jù)需要制作氣隙、凹槽或其他特定形狀，具體制備過(guò)程可參考申請(qǐng)?zhí)枮?01510061511.9(發(fā)明名稱(chēng):一種基于鐵鎳多元合金薄膜磁芯的微型電感)的發(fā)明專(zhuān)利申請(qǐng)。
[0011]所述薄膜磁芯厚度為0.5?50 μπι，通過(guò)直流電鍍的時(shí)間和電流大小控制；所述薄膜磁芯為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，薄膜磁芯為疊層結(jié)構(gòu)時(shí)，不同層內(nèi)材料的組織和成分能夠根據(jù)需要進(jìn)行調(diào)整。
[0012]所述PCB板上微電感結(jié)構(gòu)中，當(dāng)所述薄膜磁芯作為內(nèi)芯時(shí)，薄膜磁芯以兩種方式設(shè)置在芯板表面，第一種方式為:在鈦的板材或陰極輥筒上電鍍可剝離的磁芯薄膜，剝離后的磁芯薄膜再通過(guò)磁芯附著層粘結(jié)于芯板上，所述磁芯附著層為丙烯酸或環(huán)氧樹(shù)脂等粘結(jié)劑；第一種方式是利用陰極基板氧化膜較厚，可以實(shí)現(xiàn)邊電鍍邊剝離，其制備工藝可參考輥式連續(xù)電解法生產(chǎn)電解銅箔；第二種方式是直接在芯板表面制備磁芯，即，通過(guò)化學(xué)鍍或?yàn)R射工藝先在芯板表面制備種子層，再在種子層上電鍍薄膜磁芯，所述種子層為采用濺射或化學(xué)鍍方法制備的鐵鎳磷非晶合金或鎳磷非晶合金層；第二種制備方式中，可以通過(guò)調(diào)節(jié)和控制化學(xué)鍍、電鍍液中光亮劑的配比及含量，來(lái)消除基板或芯板表面粗糙度的不良影響。
[0013]所述PCB板上微電感結(jié)構(gòu)中，當(dāng)所述薄膜磁芯作為外芯時(shí)，首先電鍍可剝離的磁芯薄膜，剝離后的磁芯薄膜再以表層合金箔的形式通過(guò)磁芯附著層粘結(jié)于半固化片上。
[0014]所述PCB板上微電感結(jié)構(gòu)中，當(dāng)所述薄膜磁芯作為內(nèi)芯時(shí)，通過(guò)PCB板上制備鍍銅通孔(HDI孔)實(shí)現(xiàn)芯板兩面線圈的互連，形成線圈回路纏繞磁芯；當(dāng)所述薄膜磁芯作為外芯時(shí)，僅需考慮PCB電感與其它層線路的兼容，通過(guò)PCB板上制備鍍銅通孔(HDI孔)實(shí)現(xiàn)與線圈連接的引腳、引線與其它線路的互連。
[0015]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0016]1、本實(shí)用新型為新型的基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)，屬于封裝電源模塊(PSiP)技術(shù)及系統(tǒng)封裝技術(shù)，實(shí)現(xiàn)了無(wú)源器件的集成，能大大提高功率密度，縮小產(chǎn)品體積。
[0017]2、本實(shí)用新型提出電鍍鐵鎳磷稀土四元非晶合金在PCB板上微電感的應(yīng)用還未有報(bào)導(dǎo)。
[0018]3、本實(shí)用新型從PCB電感制備工藝來(lái)說(shuō)除了可以使用傳統(tǒng)方法直接在PCB板上布置導(dǎo)電層電鍍磁芯薄膜的方法外，還可以實(shí)現(xiàn)磁芯獨(dú)立制備，不受PCB板粗糙度的影響。
[0019]4、本實(shí)用新型磁芯和線圈均可由直流電鍍工藝制備，利用了現(xiàn)有的多層PCB板制備、壓合技術(shù)，容易產(chǎn)業(yè)化。
[0020]5、本實(shí)用新型中提出的鐵鎳基非晶合金PCB電感，可利用印刷工藝的準(zhǔn)確性，嚴(yán)格控制電感尺寸的各個(gè)主要參數(shù)，電感尺寸可從厘米縮小到毫米微米尺度，體積小，性能尚O
【附圖說(shuō)明】
[0021]圖1為本實(shí)用新型基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)剖視圖(線圈纏繞磁芯的形式)。
[0022]圖2為本實(shí)用新型利用直流電鍍方式制備基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)的流程圖；其中:
[0023]圖(a)在基板I上準(zhǔn)備好磁芯附著層或種子層2 ;
[0024]圖(b)在磁芯附著層或種子層2上制備鐵鎳基非晶合金磁芯3 ;
[0025]圖(C)準(zhǔn)備銅箔6、半固化片4與剛制備好磁芯的芯板按順序疊合，準(zhǔn)備壓合；
[0026]圖(d)壓合后半固化片4加壓加熱后固化成型；
[0027]圖(e)制備鍍銅通孔后刻蝕外層銅箔6形成線圈5。
[0028]圖3為在包含三層或三層以上芯板的PCB板上微電感結(jié)構(gòu)圖；圖中:(a)頂層線圈線路形式；(b)磁芯及其芯板；(C)底層線圈線路形式。
[0029]圖1_3中:1_芯板；2_磁芯附著層或種子層；3-磁芯；4_半固化片；5-線圈；51-頂層線圈；52_底層線圈；6_銅箔；7_鍍銅通孔；8_引線；9_引腳。
[0030]圖4為化學(xué)鍍制備磁芯附著層再電鍍；圖中:(a)電鍍前界面截面；(b)電鍍后界面截面的微觀結(jié)構(gòu)。
[0031]圖5為磁芯薄膜的微觀結(jié)構(gòu)；圖中:(a)電鍍前粗糙基體；(b)電鍍磁芯薄膜后。其中，電鍍前基體粗糙度測(cè)定為Ra = 0.315 μ m，其輪廓線上最大山峰Rp及最深波谷Rv分別為 1.586 μ m 及 1.314 μ m ;電鍛后 Ra = 0.218 μ m，且 Rp = 0.699 μ m, Rv = 1.030 μ m。
【具體實(shí)施方式】
[0032]下面結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。
[0033]本實(shí)用新型基于鐵鎳基非晶合金磁芯的PCB板上微電感結(jié)構(gòu)，包括薄膜磁芯和線圈，其設(shè)計(jì)方式為兩種:第一種方式為:薄膜磁芯作為線圈的內(nèi)芯，即線圈螺旋纏繞于薄膜磁芯之外；第二種方式為:薄膜磁芯作為外芯，即線圈包裹于薄膜磁芯之內(nèi)；所述PCB板設(shè)計(jì)為多層，包括芯板、半固化片和表層合金箔；當(dāng)所述薄膜磁芯作為外芯時(shí)，薄膜磁芯位于多層PCB板最外層，即所述線圈以平面螺旋薄膜形式制備在芯板表面，所述薄膜磁芯在多層PCB板的最外側(cè)以合金箔的形式與半固化片、線圈和芯板壓合到一起；當(dāng)所述薄膜磁芯作為線圈的內(nèi)芯時(shí)，層壓時(shí)薄膜磁芯位于多層PCB板內(nèi)部，即所述芯板表面先制備薄膜磁芯，再在芯板的兩面都覆蓋半固化片和線圈(線圈作為表層合金箔)，通過(guò)在PCB板上制備鍍銅通孔(HDI孔)實(shí)現(xiàn)芯板兩面線圈的線路互連。該P(yáng)CB板上微電感結(jié)