基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于電學(xué)技術(shù)領(lǐng)域，涉及一種基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路。
【背景技術(shù)】
[0002]目前市場上使用的頻合電路一種是基于直接數(shù)字頻率合成技術(shù)設(shè)計的，其缺點是所產(chǎn)生的頻率雜散較大，需要額外使用低通濾波器進(jìn)行濾波降噪。一種是基于鎖相環(huán)技術(shù)設(shè)計的，其缺點是當(dāng)要求產(chǎn)生高分辨率的頻率時，頻率間的轉(zhuǎn)換速度降低，一般只能用于大步進(jìn)頻率合成中。
【實用新型內(nèi)容】
[0003]為了克服現(xiàn)有技術(shù)中的缺陷，解決上述技術(shù)問題，本實用新型提供一種基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，該電路板由直接數(shù)字頻率合成(DDS)技術(shù)、鎖相環(huán)技術(shù)和壓控振蕩相結(jié)合，能夠在30?90MHz頻段內(nèi)產(chǎn)生雜散小、高分辨率、快速轉(zhuǎn)換的頻率。其技術(shù)方案如下:
[0004]一種基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，包含以下組成部分:直接數(shù)字頻率合成器(DDS)、低通濾波電路、鑒相器、環(huán)路濾波電路、壓控振蕩電路(VCO)、溫補晶振電路、FPGA、電平轉(zhuǎn)換電路、緩沖放大電路。溫補晶振電路一路輸出連接至鑒相器作為基準(zhǔn)時鐘信號，另一路輸出連接至FPGA作為時鐘信號輸入；頻率碼輸入至FPGA，F(xiàn)PGA的一路輸出連接至直接數(shù)字頻率合成器(DDS)作為分頻比控制信號輸入，一路輸出連接至鑒相器作為鑒相系數(shù)輸入，一路輸出連接至電平轉(zhuǎn)換電路作為VCO分段控制信號輸入；直接數(shù)字頻率合成器(DDS)輸出連接至低通濾波電路，經(jīng)低通濾波電路輸出至鑒相器作為參考時鐘輸入；鑒相器輸出連接至環(huán)路濾波電路；環(huán)路濾波電路輸出連接至壓控振蕩電路(VCO)控制壓控振蕩電路(VCO)的變?nèi)荻O管微調(diào)頻率；電平轉(zhuǎn)換電路輸出連接至壓控振蕩電路(VCO)作為VCO分段控制信號輸入；壓控振蕩電路(VCO)輸出連接至功率分配電路作為射頻信號輸入；功率分配電路一路輸出至直接數(shù)字頻率合成器(DDS)作為反饋信號輸入，直接數(shù)字頻率合成器(DDS)根據(jù)FPGA輸入的分頻比對反饋信號分頻，構(gòu)成鎖相環(huán)路。一路輸出至緩沖放大電路，經(jīng)緩沖放大電路緩沖放大后輸出作為功放收發(fā)本振信號。
[0005]優(yōu)選地，VCO電路包括結(jié)型場效應(yīng)管及其貼片變?nèi)荻O管和電感。
[0006]優(yōu)選地，緩沖放大電路采用UPC2710及附屬電路組成的放大器，放大到12?15dBm0
[0007]本實用新型的有益效果體現(xiàn)在以下三個方面:一是DDS技術(shù)能夠保證該頻合電路提供高速轉(zhuǎn)換的頻率，滿足快速跳頻通信對頻率步進(jìn)的要求。二是鎖相環(huán)技術(shù)能夠保證該頻合電路輸出頻率穩(wěn)定且分辨率高，滿足快速跳頻通信對頻率質(zhì)量的要求。三是環(huán)路濾波器電路采用3階無源環(huán)路濾波器，能夠有效消除產(chǎn)生的寄生調(diào)制和鑒相泄漏，保證頻合產(chǎn)生的頻率質(zhì)量。
【附圖說明】
[0008]圖1為本實用新型基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路的原理框圖；
[0009]圖2為本實用新型基于超短波電臺的低雜散高速轉(zhuǎn)換的直接數(shù)字頻率合成器(DDS)的電路圖；
[0010]圖3為本實用新型基于超短波電臺的低雜散高速轉(zhuǎn)換的低通濾波電路的電路圖；
[0011]圖4為本實用新型基于超短波電臺的低雜散高速轉(zhuǎn)換的鑒相器的電路圖；
[0012]圖5為環(huán)路濾波器形式。
【具體實施方式】
[0013]下面結(jié)合附圖和【具體實施方式】對本實用新型的技術(shù)方案作進(jìn)一步詳細(xì)地說明。
[0014]本實用新型的任務(wù)是提出基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路。本實用新型的任務(wù)是這樣完成的:如附圖1，溫補晶振電路一路輸出連接至鑒相器，為鑒相器提供基準(zhǔn)時鐘信號，另一路輸出連接至FPGA，為FPGA提供時鐘信號；FPGA在接收頻率碼獲得需要生成的頻率的信息后，F(xiàn)PGA電路的一路輸出串行的分頻比控制信號至直接數(shù)字頻率合成器(DDS)，一路輸出鑒相系數(shù)信號至鑒相器，一路輸出VCO控制信號至電平轉(zhuǎn)換電路；直接數(shù)字頻率合成(DDS)電路，根據(jù)FPGA送入的分頻比控制信號將溫補晶振電路輸入的時鐘信號進(jìn)行分頻輸出參考時鐘信號至低通濾波電路；參考時鐘信號經(jīng)過低通濾波后進(jìn)入鑒相器；鑒相器根據(jù)FPGA送入的鑒相系數(shù)和溫補晶振電路輸入的基準(zhǔn)時鐘信號對參考時鐘信號進(jìn)行鑒頻、鑒相，輸出微調(diào)電壓至環(huán)路濾波電路；微調(diào)電壓經(jīng)過環(huán)路濾波電路抑制噪聲及鑒相泄露后輸出至壓控振蕩電路(VCO);電平轉(zhuǎn)換電路將FPGA送入的VCO控制信號轉(zhuǎn)換為對壓控振蕩電路(VCO)進(jìn)行分段控制的分段控制信號；分段控制信號決定壓控振蕩電路(VCO)的振蕩頻率所屬頻段，經(jīng)過環(huán)路濾波后的微調(diào)電壓微調(diào)電壓共同控制壓控振蕩電路(VCO)的變?nèi)荻O管微調(diào)頻率產(chǎn)生需要的射頻信號；射頻信號經(jīng)功率分配電路一路輸出至直接數(shù)字頻率合成器(DDS)作為反饋信號輸入，直接數(shù)字頻率合成器(DDS)根據(jù)FPGA輸入的分頻比對反饋信號分頻，構(gòu)成鎖相環(huán)路。一路輸出至緩沖放大電路，經(jīng)緩沖放大電路緩沖放大后輸出作為功放收發(fā)本振信號。一路經(jīng)緩沖放大電路，作為功放收發(fā)本振信號。
[0015]圖2中的直接數(shù)字頻率合成(DDS)芯片Dl在FPGA的控制下，根據(jù)反饋的射頻信號對溫補晶振電路輸入的時鐘信號進(jìn)行分頻輸出參考時鐘信號至低通濾波電路。
[0016]圖3中的低通濾波電路將輸入的參考時鐘信號濾波后輸入給鑒相器。
[0017]圖4中的鑒相器芯片N7根據(jù)FPGA送入的鑒相系數(shù)和溫補晶振電路輸入的基準(zhǔn)時鐘信號對經(jīng)低通濾波電路輸入的參考時鐘信號進(jìn)行鑒頻、鑒相，輸出微調(diào)電壓。
[0018]圖5中的環(huán)路濾波電路將鑒相器輸出的微調(diào)電壓抑制噪聲及鑒相泄露后控制壓控振蕩電路(VCO)的變?nèi)荻O管微調(diào)頻率。
[0019]以上所述，僅為本實用新型較佳的【具體實施方式】，本實用新型的保護(hù)范圍不限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實用新型披露的技術(shù)范圍內(nèi)，可顯而易見地得到的技術(shù)方案的簡單變化或等效替換均落入本實用新型的保護(hù)范圍內(nèi)。
【主權(quán)項】
1.一種基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，其特征在于，包含以下組成部分:直接數(shù)字頻率合成器、低通濾波電路、鑒相器、環(huán)路濾波電路、壓控振蕩電路、溫補晶振電路、FPGA、電平轉(zhuǎn)換電路、緩沖放大電路，溫補晶振電路一路輸出連接至鑒相器作為基準(zhǔn)時鐘信號，另一路輸出連接至FPGA作為時鐘信號輸入；頻率碼輸入至FPGA，F(xiàn)PGA的一路輸出連接至直接數(shù)字頻率合成器作為分頻比控制信號輸入，一路輸出連接至鑒相器作為鑒相系數(shù)輸入，一路輸出連接至電平轉(zhuǎn)換電路作為VCO控制信號輸入；直接數(shù)字頻率合成器輸出連接至低通濾波電路，經(jīng)低通濾波電路輸出至鑒相器作為參考時鐘輸入；鑒相器輸出連接至環(huán)路濾波電路；環(huán)路濾波電路輸出連接至壓控振蕩電路控制壓控振蕩電路的變?nèi)荻O管微調(diào)頻率；電平轉(zhuǎn)換電路輸出連接至壓控振蕩電路作為VCO分段控制信號輸入；壓控振蕩電路輸出連接至功率分配電路作為射頻信號輸入；功率分配電路一路輸出至直接數(shù)字頻率合成器作為反饋信號輸入，直接數(shù)字頻率合成器根據(jù)FPGA輸入的分頻比對反饋信號分頻，構(gòu)成鎖相環(huán)路，一路輸出至緩沖放大電路，經(jīng)緩沖放大電路緩沖放大后輸出作為功放收發(fā)本振信號，一路輸出至緩沖放大電路，經(jīng)緩沖放大電路緩沖放大后輸出作為功放收發(fā)本振信號。
2.根據(jù)權(quán)利要求1所述的基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，其特征在于:VC0電路包括結(jié)型場效應(yīng)管及其貼片變?nèi)荻O管和電感。
3.根據(jù)權(quán)利要求1所述的基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，其特征在于:緩沖放大電路采用UPC2710及附屬電路組成的放大器。
【專利摘要】本實用新型公開了一種基于超短波電臺的低雜散高速轉(zhuǎn)換的頻合電路，包含以下組成部分：直接數(shù)字頻率合成器、低通濾波電路、鑒相器、環(huán)路濾波電路、壓控振蕩電路、溫補晶振電路、FPGA、電平轉(zhuǎn)換電路、緩沖放大電路。本實用新型是基于直接數(shù)字頻率合成技術(shù)和基于鎖相環(huán)技術(shù)的一種低雜散高速轉(zhuǎn)換的頻合電路。本實用新型設(shè)計合理，集成度高，能夠在30～90MHz頻段內(nèi)產(chǎn)生雜散小、高分辨率、快速轉(zhuǎn)換的射頻信號。非常適合30～90MHz頻段內(nèi)超短波電臺使用。
【IPC分類】H03L7-18
【公開號】CN204481796
【申請?zhí)枴緾N201520072663
【發(fā)明人】王淵, 賈新成, 張俊安, 程小琰, 李哲
【申請人】中兵宇豐通信科技（北京）有限公司, 中國北方工業(yè)公司
【公開日】2015年7月15日
【申請日】2015年2月2日