一種眼圖采樣與重建硬件電路的制作方法
【技術領域】
[0001]本實用新型屬于通信傳輸信號的測量技術領域，具體涉及一種眼圖采樣與重建硬件電路。
【背景技術】
[0002]現(xiàn)代通信傳輸系統(tǒng)中，信號在傳輸過程中由于各種原因會導致?lián)p傷，很多情況下是由于傳輸距離遠或是接頭老化致使信號衰減，從而發(fā)生誤碼。眼圖是評估串行數(shù)字信號質(zhì)量的一種非常直觀、高效的測量手段。而且隨著信號速率的提高，傳統(tǒng)示波器的采樣率也已無法滿足波形重建的需求，而眼圖作為評估串行數(shù)字信號質(zhì)量的一種非常直觀、高效的測量手段，使得專用的眼圖分析儀器成為信號質(zhì)量檢測的不二之選。
[0003]在眼圖分析儀器中，波形采集系統(tǒng)是實現(xiàn)眼圖測試的最重要環(huán)節(jié)，在高速信號領域，完成對信號的準確跟蹤并保證足夠的采樣率需要良好設計的采樣系統(tǒng)來實現(xiàn)，因此，采樣時鐘延時電路是實現(xiàn)系統(tǒng)等效采樣的關鍵電路。但是，現(xiàn)有的采樣電路，其電路抗干擾能力及電路穩(wěn)定性能較差，且采樣與數(shù)據(jù)處理難以實現(xiàn)同步，從而難以確保AD轉(zhuǎn)換過程中的轉(zhuǎn)換精度。
【實用新型內(nèi)容】
[0004]為解決上述技術問題，本實用新型的目的在于提供一種具有抗干擾能力強、電路運行的穩(wěn)定性好且模數(shù)轉(zhuǎn)換的精度高的眼圖采樣與重建硬件電路，以解決現(xiàn)有采樣電路抗干擾能力及電路穩(wěn)定性能較差、難以確保AD轉(zhuǎn)換過程中的轉(zhuǎn)換精度的缺陷。
[0005]為實現(xiàn)上述目的，本實用新型之一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動電路、ADC采樣電路、延時電路、時鐘電路，所述的采樣保持電路與需要進行數(shù)字化處理的信號源模塊相連，用于采集模擬信號源輸入電壓在某一時刻的瞬時值，并在ADC采樣電路進行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號源模塊中采集的單端信號轉(zhuǎn)換為差分信號，并對信號進行放大，以供ADC電路進行模數(shù)轉(zhuǎn)換；所述時鐘電路的輸入端與所述的信號源模塊相連，為所述的時鐘電路提供同源時鐘，且所述延時電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時鐘和精確的延時時鐘。
[0006]在上述方案的基礎上優(yōu)選，所述的眼圖采樣與重建硬件電路進一步還包括一時鐘轉(zhuǎn)換電路，且該時鐘轉(zhuǎn)換電路連接于所述的ADC采樣電路與延時電路之間，用于將單端時鐘信號轉(zhuǎn)換為差分時鐘信號，以給ADC電路提供轉(zhuǎn)換時鐘信號。
[0007]在上述方案的基礎上優(yōu)選，所述的延時電路包括依次連接的LVTTL時鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進延時模塊。
[0008]在上述方案的基礎上優(yōu)選，所述的可編程步進延時模塊包括相互連接的步進延時模塊與延時控制模塊，所述步進延時模塊與延時控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。
[0009]在上述方案的基礎上優(yōu)選，所述的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機，所述的ADC采樣電路輸出端與所述的控制機相連，并使得所述控制機的輸出端與所述的延時電路電性相連。
[0010]本實用新型與現(xiàn)有技術相比，其有益效果是:本實用新型的一種眼圖采樣與重建硬件電路，通過ADC驅(qū)動電路將單端信號轉(zhuǎn)換為差分信號，同時通過時鐘轉(zhuǎn)換電路將單端時鐘信號轉(zhuǎn)換為差分時鐘信號，可以極大地提高電路抗干擾能力，提高AD轉(zhuǎn)換的精度；同時，采用統(tǒng)一的時鐘源，并配備步進延時時基模塊，可保證各模塊同步有序進行，提高電路運行效率和穩(wěn)定性。
【附圖說明】
[0011]圖1是本實用新型的一種眼圖采樣與重建硬件電路的結(jié)構(gòu)框圖；
[0012]圖2是本實用新型的延時電路的結(jié)構(gòu)框圖。
【具體實施方式】
[0013]為詳細說明本實用新型之技術內(nèi)容、構(gòu)造特征、所達成目的及功效，以下茲例舉實施例并配合附圖詳予說明。
[0014]請參閱圖1所示，并結(jié)合圖2所示，本實用新型提供一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動電路、ADC采樣電路、延時電路、時鐘電路，所述的采樣保持電路與需要進行數(shù)字化處理的信號源模塊相連，用于采集模擬信號源輸入電壓在某一時刻的瞬時值，并在ADC采樣電路進行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號源模塊中采集的單端信號轉(zhuǎn)換為差分信號，并對信號進行放大，以供ADC電路進行模數(shù)轉(zhuǎn)換；所述時鐘電路的輸入端與所述的信號源模塊相連，為所述的時鐘電路提供同源時鐘，且所述延時電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時鐘和精確的延時時鐘。優(yōu)選的，本實用新型的眼圖采樣與重建硬件電路還包括一時鐘轉(zhuǎn)換電路，且該時鐘轉(zhuǎn)換電路連接于ADC采樣電路與延時電路之間，用于將單端時鐘信號轉(zhuǎn)換為差分時鐘信號，以給ADC電路提供轉(zhuǎn)換時鐘信號。
[0015]本發(fā)明通過ADC驅(qū)動電路將單端信號轉(zhuǎn)換為差分信號，同時通過時鐘轉(zhuǎn)換電路將單端時鐘信號轉(zhuǎn)換為差分時鐘信號，其目的是用于提高電路抗干擾能力，降低噪聲，提高AD轉(zhuǎn)換的精度。ADC采樣電路，ADC驅(qū)動電路與時鐘轉(zhuǎn)換電路均為現(xiàn)有公知技術，這里對其原理作用等不再贅述。其中，ADC采樣電路優(yōu)先采用高分辨率的差分AD芯片，具體可選用型號為 AD9244、AD9445、AD7671 或 AD7677 中的一種。
[0016]請繼續(xù)參閱圖2所示，本實用新型的延時電路包括依次連接的LVTTL時鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進延時模塊，其中，可編程步進延時模塊包括相互連接的步進延時模塊與延時控制模塊，步進延時模塊與延時控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。其中，LVTTL時鐘發(fā)生模塊，用于提供LVTTL電平時鐘源，其內(nèi)部采用了高穩(wěn)定性的VCTCXO晶振(壓控溫度補償晶體振蕩器)，保證時鐘時基漂移小，保證了 AD取樣及轉(zhuǎn)換的高精度；LVTTL轉(zhuǎn)LVPECL模塊用于將LVTTL (Low Voltage TTL，低電壓晶體管-晶體管邏輯)電平轉(zhuǎn)換為LVPECL (Low Voltage Positive ECL,低壓正的射極親合邏輯)電平，同時提高電平的轉(zhuǎn)換響應速度和減小信號的傳輸延遲，傳輸延遲可達到幾個ns甚至更少；可編程步進延時模塊用于提供全局時鐘和精確的步進延時時鐘。
[0017]在上述方案的基礎上優(yōu)選，的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機，所述的ADC采樣電路輸出端與所述的控制機相連，并使得所述控制機的輸出端與所述的延時電路電性相連。
[0018]本發(fā)明在AD采樣電路與信號源模塊之間配備了延時電路，用于在模數(shù)轉(zhuǎn)換工作過程中提供全局時鐘并提供精確的步進延時時鐘，以保證各功能電路同步有序地工作，有效提高電路的運行效率和穩(wěn)定性，其中，延時電路的工作基本原理為:由LVTTL時鐘發(fā)生模塊將外部輸入的全局時鐘(由時鐘電路提供)轉(zhuǎn)換為LVTTL時鐘，LVTTL轉(zhuǎn)LVPECL模塊對該時鐘進行提速，提速后的時鐘一方面送往步進延時模塊做輸入，另一方面送往延時控制模塊做延時同步觸發(fā)。延時控制模塊受控制機的控制，控制機將相應命令寫入延時控制模塊后啟動對步進延時模塊的輸入時鐘進行延時輸出，步進延時模塊的輸出信號送往控制機、時鐘轉(zhuǎn)換電路以及信號源模塊，保證了各功能電路同步有序地工作，可有效提高電路的運行效率和穩(wěn)定性。
[0019]本實用新型通過采用高分辨率的差分AD芯片，同時利用ADC驅(qū)動電路將單端信號轉(zhuǎn)換為差分信號，利用時鐘轉(zhuǎn)換電路將單端時鐘信號轉(zhuǎn)換為差分信號，可以極大地提高電路的抗干擾能力，降低噪聲，提供模數(shù)轉(zhuǎn)換的精度；此外，還采用了統(tǒng)一的時鐘源，并配備了延時電路，保證了各功能電路同步有序地工作，有效提尚了電路的運彳丁效率和穩(wěn)定性。
[0020]綜上所述，僅為本實用新型之較佳實施例，不以此限定本實用新型的保護范圍，凡依本實用新型專利范圍及說明書內(nèi)容所作的等效變化與修飾，皆為本實用新型專利涵蓋的范圍之內(nèi)。
【主權項】
1.一種眼圖采樣與重建硬件電路，其特征在于:其包括采樣保持電路、ADC驅(qū)動電路、ADC采樣電路、延時電路、時鐘電路，所述的采樣保持電路與需要進行數(shù)字化處理的信號源模塊相連，用于采集模擬信號源輸入電壓在某一時刻的瞬時值，并在ADC采樣電路進行模數(shù)轉(zhuǎn)換期間保持輸出電壓不變，以供模數(shù)轉(zhuǎn)換；所述的ADC驅(qū)動電路串聯(lián)于所述的ADC采樣電路與采樣保持電路之間，用于將所述采樣保持電路從信號源模塊中采集的單端信號轉(zhuǎn)換為差分信號，并對信號進行放大，以供ADC電路進行模數(shù)轉(zhuǎn)換；所述時鐘電路的輸入端與所述的信號源模塊相連，為所述的時鐘電路提供同源時鐘，且所述延時電路的輸出端與所述的ADC采樣電路電性相連，以提供全局時鐘和精確的延時時鐘。
2.如權利要求1所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的眼圖采樣與重建硬件電路進一步還包括一時鐘轉(zhuǎn)換電路，且該時鐘轉(zhuǎn)換電路連接于所述的ADC采樣電路與延時電路之間，用于將單端時鐘信號轉(zhuǎn)換為差分時鐘信號，以給ADC電路提供轉(zhuǎn)換時鐘信號。
3.如權利要求2所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的延時電路包括依次連接的LVTTL時鐘發(fā)生模塊、LVTTL轉(zhuǎn)LVPECL模塊以及可編程步進延時模塊。
4.如權利要求3所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的可編程步進延時模塊包括相互連接的步進延時模塊與延時控制模塊，所述步進延時模塊與延時控制模塊均與LVTTL轉(zhuǎn)LVPECL模塊連接。
5.如權利要求1所述的一種眼圖采樣與重建硬件電路，其特征在于:所述的眼圖采樣與重建硬件電路還包括一帶顯示屏的控制機，所述的ADC采樣電路輸出端與所述的控制機相連，并使得所述控制機的輸出端與所述的延時電路電性相連。
【專利摘要】一種眼圖采樣與重建硬件電路,其包括采樣保持電路、ADC驅(qū)動電路、ADC采樣電路、延時電路、時鐘電路，采樣保持電路與需要進行數(shù)字化處理的信號源模塊相連；ADC驅(qū)動電路串聯(lián)于ADC采樣電路與采樣保持電路之間；時鐘電路的輸入端與信號源模塊相連，為時鐘電路提供同源時鐘，且延時電路的輸出端與ADC采樣電路電性相連，以提供全局時鐘和精確的延時時鐘。本實用新型的目的在于提供一種具有抗干擾能力強、電路運行的穩(wěn)定性好且模數(shù)轉(zhuǎn)換的精度高的眼圖采樣與重建硬件電路，以解決現(xiàn)有采樣電路抗干擾能力及電路穩(wěn)定性能較差、難以確保AD轉(zhuǎn)換過程中的轉(zhuǎn)換精度的缺陷。
【IPC分類】H03M1-54
【公開號】CN204272086
【申請?zhí)枴緾N201420767874
【發(fā)明人】周鵬
【申請人】武漢普賽斯電子技術有限公司
【公開日】2015年4月15日
【申請日】2014年12月9日