信號產(chǎn)生系統(tǒng)和信號產(chǎn)生方法、信號組合模塊的制作方法
【專利說明】信號產(chǎn)生系統(tǒng)和信號產(chǎn)生方法、信號組合模塊 【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及一種信號產(chǎn)生系統(tǒng)和信號產(chǎn)生方法W及信號組合模塊。 【【背景技術(shù)】】
[0002] 具有準確占空比的正交信號對于電路來說總是必要的。例如，具有準確占空比的 正交信號有利于振蕩器的覆蓋或頻率規(guī)劃。
[0003] 正交信號是常用的，但傳統(tǒng)的信號產(chǎn)生系統(tǒng)為了產(chǎn)生正交信號僅使用偶數(shù)個分頻 器。由于分頻比的限制，運不利于振蕩器的覆蓋或頻率規(guī)劃。
[0004] 例如，如果信號產(chǎn)生系統(tǒng)具有3個電平觸發(fā)裝置（level triggering device)，則 該信號產(chǎn)生系統(tǒng)只能產(chǎn)生具有180/3*N相位的分頻信號，N是正整數(shù)。對于另一示例，如果 信號產(chǎn)生系統(tǒng)具有5個電平觸發(fā)裝置，則該信號產(chǎn)生系統(tǒng)只能產(chǎn)生具有180/5*N相位的分 頻信號。此外，需要至少一個調(diào)整步驟來產(chǎn)生期望的正交信號。然而，運樣的調(diào)整可能會引 起更多的噪聲。 陽0化]因此，需要一種新的信號產(chǎn)生系統(tǒng)和新的信號產(chǎn)生方法。 【
【發(fā)明內(nèi)容】
】
[0006] 有鑒于此，本發(fā)明提供一種信號產(chǎn)生系統(tǒng)和信號產(chǎn)生方法，用于產(chǎn)生具有50%占 空比的輸出信號，W及提供一種信號組合模塊。
[0007] 根據(jù)本發(fā)明一實施例，提供一種信號產(chǎn)生系統(tǒng)，用于產(chǎn)生具有50%占空比的輸出 信號。該信號產(chǎn)生系統(tǒng)包括：分頻模塊，包括奇數(shù)個電平觸發(fā)裝置，用于利用等于M的分頻 比基于輸入信號產(chǎn)生多個分頻信號，其中M是正整數(shù)；W及信號組合模塊，用于組合至少兩 個所述分頻信號，或組合所述輸入信號與其中之一所述分頻信號，W產(chǎn)生至少一個輸出組 合信號。其中，所述信號產(chǎn)生系統(tǒng)基于所述輸出組合信號產(chǎn)生所述輸出信號；所述分頻模塊 協(xié)同所述信號組合模塊，W提供等于N. 5的分頻比，其中N是正整數(shù)。
[0008] 在一實施例中，N. 5 = M/2。此外，在一實施例中，輸出組合信號由分頻器模塊的一 個分頻信號和一個輸入時鐘產(chǎn)生。
[0009] 根據(jù)本發(fā)明另一實施例，提供一種信號產(chǎn)生系統(tǒng)，用于產(chǎn)生具有50%占空比的輸 出信號。該信號產(chǎn)生系統(tǒng)包括：分頻模塊，包括奇數(shù)個電平觸發(fā)裝置，用于利用等于M的分 頻比產(chǎn)生多個分頻信號，其中M是正整數(shù)；延遲模塊，用于延遲至少一個所述分頻信號，W 產(chǎn)生至少一個延遲分頻信號；W及信號組合模塊，用于組合至少兩個所述延遲分頻信號，或 者用于組合至少一個所述分頻信號和至少一個所述延遲分頻信號，W產(chǎn)生所述輸出信號。 其中所述分頻模塊協(xié)同所述信號組合模塊W提供等于N. 5的分頻比，其中N是正整數(shù)。
[0010] 根據(jù)本發(fā)明再一實施例，提供一種占空比校準電路，包括：第一下降時間調(diào)諧電 路，用于接收輸入信號W產(chǎn)生第一調(diào)整后輸入組合信號；W及緩沖器，用于緩沖所述第一調(diào) 整后輸入信號W產(chǎn)生校準信號。
[0011] 根據(jù)本發(fā)明再一實施例，提供一種占空比校準電路，包括：第屯反相器，用于接收 輸入信號；第二下降時間調(diào)諧電路，用于接收來自所述第屯反相器的輸出W產(chǎn)生第二調(diào)整 后輸出輸入信號；W及第八反相器，用于反相所述第二調(diào)整后輸入信號W產(chǎn)生校準信號。
[0012] 根據(jù)本發(fā)明又一實施例，提供一種信號組合模塊，包括：第一初始組合電路，用于 接收多個輸入信號W產(chǎn)生第一輸出組合信號；第二初始組合電路，用于接收多個輸入信號 W產(chǎn)生第二輸出組合信號；第一邊緣校準裝置，禪接在第一電壓電平與所述第一初始組合 電路之間；W及第二邊緣校準裝置，禪接在第二電壓電平與所述第二初始組合電路之間。其 中，所述第一邊緣校準裝置和所述第二邊緣校準裝置校準所述第一輸出組合信號和所述第 二輸出組合信號的至少一邊緣，W在輸出端子產(chǎn)生所述輸出組合信號。
[0013] 根據(jù)本發(fā)明又一實施例，提供一種信號組合模塊，包括：能量存儲電路，禪接于輸 出端子；充電電路，用于接收至少兩個輸入信號W輸出充電電流到所述能量存儲電路；放 電電路，用于接收至少兩個分頻信號W從所述能量存儲電路吸取放電電流。其中所述能量 存儲電路根據(jù)所述充電電流和所述放電電流產(chǎn)生輸出組合信號到所述輸出端子。
[0014] 根據(jù)本發(fā)明一實施例，提供一種信號產(chǎn)生方法，用于產(chǎn)生具有50%占空比的輸出 信號。該信號產(chǎn)生方法包括至少W下步驟：(a)利用等于M的分頻比基于輸入信號產(chǎn)生多 個分頻信號，其中M是正整數(shù)；化）將至少兩個所述分頻信號組合，或?qū)⑺鲚斎胄盘柵c其 中之一所述分頻信號組合，W產(chǎn)生至少一個輸出組合信號；W及（C)基于所述輸出組合信 號產(chǎn)生所述輸出信號。其中步驟（a)配合步驟化）W提供等于N. 5的分頻比，其中N是正 整數(shù)。
[0015] 根據(jù)本發(fā)明另一實施例，提供一種信號產(chǎn)生方法，用于產(chǎn)生具有50%占空比的輸 出信號。該信號產(chǎn)生方法包括至少W下步驟：利用等于M的分頻比產(chǎn)生多個分頻信號，其中 M是正整數(shù)；延遲至少一個所述分頻信號，W產(chǎn)生至少一個延遲分頻信號；W及組合至少兩 個所述延遲分頻信號，或者組合至少一個所述分頻信號和至少一個所述延遲分頻信號，W 產(chǎn)生所述輸出信號；其中分頻步驟和延遲步驟協(xié)同W提供等于N. 5的分頻比，其中N是正整 數(shù)。
[0016] 鑒于上述實施例，可產(chǎn)生具有正交相位和奇數(shù)分頻比的輸出信號。此外，通過校準 IQ分頻器的輸入信號的占空比來調(diào)整正交相位，因此可降低噪聲W及相位性能更好。 【【附圖說明】】
[0017] 圖1為根據(jù)本申請一實施例的信號產(chǎn)生系統(tǒng)的方框圖。
[001引圖2A為根據(jù)本申請另一實施例的信號產(chǎn)生系統(tǒng)的方框圖。
[0019] 圖2B為圖2A所示信號產(chǎn)生系統(tǒng)的操作的波形圖。
[0020] 圖3為根據(jù)本申請一實施例的圖1中描述的分頻模塊的電路示意圖。
[0021] 圖4為圖3所示電路的操作的波形圖。
[0022] 圖5為根據(jù)本申請另一實施例的圖1中描述的分頻模塊的電路示意圖。
[0023] 圖6為圖5所示電路的操作的波形圖。
[0024] 圖7為根據(jù)本申請再一實施例的圖1中描述的分頻模塊的電路示意圖。 陽0巧]圖8A為根據(jù)本申請一實施例的圖1中占空比校準電路的電路示意圖。
[0026] 圖8B示出圖2A的信號產(chǎn)生系統(tǒng)包括校準電路的方塊圖，該校準電路包括圖8A中 所描繪的比較器和平均計算電路。
[0027] 圖9A和圖9B為根據(jù)本申請一實施例的圖8A中第一占空比校準模塊和第二占空 比校準模塊的電路示意圖。 陽02引圖10A-1、圖10B-1、圖10C-1、圖10D-1為根據(jù)本發(fā)明實施例的占空比校準電路的 方框圖。
[0029] 圖 10A-2、圖 10B-2、圖 10C-2、圖 10D-2 分別為圖 10A-1、圖 10B-1、圖 10C-1、圖 10D-1中描述的電路的操作波形圖。
[0030] 圖11為根據(jù)本申請一實施例的圖1中描述的信號組合模塊的電路示意圖。
[0031] 圖12和圖13為圖11所描述的電路的操作范例。
[0032] 圖14為用于圖12的實施例的操作的波形圖。
[0033] 圖15為根據(jù)本申請另一實施例的圖1中描述的信號組合模塊的電路示意圖。
[0034] 圖16為圖15所描述的電路的操作范例。
[0035] 圖17為圖16所描述的實施例的操作的波形圖。
[0036] 圖18為圖15所描述的電路的操作范例。
[0037] 圖19為圖18所描述的實施例的操作的波形圖。
[0038] 圖20為應(yīng)用于本申請的信號組合模塊的XOR電路的電路示意圖。
[0039] 圖21為圖20中描述的異或電路的操作的信號波形圖。 【【具體實施方式】】 W40] 圖1為根據(jù)本申請一實施例產(chǎn)生具有50%占空比的輸出信號OS的信號產(chǎn)生系統(tǒng) 100的方框圖。如圖1所示，信號產(chǎn)生系統(tǒng)100包括分頻模塊101和信號組合模塊（signal combining mo化Ie) 103。分頻模塊101包括奇數(shù)個電平觸發(fā)裝置，利用等于M的分頻比基于 輸入信號INS來產(chǎn)生多個分頻信號，其中M是正整數(shù)。也就是說，M可W是1，或1 W外的任何其它正整數(shù)。信號組合模塊103組合多個分頻信號的至少兩個，W在輸 出端子OT產(chǎn)生輸出組合信號CS。在一個實施例中，分頻信號具有50%的占空比， 但它們的頻率不是期望的頻率?？商娲?，信號組合模塊103可W組合分頻信號 的其中之一和輸入信號INS, W產(chǎn)生輸出組合信號CS。分頻模塊101配合信號組合模塊103 W提供等于N. 5的分頻比，其中N是正整數(shù)。也就是說，N可W是1，或1 W外的任何其它正 整數(shù)。本申請的目的之一是提供一種具有50%占空比和期望頻率的輸出信號0S。因此，如 果輸出組合信號CS已經(jīng)具有50%的占空比，輸出組合信號CS可W直接輸出作為輸出信號 0S?；蛘撸盘柈a(chǎn)生系統(tǒng)100可W進一步包括占空比校準電路（化ty cycle calibrating circuit) 105,用于校準輸出組合信號CS W產(chǎn)生輸出信號OS。在一個實施例中，多個分頻信 號可W被組合然后被進一步處理，W產(chǎn)生輸出組合信號CS,但不局限于此。
[0041] 分頻模塊101、信號組合模塊103和占空比校準電路105的詳細說明將在后面討 論。
[0042] 圖2A為根據(jù)本申請另一實施例產(chǎn)生具有50%占空比的輸出信號OS的信號產(chǎn)生系 統(tǒng)200的方框圖。信號產(chǎn)生系統(tǒng)200包括分頻模塊201、信號組合模塊203 W及延遲模塊 205。與圖1所示的實施例相比較，信號組合模塊103是在占空比校準電路105之前提供， 但信號組合模塊203是在延遲模塊205之后提供。因此，分頻信號中的至少一個 由延遲模塊205延遲，W產(chǎn)生至少一個延遲分頻信號（在此例中Q_2')。在該范例中，分頻 信號Q_1具有50%的占空比，W及延遲分頻信號Q_2'也具有50%的占空比。然后，通過信 號組合模塊203將延遲分頻信號和分頻信號（或另一個延遲分頻信號）相組合，W產(chǎn)生輸 出信號OS。由信號產(chǎn)生系統(tǒng)200處理之后，輸出信號OS可W具有50%的占空比和期望的 頻率。 陽0創(chuàng)圖2B為圖2A所示信號產(chǎn)生系統(tǒng)的操作的波形圖。如圖2B所示，分頻信號Q_2由 延遲模塊205延遲，W產(chǎn)生延遲分頻信號Q_2'，然后信號組合模塊203將分頻信號Q_1和延 遲分頻信號Q_2'組合，W產(chǎn)生輸出信號OS (y J ? y_2'）。
[0044] 在一個實施例中，輸出信號OS可W由分頻比2來分頻，但并不限于此。在運種情 況下，圖1和圖2的實施例形成I/Q分頻器。 W45] 圖3為根據(jù)本申請一實施例的圖1中描述的分頻模塊101的電路示意圖。在圖3 的實施例中，分頻模塊101包括S個電平觸發(fā)裝置TD_1、TD_2和TD_3,分別輸出分頻信號 Q_1、Q_2和Q_3。電平觸發(fā)裝置TD_1、TD_2和TD_3可W由時鐘信號CLK的上升沿或下降沿 觸發(fā)，基于D和石的電平W產(chǎn)生分頻信號Q_1、Q_2和Q_3,因而電平觸發(fā)裝置TD_1、TD_2和 TD_3接收時鐘信號CLK和反相時鐘信號瓦方（具有時鐘信號CLK的反相相位）兩者。電 平觸發(fā)裝置的操作可表示為下面的表Tl。但是，請注意，圖3所示的電平觸發(fā)裝置只是一個 范例，可W應(yīng)用其他裝置來執(zhí)行分頻模塊的功能。在一個實施例中，圖1或圖2中的輸入信 號INS是時鐘信號CLK或反相時鐘信號巧衣。