一種逐次逼近模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及RFID閱讀器技術(shù)領(lǐng)域，具體涉及一種逐次逼近模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0002]射頻識別(RadfoFrequencyldentificat1n，簡稱RFID)技術(shù)是一種非接觸式的自動識別技術(shù)，它通過電磁波或電感禍合方式傳遞信號，以完成對目標(biāo)對象的自動識別。與條形碼、磁卡、接觸式IC卡等其它自動識別技術(shù)相比，即RFID技術(shù)具有識別過程無須人工干預(yù)、可同時識別多個目標(biāo)、信息存儲量大、可工作于各種惡劣環(huán)境等優(yōu)點。因此，RFID技術(shù)已經(jīng)被廣泛地應(yīng)用于固定資產(chǎn)管理、生產(chǎn)線自動化、動物和車輛識別、公路收費、門禁系統(tǒng)、倉儲、商品防偽、航空包裹管理、集裝箱管理等領(lǐng)域。典型的射頻識別系統(tǒng)可以分為標(biāo)簽、閱讀器和后端數(shù)據(jù)處理系統(tǒng)三個部分。
[0003]由于閱讀器和卡片之間的信息傳輸是通過射頻天線無線傳輸?shù)?，將卡片反饋回來的模擬信號轉(zhuǎn)化成數(shù)字信號涉及到逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)。逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)具有以下特點:(I)需要多個時鐘周期完成模數(shù)轉(zhuǎn)換過程；(2)靜態(tài)功耗主要消耗在比較器和偏置電路，動態(tài)功耗主要消耗在開關(guān)電容電路；(3)影響其精度的主要因素是組成的DAC模塊的電阻和電容的匹配性。
[0004]圖1所示為傳統(tǒng)SAR ADC的結(jié)構(gòu)框圖，第一個周期，輸入信號與DAC產(chǎn)生的參考信號Vref/2進行比較，將比較后的結(jié)果傳輸給逐次逼近寄存器，逐次逼近寄存器根據(jù)比較的結(jié)果判斷下一個周期與輸入信號進行比較的參考信號Vref/4或Vref*3/4，重復(fù)這個過程，直到產(chǎn)生最后的數(shù)字輸出結(jié)果。
[0005]具體的比較過程如圖2所示。圖中，Vin為輸入信號的一個情況，Vin兩側(cè)為在此情況下經(jīng)過逐次逼近寄存器判斷后，每個周期DAC所產(chǎn)生的參考電平，其他橫線為當(dāng)輸入信號為其他情況時每個周期可能產(chǎn)生的參考電平，SARADC的轉(zhuǎn)換結(jié)果如橫坐標(biāo)所示，圖2中只顯示了前五位的比較結(jié)果和參考電平的可能性，后幾位的判斷過程與前五位的類似。

【發(fā)明內(nèi)容】

[0006]SAR ADC是中速中精度的模數(shù)轉(zhuǎn)換器，由于現(xiàn)代集成電路工藝的尺寸越來越小，精度越來越高，匹配性越來越好，所以SAR ADC的精度可以達到8-12位。
[0007]本發(fā)明設(shè)計的就是一個12位的逐次逼近模數(shù)轉(zhuǎn)換器，其主要組成分為模擬電路和數(shù)字電路兩部分，其中模擬電路包括模擬多路復(fù)用器、偏置電路、采樣緩沖放大器、比較器和DAC，數(shù)字部分包括逐次移位寄存器、狀態(tài)控制器和時序邏輯控制器。
[0008]本發(fā)明提供了一種逐次逼近模數(shù)轉(zhuǎn)換器，包括:模擬多路復(fù)用器、放大器、偏置電路、比較器、逐次逼近寄存器、數(shù)模轉(zhuǎn)換DAC模塊，數(shù)模轉(zhuǎn)換DAC模塊包括:RDAC模塊和CDAC模塊，其中:模擬多路復(fù)用器連接著放大器，放大器一端與偏置電路串聯(lián)接入到比較器，放大器的另一端與數(shù)模轉(zhuǎn)換DAC模塊中的RDAC受控于數(shù)模轉(zhuǎn)換DAC模塊中的CDAC接入到比較器一端，比較器與逐次逼近寄存器連接著，逐次逼近寄存器將結(jié)果輸入至數(shù)模轉(zhuǎn)換DAC模塊的RDAC模塊和CDAC模塊。
[0009]所述模擬多路復(fù)用器為四輸入模擬多路復(fù)用器。
[0010]所述放大器為采樣緩沖放大器。
[0011]所述RDAC模塊包括開關(guān)網(wǎng)絡(luò)、譯碼器和電阻。
[0012]所述CDAC模塊包括由若干個網(wǎng)絡(luò)電容端形成的選擇開關(guān)。
[0013]本發(fā)明實施例采用四輸入模擬多路復(fù)用器，用數(shù)字控制選通邏輯選中相應(yīng)的信道，其次，采用采樣緩沖放大器，無損失的傳輸輸入信號，這里會消耗一部分的靜態(tài)功耗，但對性能影響較大，最后，采用由電阻組成的數(shù)模轉(zhuǎn)換器RDAC和由電容組成的數(shù)模轉(zhuǎn)換器CDAC縮放組合DAC結(jié)構(gòu)，并且將CDAC與比較器直接相連，形成采樣電容電路，提高了 SARADC的速度和精度。
【附圖說明】
[0014]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0015]圖1是現(xiàn)有技術(shù)中的逐次逼近模數(shù)轉(zhuǎn)換器結(jié)構(gòu)示意圖；
[0016]圖2是現(xiàn)有技術(shù)中的逐次逼近模數(shù)轉(zhuǎn)換器中比較器輸出結(jié)果示意圖；
[0017]圖3是本發(fā)明實施例中的逐次逼近模數(shù)轉(zhuǎn)換器結(jié)構(gòu)示意圖；
[0018]圖4是本發(fā)明實施例中的逐次逼近模數(shù)轉(zhuǎn)換器電路原理圖。
【具體實施方式】
[0019]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。
[0020]圖3示出了本發(fā)明實施例中的逐次逼近模數(shù)轉(zhuǎn)換器結(jié)構(gòu)示意圖，該逐次逼近模數(shù)轉(zhuǎn)換器包括:模擬多路復(fù)用器、放大器、偏置電路、比較器、逐次逼近寄存器、數(shù)模轉(zhuǎn)換DAC模塊，數(shù)模轉(zhuǎn)換DAC模塊包括:RDAC模塊和CDAC模塊，其中:模擬多路復(fù)用器連接著放大器，放大器一端與偏置電路串聯(lián)接入到比較器，放大器的另一端與數(shù)模轉(zhuǎn)換DAC模塊中的RDAC受控于數(shù)模轉(zhuǎn)換DAC模塊中的CDAC接入到比較器一端，比較器與逐次逼近寄存器連接著，逐次逼近寄存器將結(jié)果輸入至數(shù)模轉(zhuǎn)換DAC模塊的RDAC模塊和CDAC模塊。
[0021]圖4示出了本發(fā)明實施例中的逐次逼近模數(shù)轉(zhuǎn)換器電路原理圖，該模擬多路復(fù)用器為四輸入模擬多路復(fù)用器。該放大器為采樣緩沖放大器，即一個buffer。該RDAC模塊包括開關(guān)網(wǎng)絡(luò)、譯碼器和電阻。該CDAC模塊包括由若干個網(wǎng)絡(luò)電容端形成的選擇開關(guān)。
[0022]在實施本發(fā)明實施過程中，先將4個待采樣模擬信號通過模擬多路復(fù)用器選擇一路出來，用buffer對其進行緩沖放大，傳輸?shù)接蓤D中RDAC模塊和CDAC模塊縮放組合組成的采樣電路，并且與比較器相連，輸出給逐次逼近寄存器模塊反饋回到組合的DAC結(jié)構(gòu)中。重復(fù)這么一個過程，輸出結(jié)果。
[0023]本發(fā)明實施例采用四輸入模擬多路復(fù)用器，用數(shù)字控制選通邏輯選中相應(yīng)的信道，其次，采用采樣緩沖放大器，無損失的傳輸輸入信號，這里會消耗一部分的靜態(tài)功耗，但對性能影響較大，最后，采用由電阻組成的數(shù)模轉(zhuǎn)換器RDAC和由電容組成的數(shù)模轉(zhuǎn)換器CDAC縮放組合DAC結(jié)構(gòu)，并且將CDAC與比較器直接相連，形成采樣電容電路，提高了 SARADC的速度和精度。
[0024]本領(lǐng)域普通技術(shù)人員可以理解上述實施例的各種方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲于一計算機可讀存儲介質(zhì)中，存儲介質(zhì)可以包括:只讀存儲器(ROM，Read Only Memory)、隨機存取存儲器(RAM，RandomAccess Memory)、磁盤或光盤等。
[0025]以上對本發(fā)明實施例所提供的逐次逼近模數(shù)轉(zhuǎn)換器進行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
【主權(quán)項】
1.一種逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，包括:模擬多路復(fù)用器、放大器、偏置電路、比較器、逐次逼近寄存器、數(shù)模轉(zhuǎn)換DAC模塊，數(shù)模轉(zhuǎn)換DAC模塊包括:RDAC模塊和CDAC模塊，其中:模擬多路復(fù)用器連接著放大器，放大器一端與偏置電路串聯(lián)接入到比較器，放大器的另一端與數(shù)模轉(zhuǎn)換DAC模塊中的RDAC受控于數(shù)模轉(zhuǎn)換DAC模塊中的CDAC接入到比較器一端，比較器與逐次逼近寄存器連接著，逐次逼近寄存器將結(jié)果輸入至數(shù)模轉(zhuǎn)換DAC模塊的RDAC模塊和CDAC模塊。
2.如權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述模擬多路復(fù)用器為四輸入模擬多路復(fù)用器。
3.如權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述放大器為采樣緩沖放大器。
4.如權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述RDAC模塊包括開關(guān)網(wǎng)絡(luò)、譯碼器和電阻。
5.如權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述CDAC模塊包括由若干個網(wǎng)絡(luò)電容端形成的選擇開關(guān)。
【專利摘要】本發(fā)明公開了一種逐次逼近模數(shù)轉(zhuǎn)換器，包括：模擬多路復(fù)用器、放大器、偏置電路、比較器、逐次逼近寄存器、數(shù)模轉(zhuǎn)換DAC模塊，數(shù)模轉(zhuǎn)換DAC模塊包括：RDAC模塊和CDAC模塊，其中：模擬多路復(fù)用器連接著放大器，放大器一端與偏置電路串聯(lián)接入到比較器，放大器的另一端與數(shù)模轉(zhuǎn)換DAC模塊中的RDAC受控于數(shù)模轉(zhuǎn)換DAC模塊中的CDAC接入到比較器一端，比較器與逐次逼近寄存器連接著，逐次逼近寄存器將結(jié)果輸入至數(shù)模轉(zhuǎn)換DAC模塊的RDAC模塊和CDAC模塊。本發(fā)明實施例采用RDAC和CDAC縮放組合DAC結(jié)構(gòu)，并且將CDAC與比較器直接相連，形成采樣電容電路，提高了SAR ADC的速度和精度。
【IPC分類】H03M1-38
【公開號】CN104796147
【申請?zhí)枴緾N201510133903
【發(fā)明人】吳勁, 李仕仁, 曾圣勇, 黃海娜, 陳天維
【申請人】佛山酷微微電子有限公司, 廣東中澤自動識別技術(shù)有限公司
【公開日】2015年7月22日
【申請日】2015年3月25日