基于CIFF結構的Sigma-Delta調(diào)制器的制造方法
【技術領域】
[0001] 本發(fā)明屬于信號處理技術領域，尤其涉及基于CIFF(Cascade-〇f_Integrators FeedforwardForm，前饋形式的級聯(lián)積分器）結構的Sigma-Delta調(diào)制器。
【背景技術】
[0002] 隨著多媒體技術的發(fā)展，音頻功放也開始實現(xiàn)數(shù)字化。信號輸入方式從僅僅支持 模擬信號輸入逐漸轉(zhuǎn)變?yōu)橹С謹?shù)字信號與模擬信號的混合輸入，甚至是僅支持數(shù)字信號輸 入的功放芯片。而在音效處理方面，數(shù)字化應用早已超越模擬音效處理，信號從輸入到處理 全過程數(shù)字化，直到最后輸出到負載音箱，再轉(zhuǎn)換成模擬音頻。
[0003] 在數(shù)字音頻轉(zhuǎn)換成模擬音頻輸出的過程中，模數(shù)轉(zhuǎn)換器是必不可少的。由于具有 較低的基礎頻率（20kHz)以及較高的信噪比（16位的音頻需要96dB的信噪比），音頻領域 中的模數(shù)轉(zhuǎn)換器統(tǒng)一使用Sigma-Delta調(diào)制器。Hi-Fi(HighFidelity，高保真度）音頻往 往使用4階以上的Sigma-Delta調(diào)制器。在高階的Sigma-Delta調(diào)制器中，運算規(guī)模較大。 若輸入信號的插值倍數(shù)較高，則需要大量的運算器，實現(xiàn)難度大。

【發(fā)明內(nèi)容】

[0004] 鑒于此，本發(fā)明實施例提供了一種基于CIFF結構的Sigma-Delta調(diào)制器，以解決 現(xiàn)有的高階Sigma-Delta調(diào)制器運算規(guī)模大，需要大量的運算器，實現(xiàn)難度大的問題。
[0005] -方面，本發(fā)明實施例提供了一種基于CIFF結構的Sigma-Delta調(diào)制器，包括：
[0006] 第一復用器，第一輸入端以及第二輸入端的輸入為空，第三輸入端、第四輸入端、 第五輸入端、第六輸入端、第七輸入端以及第八輸入端分別輸入固定系數(shù)；
[0007] 第二復用器，第一輸入端以及第二輸入端的輸入為空，第三輸入端、第五輸入端、 第六輸入端以及第八輸入端分別與第二加法器的輸出端連接，第四輸入端以及第七輸入端 分別輸入所述第二加法器經(jīng)過1個寄存器后的輸出信號；
[0008] 第三復用器，第一輸入端、第二輸入端以及第三輸入端的輸入為空，第四輸入端輸 入所述第二加法器經(jīng)過8N-2個寄存器后的輸出信號，第五輸入端輸入基礎采樣率經(jīng)過P倍 的倍頻后的值，第六輸入端、第七輸入端以及第八輸入端分別輸入第一加法器經(jīng)過1個寄 存器后的輸出信號，其中，N為所述Sigma-Delta調(diào)制器的輸入通道數(shù)，N為大于或等于1的 整數(shù)，P為插值濾波器的插值倍數(shù)，P為大于或等于1的整數(shù)；
[0009] 第四復用器，第一輸入端、第二輸入端以及第三輸入端的輸入為空，第四輸入端、 第五輸入端、第六輸入端以及第七輸入端輸入乘法器經(jīng)過1個寄存器后的輸出信號，第八 輸入端與所述乘法器的輸出端連接；
[0010] 第五復用器，第一輸入端、第二輸入端以及第四輸入端的輸入為空，第三輸入端以 及第六輸入端輸入所述第二加法器經(jīng)過8N-2個寄存器后的輸出信號，第五輸入端輸入第 一加法器經(jīng)過1個寄存器后的輸出信號，第七輸入端輸入基礎采樣率經(jīng)過P倍的倍頻后的 值，第八輸入端與減法器的輸出端連接；
[0011] 第六復用器，第一輸入端、第二輸入端以及第四輸入端的輸入為空，第三輸入端、 第五輸入端以及第六輸入端輸入所述第二加法器經(jīng)過8N個寄存器后的輸出信號，第七輸 入端輸入所述第二加法器經(jīng)過8N-1個寄存器后的輸出信號，第八輸入端輸入所述乘法器 經(jīng)過1個寄存器后的輸出信號；
[0012] 所述第一加法器，第一輸入端與所述第三復用器的輸出端連接，第二輸入端與所 述第四復用器的輸出端連接；
[0013] 所述第二加法器，第一輸入端與所述第五復用器的輸出端連接，第二輸入端與所 述第六復用器的輸出端連接；
[0014] 所述乘法器，第一輸入端與所述第一復用器的輸出端連接，第二輸入端與所述第 二復用器的輸出端連接；
[0015] 量化器，輸入端與所述第一加法器經(jīng)過時序選擇器后的輸出信號連接；
[0016] 所述減法器，第一輸入端輸入所述第二加法器經(jīng)過1個寄存器后的輸出信號，第 二輸入端與所述量化器的輸出端連接。
[0017] 本發(fā)明實施例與現(xiàn)有技術相比存在的有益效果是：本發(fā)明實施例通過采用6個 8路復用器、2個加法器、1個乘法器、1個量化器以及1個減法器來實現(xiàn)基于CIFF結構的 Sigma-Delta調(diào)制器，實現(xiàn)了良好的時序控制，且無需使用大量的運算器以及結構復雜的乘 法器，大大節(jié)約了硬件資源，降低了芯片成本。
【附圖說明】
[0018] 為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例或現(xiàn)有技術描述 中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些 實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些 附圖獲得其他的附圖。
[0019] 圖1是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器的結構框圖；
[0020] 圖2是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第一復用 器的輸入輸出示意圖；
[0021] 圖3是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第二復用 器的輸入輸出示意圖；
[0022] 圖4是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第三復用 器的輸入輸出示意圖；
[0023] 圖5是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第四復用 器的輸入輸出示意圖；
[0024] 圖6是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第五復用 器的輸入輸出示意圖；
[0025] 圖7是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第六復用 器的輸入輸出示意圖；
[0026] 圖8是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第一加法 器的輸入輸出示意圖；
[0027] 圖9是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第二加法 器的輸入輸出示意圖；
[0028] 圖10是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的乘法器的 輸入輸出示意圖；
[0029] 圖11是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的量化器的 輸入輸出示意圖；
[0030] 圖12是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的減法器的 輸入輸出示意圖；
[0031] 圖13是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器的實現(xiàn)原理 圖；
[0032] 圖14是本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器的時序圖。
【具體實施方式】
[0033] 為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對 本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0034] 本發(fā)明實施例通過采用6個8路復用器、2個加法器、1個乘法器、1個量化器以及 1個減法器來實現(xiàn)基于CIFF結構的Sigma-Delta調(diào)制器，實現(xiàn)了良好的時序控制，且無需使 用大量的運算器以及結構復雜的乘法器，大大節(jié)約了硬件資源，降低了芯片成本。
[0035] 圖1示出了本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器的結構框 圖，參照圖1，該基于CIFF結構的Sigma-Delta調(diào)制器包括第一復用器101、第二復用器 102、第三復用器103、第四復用器104、第五復用器105、第六復用器106、第一加法器107、第 二加法器108、乘法器109、量化器110以及減法器111。
[0036] 進一步地，第一復用器101、第二復用器102、第三復用器103、第四復用器104、第 五復用器105、第六復用器106均在第J+8K個時鐘周期選擇第J+1輸入端作為該時刻的輸 入信號，其中，J為大于或等于〇且小于或等于7的整數(shù)，K為大于或等于0的整數(shù)。
[0037] 圖2示出了本發(fā)明實施例提供的基于CIFF結構的Sigma-Delta調(diào)制器中的第一 復用器的輸入輸出示意圖，參照圖2 :
[0038] 第一復用器，第一輸入端以及第二輸入端的輸入為空，第三輸入端、第四輸入端、 第五輸入端、第六輸入端、第七輸入端以及第八輸入端分別輸入固定系數(shù)。
[0039] 第一復用器在時鐘信號的控制下，在第J+8K個時鐘周期選擇第J+1輸入端作為該 時鐘周期的輸入信號，在這里，用Tk表示第k個時鐘周期，k=J+8K，其中，k為大于或等于 〇的整數(shù)。具體地，在T0選擇第一輸入端作為輸入信號，在T1選擇第二輸入端作為輸入信 號，在T2選擇第三輸入端作為輸入信號，在T8選擇第一輸入端作為輸入信號，在T9選擇第 二輸入端作為輸入信號，以此類推。
[0040] 在本發(fā)明實施例中，第一復用器的第一輸入端以及第二輸入端的輸入為空，即第 一復用器在T(0+8K)以及T(1+8K)的