專利名稱：用于編碼數(shù)據(jù)流的差錯檢測和糾錯系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理從通信信道接收的信號。更具體地，本發(fā)明涉及一種用于接收信號的綜合信號處理系統(tǒng)，適合用于視頻，高保真(HI-FI)音頻，圖象或其他高比特速率信號的傳輸。
由于增加了在信道中可實現(xiàn)的比特速率的信號處理技術(shù)進步的結(jié)果，所以固有模擬信號的編碼傳輸目前日益被實際地應(yīng)用。與此同時，新的數(shù)據(jù)壓縮技術(shù)已趨向于減小可接受地代表模擬信息所要求的帶寬。當前現(xiàn)有技術(shù)正在致力于在諸如利用數(shù)字技術(shù)的電纜電視的應(yīng)用中更有效地傳送視頻和音頻數(shù)據(jù)。
各種調(diào)制技術(shù)已經(jīng)被利用在數(shù)字通信之中。例如，正交幅度調(diào)制(QAM)是一種數(shù)字通信技術(shù)人員慣用的相當成熟的技術(shù)。這種方法包括兩個獨立的符號流，每個流調(diào)制處于正交的兩個載波之一。在低信噪比的應(yīng)用中QAM是特別有用的。在高信噪比的應(yīng)用中多電平QAM方式還被用于實現(xiàn)頻譜效率。例如，64和256 QAM在電纜電視網(wǎng)絡(luò)中可以實現(xiàn)5-7比特/秒-赫茲的頻譜效率。
四相移相鍵控(QPSK)是在低信噪比的應(yīng)用中有用的一般正交幅度調(diào)制的一種特殊情況。
ITU(國際電信聯(lián)盟)-T已經(jīng)采用了DVB QPSK調(diào)制方式作為針對住宅數(shù)字衛(wèi)星廣播的國際標準。在歐洲，16 QAM和64 QAM被用在數(shù)字電纜廣播的DVB標準中。在QPSK中包括上四個符號的信號星座(constellation)被發(fā)送，每個符號具有不同的相位和恒定的幅度。該方案是按照由以下方程表示的各正交分量之和來實現(xiàn)的。
Am＝bejθ，其中θm可以是{0，π/2，π，3π/2.}的任一個。必須發(fā)送兩個邊帶，以便保持正交(quadrature)信息。
因此本發(fā)明的主要目的是改進以高傳輸速率接收卷積編碼數(shù)據(jù)的設(shè)備，并且發(fā)送一個糾錯輸出數(shù)據(jù)流。
本發(fā)明的再一個目的是經(jīng)濟地實現(xiàn)用于衛(wèi)星廣播傳輸接收的小型化的設(shè)備。
本發(fā)明提供一種四相移相鍵控數(shù)據(jù)流的傳輸接收系統(tǒng)，該數(shù)據(jù)流是隨機化的，卷積交織的和以一收縮速率收縮的并由一個解碼器在收縮相位上對準的，其中數(shù)據(jù)是以符號(symbol)形式的并且在信號星座中以符號速率發(fā)送的。由該系統(tǒng)輸出一個糾錯數(shù)據(jù)流。該系統(tǒng)具有一個以發(fā)送的符號速率接收數(shù)據(jù)的I、Q解調(diào)器，用于變換I、Q解調(diào)器的模擬輸出的一個模-數(shù)變換器，和從模-數(shù)變換器接收樣值的一個正弦(sinc)內(nèi)插器。定時恢復(fù)電路具有以周期T工作的第一數(shù)控振蕩器，耦合到內(nèi)插器和第一數(shù)控振蕩器的第一環(huán)路濾波器，并具有響應(yīng)于在周期T與接收符號速率之間的差的一個輸出。第一數(shù)控振蕩器響應(yīng)于第一環(huán)路濾波器并產(chǎn)生一個代表各連續(xù)樣值之間內(nèi)插距離的信號。該內(nèi)插器按照該內(nèi)插距離內(nèi)插接收的樣值，并產(chǎn)生一個代表內(nèi)插的樣值的值的輸出信號。匹配的奈奎斯特(Nyquist)濾波器耦合到內(nèi)插器。一個用于控制I、Q解調(diào)器的載波恢復(fù)電路具有一個第二數(shù)控振蕩器。數(shù)字去旋轉(zhuǎn)電路響應(yīng)第二數(shù)控振蕩器和接收樣值信號的同相分量和正交分量。一個相位誤差估算電路耦合到去旋轉(zhuǎn)電路的輸出，和第二環(huán)路濾波器耦合到相位誤差估算電路的輸出。第二數(shù)控振蕩器響應(yīng)于第二環(huán)路濾波器。提供一個第二控制置用于控制解調(diào)器、定時恢復(fù)電路、載波恢復(fù)電路、濾波器和輸出接口的相互作用。有一個星座旋轉(zhuǎn)單元用于旋轉(zhuǎn)符號的信號星座，和一個以第一模式和第二模式操作的m步內(nèi)部解碼器。m步內(nèi)部解碼器包括轉(zhuǎn)移度量計算單元，用于對選定的收縮率和選定收縮相位輸出的轉(zhuǎn)移度量；多個相加-比較-選擇部件，用于輸出從轉(zhuǎn)移度量得到的路徑度量的值，并比較這些值并選擇一最小值。一個重新定標單元對相加-比較-選擇部件的輸出進行操作，以便按最小值重新定標輸出。狀態(tài)變換模塊以第一操作模式進行操作，用于檢測由相加-比較-選擇部件所選擇的路徑度量值的非法狀態(tài)變換。狀態(tài)變換模塊輸出符號收縮率，收縮相位和旋轉(zhuǎn)校正的估算，和控制轉(zhuǎn)移度量計算單元，以按照收縮率和收縮相位的估算改變選擇的收縮率和選擇的收縮相位。狀態(tài)變換模塊利用旋轉(zhuǎn)校正估算控制星座旋轉(zhuǎn)單元。同步搜索單元在第二操作模式中啟動并響應(yīng)于狀態(tài)變換模塊用于識別在數(shù)據(jù)流中的同步信息。追溯模塊鏈接到相加-比較-選擇部件上，并具有一個連續(xù)的追溯列，其中每列表示由相加-比較-選擇部件在一個時間點上確定的各路徑的選擇值的所有歷史數(shù)據(jù)。每個追溯具有多個追溯單元，每個單元接收m比特的追溯數(shù)據(jù)，其中按照至少一個以前的追溯列的內(nèi)容由預(yù)解碼選擇線尋址追溯單元。去交織器耦合列m步內(nèi)部解碼器。外部解碼器接收來自去交織器的去交織數(shù)據(jù)，并且一個去隨機器連接到該外部解碼器。一個輸出接口連接到去隨機器，用于輸出糾錯的數(shù)據(jù)流。
按照本發(fā)明的一個方面，當檢測到的非法狀態(tài)變換超過一個預(yù)定值時，狀態(tài)變換模塊控制轉(zhuǎn)移度量計算單元以改變所選擇的收縮率和所選擇的收縮相位。
按照本發(fā)明的另一方面，該重新定標單元對相加-比較-選擇的輸出進行操作，重新定標該輸出為非負數(shù)。最好是該輸出被重新定標為其以前狀態(tài)的函數(shù)。
按照本發(fā)明的再一個方面，每個追溯列的輸出被置于預(yù)收費線上，和轉(zhuǎn)移度量計算單元每次處理m個符號。同步搜索單元提供一個信號到第一控制單元指示搜索的結(jié)果，其中當該信號指示失敗搜索結(jié)果時，第一控制單元恢復(fù)第一操作模式的狀態(tài)。同步搜索單元還搜索反向同步字節(jié)。
定時恢復(fù)電路和載波恢復(fù)電路利用反饋技術(shù)處理由匹配的奈奎斯特濾波器濾波之前的數(shù)據(jù)，其中定時恢復(fù)和載波恢復(fù)誤差信號從該相應(yīng)恢復(fù)電路之后的電路中得到。
本發(fā)明提供用于按照卷積編碼方案編碼的接收數(shù)據(jù)的符號的一個解碼器。該數(shù)據(jù)按照收縮矩陣進行收縮，和具有多個狀態(tài)值，該值描述了一個從第一狀態(tài)到后續(xù)的狀態(tài)的狀態(tài)變換的序列，其中由該狀態(tài)變換序列規(guī)定路徑。該解碼器具有一個產(chǎn)生單元，它接收用于計算其從第一狀態(tài)到后繼狀態(tài)的變換的度量的接收數(shù)據(jù)，其中這些度量對應(yīng)于測量路徑跟隨數(shù)據(jù)的由發(fā)射機產(chǎn)生的路徑的似然率。一個選擇器響應(yīng)于產(chǎn)生單元選擇對應(yīng)于由數(shù)據(jù)流的發(fā)射機產(chǎn)生的路徑的一個路徑。一個追溯單元保持代表選擇器順序判定操作的歷史信息。提供一個計數(shù)器用于計數(shù)由選擇器選擇的路徑的非法狀態(tài)變換；和一個控制單元，響應(yīng)于該計數(shù)器確定收縮率，并調(diào)整收縮相位及接收數(shù)據(jù)的載波旋轉(zhuǎn)相位。
產(chǎn)生單元包括一個用于預(yù)計算轉(zhuǎn)移度量的轉(zhuǎn)移度量發(fā)生器，其中轉(zhuǎn)移度量是與從第一狀態(tài)到后續(xù)狀態(tài)的接收數(shù)據(jù)的所有合法變換相關(guān)的概率值的大小，而且還包括一個路徑度量發(fā)生器，它從轉(zhuǎn)移度量發(fā)生器接收預(yù)計算的轉(zhuǎn)移度量。
按照本發(fā)明的再有一個方面，路徑度量發(fā)生器和選擇器估價在一個操作周期中的m個連續(xù)變換，和包括多個相加-比較-選擇部件。在一個時鐘周期中每個相加-比較-選擇部件發(fā)送m個數(shù)據(jù)符號到追溯單元。
為了更好地理解本發(fā)明的這些和其他目的，以下以舉例的方式結(jié)合下列附圖對本發(fā)明作詳細說明，其中

圖1是使用本發(fā)明的方案的接收機的一部分的方框圖；圖2是更詳細的方框圖，表示圖1所示的接收機的定時恢復(fù)電路和載波恢復(fù)電路；圖3是表示圖1所示的接收機的定時恢復(fù)電路細節(jié)的另一方框圖；圖4表示圖3所示的定時恢復(fù)電路的數(shù)控振蕩器；圖5是更詳細的地表示圖1所示的接收機的DC去除電路的方框圖；圖6是圖5所示的DC去除電路部分的局部示意圖；圖7是更詳細地表示圖6所示的DC去除電路部分的電原理圖；圖8是用于圖7所示的DC去除電路的一種三級加法器的電原理圖；圖9是圖1所示的接收機的載波恢復(fù)電路中的載波恢復(fù)環(huán)路的圖；圖10表示用于載波恢復(fù)電路的另一實施例的自適應(yīng)環(huán)路電路；圖11是圖1所示的接收機的自動增益控制電路的方框圖；圖12是AGC電平和圖11所示的電路產(chǎn)生的∑-Δ調(diào)制器的輸出的時間曲線圖；圖13表示按照一步維特比解碼處理的一種簡化變換格狀圖；圖14是在本發(fā)明的優(yōu)選實施例中執(zhí)行的維特比解碼處理的變換格狀圖的分段圖；圖15是圖1所示的接收機的維特比解碼器的方框圖；圖16是圖11所示的自動增益控制電路的一部分的電原理圖；圖17是表示在圖15的維特比解碼器中的控制單元的電原理圖；圖18是圖11所示的自動增益控制電路的控制方框的電原理圖；圖19，20和21表示圖17所示的控制單元的解碼邏輯；圖22是圖15所示的維特比解碼器的轉(zhuǎn)移度量發(fā)生部件的電原理圖；圖23是更詳細地表示圖22的電路部分的電原理圖；圖24是圖23的電路中的計算單元的詳細的電原理圖；圖25是在圖24所示的電路中使用的邏輯網(wǎng)絡(luò)的電原理圖；圖26是圖23的電路的求和單元的電原理圖；圖27是表示在圖15中的維特比解碼器的路徑度量發(fā)生部件中的相加-比較-選擇單元的電原理圖；圖28是表示一種路徑度量的計算的圖；圖29是表示在圖15中的維特比解碼器的路徑度量發(fā)生部件中的相加-比較-選擇單元的分段方框圖；圖30是表示在圖27中維特比解碼器的路徑度量發(fā)生部件中的相加-比較-選擇單元的一部分的電原理圖；圖31是表示在圖15的維特比解碼器的控制部件的操作序列的流程圖32是在圖31中所說明的控制部件的電原理圖；圖33是表示在圖15中的維特比解碼器的追溯單元的追溯列的電原理圖；圖34是用于解釋表示在圖23中的追溯單元的操作的模擬的方框圖；圖35是說明在圖15中所示的維特比解碼器的同步搜索單元的操作的狀態(tài)圖；圖36是在圖35中描述的同步搜索單元的電原理邏輯圖；圖37是用于圖1所示的接收機的去交織器中的隨機存取存儲器的邏輯組織圖；圖38是圖37中表示的去交織器的一部分的電原理圖；圖39是圖38中的去交織器的方框圖；圖40是在圖1中表示的接收機的中央控制部件的方框圖；圖41是圖40的電路中的控制解碼部件的電原理圖；圖42是表示描述用于圖40的電路中的寄存器的電原理圖；圖43是表示圖40的中央控制部件的某些細節(jié)的電原理圖；圖44是圖43中的倒數(shù)(reciprocal)計算單元的電原理圖；和圖45是圖43中的誤碼率計算單元的電原理圖；先參照圖1，表示出了采用本發(fā)明的方案的一種接收機的一部分的方框圖。雖然參照歐洲電信標準prET 00421解釋本實施例，但是本發(fā)明可以很容易地結(jié)合其它標準來實現(xiàn)。除了I、Q解調(diào)器4及其相關(guān)的模-數(shù)變換器外，接收機2是按照全CMOS設(shè)計構(gòu)成的，并以單片VLSI芯片實現(xiàn)的。因此其操作遠比利用常規(guī)電路板設(shè)計所得到的更為有效。
所提及的電信標準提供了發(fā)送的數(shù)據(jù)符號的內(nèi)卷積編碼，和外Reed-Solomon編碼。為了恢復(fù)發(fā)送的信息，接收機2提供了內(nèi)解碼器和外解碼器，正如從下面的描述中所見到的那樣。
接收機2接收來自一個信道，例如一個衛(wèi)星下行鏈路的四相移相鍵控數(shù)據(jù)。該數(shù)據(jù)按照提及的歐洲電信標準在若干規(guī)定的級中已被濾波和編碼，包括同步的隨機化和同步字節(jié)反向；Reed-Sol-omon編碼；Forney交織；和在衛(wèi)星傳輸情況下的卷積編碼。具體地，電信標準提供了具有限定長度K＝7的收縮卷積碼，和允許1/2，2/3，3/4，5/6和7/8的碼率。由該標準規(guī)定了幾個指定的收縮矩陣。還應(yīng)當指出，在調(diào)制前，I和Q信號以0.35的滾降(rdl-off)系數(shù)平方根自乘(raised)余弦濾波。
在常規(guī)的前端處理后，由I，Q解調(diào)器4提供一個編碼的正交解調(diào)的近基帶信號作為同相數(shù)據(jù)流6和正交數(shù)據(jù)流8。反饋定時恢復(fù)是在定時恢復(fù)電路10中實現(xiàn)的。分別在線14和16上的處理過的同相和正交的數(shù)據(jù)被傳送到DC去除部件12。在符號定時恢復(fù)后，T/2間隔的樣值是由在線18上的控制信號的確定來指示的。反饋載波恢復(fù)是在載波恢復(fù)電路20中實現(xiàn)的，其中所述載波恢復(fù)電路接收從該載波恢復(fù)電路20后面的一個點上的反饋環(huán)得到的一個誤差信號。其DC偏置已被去除的同相和正交數(shù)據(jù)信號按照控制信號26分別在線22和線24上被傳送到載波恢復(fù)電路20。定時恢復(fù)電路10和載波恢復(fù)電路20可以是本申請的共同受讓人的審查中美國專利申請第08/480,976號和英國申請第9511551.5號中公開的那些電路，因此包括在這里做參考。
載波恢復(fù)以后，產(chǎn)生的同相和正交信號根據(jù)后接在部件36的十中取2的控制信號34，分別在線30和32上被傳送到匹配奈奎斯特濾波器28。到定時恢復(fù)電路10和載波恢復(fù)電路20的反饋提供在反饋線38，40，42和44上。
接收機2包括自動增益控制電路46，該電路按照控制信號52分別在總線48和50上接收抽取的同相和正交的數(shù)據(jù)，并在線54上提供到一個接收機段前端(未示出)的輸出。在總線48和50上的處理過的同相和正交數(shù)據(jù)還被提供到維特比解碼器56。接收的卷積編碼數(shù)據(jù)的當前收縮率在總線58上指示。接收的信號星座的反向由在線60上的信號指示。
由于通過I，Q解調(diào)器4處理的信號是Forney交織的，所以需要提供一個在線64上接收數(shù)據(jù)的去交織器62。由維特比解碼器56分別在線66和68上提供有效控制信號和包(packet)結(jié)束信號到去交織器62。去交織的數(shù)據(jù)流然后通過線72傳送到Reed-Solomon解碼器70。分別在線74和76上把有效控制信號和包結(jié)束信號提供給Reed-Solo-mon解碼器70。在當前字節(jié)中的糾錯比特數(shù)在總線78上指示。
利用在線84，86和88上的控制信號，解碼的數(shù)據(jù)通過線82被發(fā)送到去隨機器和輸出接口80?？刂菩盘栔甘臼欠裼行У慕獯a已經(jīng)完成，包結(jié)束的狀態(tài)，和在數(shù)據(jù)中是否存在差錯。數(shù)據(jù)在線90上輸出。在線92上的信號指示什么時候同步字節(jié)被輸出。線94和96分別指示差錯條件和有效數(shù)據(jù)。
中央控制部件98調(diào)整接收機2的其它級的操作順序。
定時恢復(fù)電路10和載波恢復(fù)電路詳細地表示在圖2中。這些電路是這樣安排的，使得接收機2可以工作在許多不同的符號速率，或具有可變的符號速率技術(shù)。一種常規(guī)的芯片外的I、Q基帶解調(diào)器，諸如GEC Plessey SL 1710I，Q解調(diào)器可被用做I，Q解調(diào)器4。有一個定時該邏輯的固定頻率的系統(tǒng)時鐘87。它必須至少等于數(shù)據(jù)的奈奎斯特頻率，或否則保證滿足數(shù)據(jù)的奈奎斯特頻率。芯片上(on-chip)內(nèi)插單元89在定時恢復(fù)環(huán)路100的控制下產(chǎn)生間隔為T/2的同步樣值。在每個系統(tǒng)時鐘單位(tick)由內(nèi)插單元89產(chǎn)生或1或0的T/2樣值。在一個樣值已被產(chǎn)生的情況下，由一個“有效”控制選通器128(圖3)的確定來把這種情況通知給后續(xù)的的各硬件模塊。
一個固定頻率的外部晶體振蕩器102與在奈奎斯特濾波器28之前以T/2周期操作的芯片上數(shù)字去旋轉(zhuǎn)器104，和一個芯片上載波恢復(fù)環(huán)106配合操作。奈奎斯特濾波器28最好是一個有限脈沖響應(yīng)(FIR)濾波器。載波恢復(fù)環(huán)106以T/2間隔樣值進行操作。I和Q的輸出108和110分別由抽取器部件36(圖1)進行十中取2，然后送到在圖1的下部所示的差錯檢測和糾正電路。定時恢復(fù)定時恢復(fù)電路10(圖1)更詳細地表示在圖3和4中。正交解調(diào)數(shù)據(jù)以系統(tǒng)時鐘速率取樣，正如上文所述，該速率必須是至少等于輸入數(shù)據(jù)的奈奎斯特頻率。正如圖4所示，芯片上數(shù)控振蕩器112保持符號時間的計數(shù)。數(shù)控振蕩器112的狀態(tài)Ω代表已經(jīng)過去的各符號周期數(shù)目的固定點的計數(shù)。在每個系統(tǒng)時鐘單位上，狀態(tài)Ω遞增一個等于(標稱波特率÷系統(tǒng)時鐘率)的寄存器114中的值，利用控制信號116從標稱值調(diào)整。寄存器114中的值的倒數(shù)在倒數(shù)產(chǎn)生器118中進行。該倒數(shù)在乘法器120中乘以值[(2Ω)MOD1]÷2，并在飽和部件122中限制為小于1。匹配濾波器去旋轉(zhuǎn)器單元129包括匹配濾波器124，126。匹配濾波器124，126是按照有限脈沖響應(yīng)濾波器實現(xiàn)的，并由在載波恢復(fù)電路20(圖1)中產(chǎn)生的一個有效信號來啟動。
信號137，和Δ139可由包括用于每個同相和正交分量的正弦內(nèi)插器的一個正弦(sinc)內(nèi)插器單元130來接收。內(nèi)插器單元130然后根據(jù)內(nèi)插距離產(chǎn)生樣值。Δ具有大于或等于0和小于1的值，但是表示為定點數(shù)。大于或等于1的值被飽和到剛剛小于1。該正弦內(nèi)插器單元130分別按照Δ為1還是為0，指令產(chǎn)生超前或滯后樣值。由該內(nèi)插器覆蓋的樣值時間的范圍是一個系統(tǒng)時鐘周期。
數(shù)控振蕩器112按照公知的GARDNER算法在一個定時環(huán)中操作。也可以使用其它的定時恢復(fù)算法，例如Muller和Muller算法。部分132含有一個按照正比-加-整數(shù)控制器實現(xiàn)的二階環(huán)路濾波器。它的正比例和整數(shù)增益常數(shù)被選擇，以給出所要求的阻尼因子和環(huán)路帶寬。最好是，對于初始信道采集利用相對寬的帶寬，以便達到最小鎖定時間和保證采集。然后系數(shù)被改變以減少環(huán)路帶寬并因此使其對噪聲與干擾不靈敏。這種“齒輪移位”(gear shifting)操作改善了整個系統(tǒng)的誤碼率。
最好為方根自乘(raised)余弦匹配濾波器的匹配濾波器124，126被包括進來，因為Gardner算法假設(shè)數(shù)據(jù)不具有碼間干擾。它們不能被放置在內(nèi)插器單元130前，因為它們具有用于T/2取樣數(shù)據(jù)的硬布線系數(shù)。Gardner算法利用T/2樣值鎖定定時樣值點。該環(huán)路最好是這樣采集樣值點，使得奇數(shù)樣值是在輸入數(shù)據(jù)的零交叉點上，且偶數(shù)樣值用作數(shù)據(jù)樣值。
一個延遲按照下列式子被施加在對正弦內(nèi)插器單元130的系統(tǒng)時鐘速率樣值的表示和內(nèi)插的樣值的出現(xiàn)之間延遲＝D＋Kδ
其中δ是(系統(tǒng)時鐘周期/N)；N是正弦內(nèi)插點的數(shù)；K是(整數(shù))內(nèi)插距離ΔN；和D是在硬件中隱含的恒定延遲。
正弦內(nèi)插單元130是基于一種有限脈沖響應(yīng)濾波器，它利用從一個N組的庫中選出的一些系數(shù)被同步(clocked)到系統(tǒng)時鐘速率上，其中每組系數(shù)內(nèi)插一個不同的延遲。從數(shù)控振蕩器112輸出的內(nèi)插距離在Δ從0變到1時確定哪個系數(shù)庫被用于產(chǎn)生一個給定的樣值。正弦內(nèi)插是基于這樣的采樣理論，即已經(jīng)被奈奎斯特取樣的一個信號可以利用正弦脈沖重建，這等效于執(zhí)行在頻域中的低通濾波操作。該輸出由下列式子給出Y(t)=Σk=-∞∞x(kt)sinc[π(t-kt)/T]]]>如上所述，所述定時恢復(fù)電路10(圖1)接收從該定時恢復(fù)電路后邊的一個點的反饋環(huán)中得到的誤差信號。D.C.去除DC去除部件12(圖1)更詳細地表示在圖5中，包括三個模塊113，117，和122。模塊122主要是用于測試該電路，將不再進一步討論。因為模塊113和117是相同的并分別應(yīng)用到I和Q數(shù)據(jù)流所以將只討論模塊113。
模塊113詳細地表示在圖6中。到達7比特總線的輸入數(shù)據(jù)在觸發(fā)器123中被重新定時，并被送到在總線125上的一般標號為128的一個加法單元。子模塊127監(jiān)視到達總線133的反饋數(shù)據(jù)流，和計算置于總線136上的數(shù)據(jù)流的DC偏移。然后DC偏移從該加法單元128的輸入數(shù)據(jù)中減去。該加法單元128以通常方式被安排，并定時到以60MHZ工作。加法單元128的輸出被輸出到一個7比特總線128上。
子模塊127的結(jié)構(gòu)表示在圖中。它主要包括一個具有進位儲存結(jié)構(gòu)的24比特加法單元140。它的輸入信號在總線133上，并從模塊113(圖5)的最后輸出得到。定時考慮要求進位儲存結(jié)構(gòu)，因為在單個數(shù)據(jù)周期中全加法不能被求值。在被傳送到下一個加法器前，每個進位輸出在觸發(fā)器142中重新定時。為了完整地完成加法，必須分析所有24個進位，即，允許它們傳送。這是在一般稱之為144的電路，在三個相同的電路146中，和在加法器行155中實現(xiàn)的。在該優(yōu)選實施例在僅需要利用該偏移值的最高有效的七個比特。對于較低的16個比特僅需要計算進位。這是對于在電路144，146中的每個四個加法器的組來作出的。多路復(fù)用器148，150和152是按照它的相連的電路146是否正從一個前級傳送一個進位，是否它將產(chǎn)生一個進位，或是它產(chǎn)生零進位輸出來選擇的。最后的加法單元154因為它工作在60MHZ，由于時間的限制被重新定時。最后加法單元154之中是一個三級的加法器部件156，其結(jié)構(gòu)表示在圖8。這是一個快速加法器，其進位狀態(tài)是在組合邏輯網(wǎng)絡(luò)158中快速選擇的，而不是使其行波傳送(ripple)過三個加法級160，162，164。載波恢復(fù)首先對載波恢復(fù)環(huán)參照圖9和10予以解釋，該圖表示COSTAS算法相位誤差部分166，二階環(huán)路濾波器168，數(shù)控震蕩器170，和數(shù)字去旋轉(zhuǎn)電路172。這個電路跟蹤外部調(diào)制和解調(diào)鏈中的任何頻率誤差和相位漂移。一個附加的自適應(yīng)環(huán)電路174(圖10)可以利用，按照最小均方(LMS)算法操作自適應(yīng)地估算由交流聲和抖動引起的解調(diào)相位噪聲誤差。該自適應(yīng)環(huán)電路174不包括在該優(yōu)選實施例中。
通過利用存儲在ROM(未示出)中的查找表產(chǎn)生的SINθ和COSθ控制去旋轉(zhuǎn)電路172。三角查找表的設(shè)計是公知的。
去旋轉(zhuǎn)器以θ角旋轉(zhuǎn)輸入數(shù)據(jù)。假設(shè)(I，Q)表示一個幅度為√(I2＋Q2)，和幅角tan-1(I/Q)＝φ的矢量。因此I＝sinφ和Q＝cosφ。我們要求按照下列方式旋轉(zhuǎn)的I＝I′，和旋轉(zhuǎn)的Q＝Q′I′＝sin(φ＋θ)和Q′＝cos(φ＋θ)。
I′＝sinφcosθ－cosφsinθ＝Icosθ－Qsinθ；和Q′＝Qcosθ＋IsinθI′和Q′的計算是在去旋轉(zhuǎn)電路172中所示的乘法器和加法器網(wǎng)絡(luò)中實現(xiàn)的。Costas相位誤差估算部分166完成該環(huán)路。
與相位估算部分166共同操作的去旋轉(zhuǎn)器172還用于校正相位噪聲和抖動。這種抖動是由相位誤差的LMS自適應(yīng)估算跟蹤的。參照圖10，以一個分數(shù)部分表示為定點數(shù)的去旋轉(zhuǎn)的I和Q值分別在限幅器176，178中限幅到最近的合法星座值。對于QPSK，這將是+1或-1。在減法器180，182中得到去旋轉(zhuǎn)的值和限幅的值之間的差，并形成誤差。I和Q誤差值被變換為角度誤差估計θ誤差。在QPSK調(diào)制的情況，θ誤差是按照下表1，從包含在變角器(angulator)184中的轉(zhuǎn)換網(wǎng)絡(luò)得到的。變角器184的輸出是相位抖動或交流聲差錯θ估算的自適應(yīng)LMS估算。和許多其它相位誤差估算電路例如使用Costas算法的電路一樣，在本申請同一受讓人的審查中的美國專利申請N0.08/481107和英國專利申請NO.9511568.9中的公開的相位誤差估算電路也可以使用。
LMS算法及其符號變形(sign variant)是公知的，不在這里進一步解釋。例如它在《數(shù)字通信》，(作者Edward A.Lee和DavidG.Messerschmitt；出版者Kluwer Academic Publishers；第二版第11章)予以討論。
該自適應(yīng)算法從標準的LMS算法稍做了修改其中θ估算已經(jīng)給出一個漏泄(Leak)。通常漏泄是零，但是每第N個周期，它是-(Sign(θ估算))。這防止θ誤差增長到超過操作極限。
Costas環(huán)鎖定在軸上的各星座點，即(1，0)，(0，1)，(-1，0)，(0，-1)。因此在這個例子中的誤差可以估算為θ誤差＝sin-1(I誤差)，它近似為θ誤差＝I誤差。同樣對于其它星座點，θ誤差是+或-I誤差或者Q誤差，如下表1中所示表1θ誤差的近似值
正如在上文所討論的定時恢復(fù)控制環(huán)的情況，在二階環(huán)168中的正比整數(shù)控制器186的正比和整數(shù)增益常數(shù)以寬的寬帶值開始關(guān)斷以減小采集時間，并被轉(zhuǎn)移到較低的頻帶環(huán)路組的值，以便一旦鎖定實現(xiàn)，可優(yōu)化系統(tǒng)的誤碼率。這些值可以按照具體應(yīng)用的要求很容易地選擇。最好是在信道采集期間，帶寬值通過在線151上重復(fù)加一個常數(shù)值到加法器153中的整數(shù)增益常數(shù)中進行掃描。隨著掃描的進程實現(xiàn)鎖定。自動增益控制現(xiàn)在參照圖1和11，自動增益控制(AGC)電路46包括AGC誤差部件183，它確定在總線48，50上的I，Q輸入信號之間的誤差及其預(yù)期的平均值。一個誤差信號在總線190上產(chǎn)生并被AGC控制部件192接收。AGC控制部件192計算在總線194上輸出的控制電壓?？刂齐妷喝Q于總線190的誤差信號，并在時間上予以平均。由∑-Δ調(diào)制器196處理以后，控制電壓被饋送至輸出線198上的接收機的前端(未示出)。
誤差部件183計算一個誤差值，誤差＝-｜I｜-｜Q｜+2*平均值(這里*表示相乘)并被更詳細地表示在圖16。在總線48，50上的輸入分別在觸發(fā)器200和202中重新定時，并且如果需要，利用作為絕對值功能的一部分的異或門204，206來求補。加法器行208將I輸入的絕對值和Q輸入的絕對值相加。在發(fā)生求補的情況下，利用加法器210和在加法器216的第二行的兩個加法器212，214，將1加到該和的兩個最低有效位。加1完成了絕對值的功能。信號的期望平均值二進制的01000000然后與由此被修改了的加法器208的行的輸出相加，并將結(jié)果在總線190上輸出。
圖18表示AGC控制部件的結(jié)構(gòu)?？偩€190上的誤差信號利用在218處標出的22位加法器加到一個總線上的控制電壓上。這種相加是對于8個最低有效位在第一級220中進行的，以及對于14個最高有效位在第二級222上進行的。為了改善性能各個加法器224是利用旁路進位(carry-by-pass)傳播的快速加法器。利用一個邏輯網(wǎng)絡(luò)226檢測溢出和下溢條件。然后最后的控制電壓發(fā)送到總線194并且作為新的控制電壓反饋到22位加法器218。在該優(yōu)選實施例中控制電壓(CV)的反饋功能由下述式子表示CVi＋1＝CVi＋誤差/214再參照圖11，∑-Δ調(diào)制器198是常規(guī)的，并在該優(yōu)選實施例中重新定時以在7.5MHZ運行。AGC電平信號234利用總線194上的由線230表示的控制電壓的反相最高有效位，和由總線232表示的控制電壓的后面7位導(dǎo)出。圖12是由實線163表示的AGC電平信號234和為一脈沖序列165的∑-Δ調(diào)制器196(圖11)的輸出的時間曲線圖。維特比解碼器下面參照圖13進行討論，該圖表示按照以1/2編碼速率的一步維特比解碼處理，并利用發(fā)生器多項式為G(x)＝(x2＋x＋1，x2＋1)的具有限定長度K＝3的卷積編碼器(未示出)的簡化變換格狀圖167。1/2速率表示對于每一輸入比特，編碼器產(chǎn)生兩個比特。限定長度K是可用于產(chǎn)生輸出的最大信號數(shù)。利用諸如圖167一類的變換格狀圖和一個輸入數(shù)據(jù)序列，有可能產(chǎn)生跟在狀態(tài)S序列之后的一個輸出碼流。在圖167中，一個特定狀態(tài)St可以由兩個比特表示。例如，狀態(tài)St可以假設(shè)為由參考號169表示的值2(二進制10)。在圖167的表示中，在St＋1狀態(tài)中，狀態(tài)St的比特被移動一個位置，并且輸入數(shù)據(jù)比特占用最右(最低有效位)的位置。因此狀態(tài)值169在狀態(tài)St＋1中可以合法地變換到值171和173。對于這兩個變換，卷積編碼器將分別產(chǎn)生更一般地表示為XtYt的值175和177。對于編碼器的所有可能狀態(tài)變換都可以計算，即給定的St和數(shù)據(jù)比特dt，下一個狀態(tài)St＋1，Xt和Yt都可以估算。
路徑度量是在該時間的原來編碼器狀態(tài)序列的狀態(tài)的似然率的測量。路徑度量愈小，狀態(tài)的可能性愈大，反之亦然。轉(zhuǎn)移度量是取決于輸入加在每個分支的概率值的測量。分支度量是作為漢明(Hamming)加權(quán)的，漢明加權(quán)是如圖13所示的沿每個變換的每個分支的接收的符號Yrx和期望的符號XY之間的差比特數(shù)。追溯是通過格子返回以確定初始狀態(tài)的方法，該初始狀態(tài)產(chǎn)生具有最小路徑度量的狀態(tài)。
在優(yōu)選實施例中使用兩步解碼處理，對應(yīng)于每次移動通過格子兩步。這加倍了計算每一步時間，并且每次追溯產(chǎn)生兩個比特，而不是一個比特。但是，每個狀態(tài)要求的計算次數(shù)也加倍了。因為現(xiàn)在每個狀態(tài)有四個可能的路徑要被計算。對于每個狀態(tài)僅一個路徑被要求保持在存儲器中。稱為殘存的路徑的那個路徑是具有最小路徑度量的路徑，因此是最可能的路徑。
收縮在著名的歐洲電信標準中許可，由于該碼更有效，所以它具有產(chǎn)生較高的數(shù)據(jù)傳輸速率的效果。在示例的表2中，卷積編碼器(未示出)編碼數(shù)據(jù)，產(chǎn)生符號Xt和Yt，然后它們按照收縮矩陣進行收縮X10Y11以產(chǎn)生Xt′和Yt′，然后它們重新定時以作為在四相移相鍵控調(diào)制中的I、Q分量發(fā)送。當以收縮的數(shù)據(jù)解碼時，省略比特對轉(zhuǎn)移度量計算沒有貢獻。
表2
在上述給出的簡單例子中，轉(zhuǎn)移度量使用漢明加權(quán)計算。如果不是采用接收1或0，而是我們接收表示是1或0的信號的相對似然率的每個Xrx和Yrx的多比特表示式，則得到重大的改進。因此，在16電平(4比特)軟解碼中，1是以15(二進制1111)表示。
在16電平解碼中，例如，如果收到XYrx＝(3，14)，則轉(zhuǎn)移度量可如表3那樣計算。當計算新的路徑度量時，使用這些軟計算的轉(zhuǎn)移度量計算相應(yīng)的路徑度量，解碼器性能得到顯著的改善。在優(yōu)選的實施例中，使用8電平(3比特)軟解碼。如在下面詳細地說明的，使用縮短的(systolic)陣列實現(xiàn)追溯(traceback)。
表3
在優(yōu)選的實施例中，使用限制長度K＝7卷積編碼數(shù)據(jù)，這相應(yīng)于具有64狀態(tài)的格子(trellis)。圖14中示出這種情況的2級變換(transition)格子的部分表示法。
現(xiàn)在參見圖1和15，維特比解碼器56有一個旋轉(zhuǎn)調(diào)節(jié)部件179，它接收線48，50上的同相和正交數(shù)據(jù)。輸入數(shù)據(jù)的有效性是由線52上信號的狀態(tài)表示的。在前面的狀態(tài)中，解調(diào)器將信號星座鎖定在任意8個載波旋轉(zhuǎn)相位的任一相位，考慮到接收信號頻譜可能在I、Q符號被作為Q、I符號接收的意義上被反相。但是，這個條件如下面討論的那樣進行處理，而不是在旋轉(zhuǎn)調(diào)節(jié)部件179中處理。該當前旋轉(zhuǎn)相位被放置在總線181上。
對于所有可能的轉(zhuǎn)移(在優(yōu)選的實施例中為256，使用限制長度K＝7和2級解碼)，轉(zhuǎn)移度量在轉(zhuǎn)移度量產(chǎn)生部件186中的每個操作周期進行計算，這是由相位與收縮控制部件188控制的。在總線185上的當前收縮率和在總線187上的當前收縮相位從較高控制部件輸入到相位與收縮控制部件188，該較高控制部件是維特比控制部件195。轉(zhuǎn)移度量產(chǎn)生部件186的狀態(tài)被映射并且被選擇用于根據(jù)線197、199、201和203的狀態(tài)進行收縮和相位調(diào)整。
圖17中更詳細地表示相位與收縮控制部件188。最大的相位數(shù)由組合的邏輯網(wǎng)絡(luò)205從總線185上的收縮率導(dǎo)出并放置在總線207。由一個三比特加法器在部分209實現(xiàn)相位計數(shù)，該三比特加法器一般以211表示，后接以213表示的一個四比特減法器。按模計算最大的相位數(shù)的相位計數(shù)被確定并提交給相位計算部分215，這里，當前收縮相位以與部分209中相同的方式加到該相位計數(shù)。按模計算最大的相位數(shù)的當前相位出現(xiàn)在總線217。由于在收縮數(shù)據(jù)流的數(shù)據(jù)傳輸速率與系統(tǒng)處理速率之間存在差異，必須根據(jù)收縮相位啟動和禁止維特比解碼器56。全局啟動信號219由一個小的邏輯網(wǎng)絡(luò)221產(chǎn)生。
相位計算部分215的輸出也用于部件223中以解碼在總線187和217上的相位和速率信息，從而產(chǎn)生總線197、199、201和203上的信號，它們被傳送到轉(zhuǎn)移度量產(chǎn)生部件186(圖15)。在圖19、20和21中表示出總線197和199的解碼邏輯，其中各個比特位置表示在線225、227、228、229、231、233和236?？偩€201和203上的信號(圖15)分別與總線199和199上的信號互補。如在下面看到的，總線199在轉(zhuǎn)移產(chǎn)生期間選出I、Q輸入的一個選擇，而總線203指示在何位置出現(xiàn)收縮，使得在收縮位置的數(shù)據(jù)對路徑度量計算無貢獻。
在圖22中更詳細地表示出轉(zhuǎn)移度量產(chǎn)生部件186(圖15)。I、Q數(shù)據(jù)對分別在線路238、240上接收，并且根據(jù)選擇器線225、227、228、229在四個組合邏輯單元242中進行處理，它們是線197(以線244、246、248、250)和在線252及254上先前的I、Q數(shù)據(jù)的補碼。從這個數(shù)據(jù)，重新構(gòu)成兩個符號XY對并提供給線258、260、262、264上的部件256，用于在線266上產(chǎn)生所有的16個可能的轉(zhuǎn)移度量。先前的I、Q數(shù)據(jù)從兩個延遲觸發(fā)器268、270得到。
在圖23中更詳細地表示部件256，它包括16個相同的計算單元272，16個可能轉(zhuǎn)移的每個轉(zhuǎn)移各一個。在圖24中又進一步詳細地敘述代表性的計算單元272。每個計算單元272包括四個模塊，其中期望的數(shù)據(jù)是硬布線的。模塊274以表3中所示的方式對那個特定轉(zhuǎn)移的輸入數(shù)據(jù)和期望的數(shù)據(jù)之間的絕對差求和，并且根據(jù)線路201和203的狀態(tài)迫使相應(yīng)于壓縮位置的數(shù)據(jù)為零。如圖25所示的，模塊274包括一個簡單的邏輯網(wǎng)絡(luò)，它通過反相交替的比特來確定絕對差。在線278、280、282、283上這樣得到的四個差在求和單元284中求和，如在圖26中詳細地表示的那樣，以作為轉(zhuǎn)移度量在線266上輸出。
現(xiàn)在轉(zhuǎn)到圖15和27，利用從線288上的轉(zhuǎn)移度量產(chǎn)生塊186得到的預(yù)計算轉(zhuǎn)移度量，在路徑度量產(chǎn)生部件189中計算路徑度量。轉(zhuǎn)移度量的預(yù)計算大大地簡化了路徑度量的計算。路徑度量產(chǎn)生部件189能夠在一個時鐘周期中處理2個符號。通過適當?shù)挠布O(shè)計選擇，轉(zhuǎn)移度量產(chǎn)生部件186和路徑度量產(chǎn)生部件189使用一個m步維特比解碼器可任選地統(tǒng)一為在單個時鐘周期處理m個符號。
在圖28中通過舉例初始地表示路徑度量產(chǎn)生部件189的結(jié)構(gòu)，其中示出狀態(tài)0的路徑度量的計算。圖14中所示的格狀圖的完全擴展表明在St＋1，狀態(tài)0可分別合法地接收從狀態(tài)0、16、32和48的變換，分別表示為290、292、294和296。這些變換在表4分別稱為路徑0-3，相應(yīng)于它們狀態(tài)數(shù)的兩個最高有效位。表4公開了在圖14的變換的格狀圖中的每個合法變換的轉(zhuǎn)移度量。從表4可看出，對于狀態(tài)0，路徑0具有期望的轉(zhuǎn)移數(shù)據(jù)0；路徑1期望轉(zhuǎn)移數(shù)據(jù)14；路徑2期望轉(zhuǎn)移數(shù)據(jù)3；及路徑3期望轉(zhuǎn)移數(shù)據(jù)13。使用接收的數(shù)據(jù)計算每個期望的轉(zhuǎn)移數(shù)據(jù)的轉(zhuǎn)移度量。為了計算狀態(tài)0的下一個路徑度量的四個可能的候選度量，狀態(tài)0的先前路徑度量被加在具有期望數(shù)據(jù)0的轉(zhuǎn)移度量上，使用加法器298以在線300上給出候選值0，而對另外三個路徑以此類推。然后，在部件302中四個候選度量比較之后，狀態(tài)0的下一個路徑度量是最小的候選值，并在線304上輸出。其它的候選值被廢棄，因為它們不是最佳路徑。
表4
傳送于追溯上的兩個數(shù)據(jù)比特指示哪條路徑被選擇作為具有最小路徑度量，即路徑0、1、2或3，因為要求及時追溯。
路徑度量產(chǎn)生部件189包括64個加法-比較-選擇塊306，在圖29中以部分視圖完整地示出其中的一個。每個加法-比較-選擇部件306產(chǎn)生一個路徑度量。在實際的布局中，在兩個32的組中安排64個加法-比較-選擇部件306是方便的。這是更緊湊的設(shè)計，使路徑度量路由選擇縱橫棒(crossbar)的長度最小進而使其驅(qū)動要求最小。最小的64路徑度量在路徑度量產(chǎn)生部件189中確定。每個加法-比較-選擇部件306各在6比特總線308、310、312、314上接收相應(yīng)于圖14所示的變換的四個先前狀態(tài)的路徑度量。相應(yīng)的轉(zhuǎn)移度量在5比特總線316、318、320和322上接收。
圖27更詳細地表示出加法-比較-選擇部件306的布局，其中確定所加的4個候選路徑度量輸入中的最小路徑度量。通過將分別在總線326和328上輸入的路徑度量與轉(zhuǎn)移度量相加，在加法器324中得到候選的路徑度量。然后在比較模塊330中確定最小路徑度量。在圖30中更詳細地示出比較模塊330，其中四個值進行比較找出最小值。在圖30左側(cè)的六個單元332中，進行所有可能的比較并在線334、336上輸出。對于各相應(yīng)單元332，線336上的輸出只是線334上輸出的反相。然后這些結(jié)果在邏輯網(wǎng)絡(luò)338中解碼并且放置在四比特選擇總線340上。這種布局的優(yōu)點是在下面討論的、比較和重新定標操作可流水線操作，以節(jié)約時間。
再參見圖15和27，在每個加法-比較-選擇部件306工作的每個數(shù)據(jù)周期，二比特信息被提供給線342和344上的追溯單元191。最小路徑度量的選擇使用的多路復(fù)用器實現(xiàn)的，它一般以346表示。為了使路徑度量能以6比特表示，以便減少硬件，重新定標單元348重新定標加法器350中的最小路徑度量。最小路徑值根據(jù)下式重新定標RV=xz-21+z-1+z-2]]>式中x是最小路徑度量，RV是重新定標值，而z-1和z-2是分別延遲1和2個加法-比較-選擇部件工作周期的x。采用延遲是因為2周期是計算最小路徑度量要求的。所用的重新定標函數(shù)保證重新定標的值RV不會是負的。重新定標的路徑度量在總線352上輸出。
現(xiàn)在參見圖1和15，維特比解碼器56有一個控制部件195，它有幾個功能。在第一操作模式，具有最小路徑度量的路徑的非法狀態(tài)變換被計數(shù)，作為在當前估計的收縮率、收縮相位和載波相位是否已正確地確定的度量。根據(jù)非法的狀態(tài)變換計數(shù)，選擇新的收縮率、收縮相位和載波相位的組合。如果非法狀態(tài)變換計數(shù)是在規(guī)定的容限內(nèi)，則起動第二操作模式，其中啟動輸出數(shù)據(jù)流，在其中找到了正確的同步圖。但是，保持第一操作模式的結(jié)束狀態(tài)。因此如果未達到同步，第一操作模式在該結(jié)束狀態(tài)恢復(fù)。這可從圖31看到。在開始，在步驟354，非法狀態(tài)計數(shù)器和等待計數(shù)器被復(fù)位。在判定步驟356，立即進行檢查，以確定已超過非法狀態(tài)變換的允許數(shù)量。
接著在步驟370對非法狀態(tài)變換的出現(xiàn)進行測試。如果非法狀態(tài)變換已不出現(xiàn)，控制立即轉(zhuǎn)到判定步驟360。如果非法狀態(tài)變換已出現(xiàn)，在步驟372非法狀態(tài)變換計數(shù)器遞增。否則控制轉(zhuǎn)到步驟358。在判定步驟374執(zhí)行非法狀態(tài)變換累加數(shù)的另一個測試。如果該非法狀態(tài)數(shù)仍在容限內(nèi)，控制轉(zhuǎn)到步驟358。否則執(zhí)行步驟366，如在下面說明的。
在步驟358等待計數(shù)器遞增。接著，在判定步驟360進行測試，以根據(jù)等待計數(shù)器的狀態(tài)確定是否已評估了256周期。如果沒有，在制返回至步驟356。如果已評估了256周期而且非法狀態(tài)變換仍在容限內(nèi)，則在步驟362啟動同步搜索。然后控制前進到判定步驟364，在其中檢驗同步單元的活動。直到同步失效，控制保持在步驟364。
如果同步失效，控制返回到判定步驟366的第一操作模式。在步驟356的任何執(zhí)行時如果非法狀態(tài)變換不在容限內(nèi)，控制也轉(zhuǎn)移到步驟366。步驟366是一個判定步驟，其中對壓縮相位和載波相位的任何可能組合的用盡(exhaustion)進行檢驗。如果這些還未用盡，在步驟368改變載波相位，和控制返回到步驟354。如果在判定步驟366檢驗失效(fail)，則在判定步驟376進行進一步的檢驗，確定是否已評估了所有收縮率。如果未出現(xiàn)用盡，則在步驟378改變收縮率和相位。如果已評估了所有收縮率與相位，則在步驟380遞增容限，而且控制再次返回到步驟354。
在圖32中示出圖31所示的流程圖的實現(xiàn)。在遞增器382中等待計數(shù)器被遞增，而其值放置在總線384。在組合邏輯386中檢驗等待計數(shù)器。在總線388上發(fā)信號表示容許的非法變換數(shù)，并且在比較器單元392中相對在總線390上的非法狀態(tài)計數(shù)進行測試。然后在線394上產(chǎn)生脈沖，該脈沖在線396上輸出并經(jīng)過邏輯網(wǎng)絡(luò)398反饋到控制器單元400。根據(jù)對照圖31討論的過程，控制器單元400在一般表示為402的線上輸出新的載波相位、收縮率、收縮相位和新的容許極限。非法狀態(tài)變換在線路404上發(fā)信號表示，它是以先前狀態(tài)作為輸入由邏輯網(wǎng)絡(luò)406解碼得到的，在遞增器408中計數(shù)線404上的變換，并且新的計數(shù)值放置到總線410上。
尋找數(shù)據(jù)流中的同步字節(jié)的第二操作模式在線412上啟動。這條線是組合的邏輯網(wǎng)絡(luò)414的輸出，它由幾個控制信號控制，即容限檢測線396的狀態(tài)，線416上的等待計數(shù)器的狀態(tài)和解碼器的第二操作模式的當前狀態(tài)，它在線418上指示出。
在優(yōu)選實施例中縮短追溯陣列單元191(圖15)使用21個周期的歷史來工作，這對照圖33可進一步理解。追溯陣列單元191鏈接路徑度量產(chǎn)生部件189的加法-比較-選擇部件306(圖29)，而且包括一系列的追溯列420，每個追溯列420代表在一個時間點由加法-比較-選擇部分306和路徑度量產(chǎn)生部件189確定的所有歷史的殘留路徑。每個追溯列420有多個追溯單元422，而每個追溯單元422接收m比特的追溯數(shù)據(jù)424。如在這里所說明的，在本實施例中m等于2。追溯列的追溯單元424由三條預(yù)解碼的選擇線426、428和430根據(jù)由三個解碼器432解碼的至少一個先前追溯列的內(nèi)容(未示出)來尋址。每個追溯列420的輸出放置在預(yù)充電(precharged)的線434。
根據(jù)已知的2步維特比解碼理論，在每個追溯列420中獲得二比特以成為下一個追溯列的兩個最高有效位。在追溯中的每一級，一個6比特狀態(tài)尋址64個位置之一以獲得該追溯單元的內(nèi)容和在該追溯中建立下一個狀態(tài)。這個64比1多路復(fù)用是通過預(yù)充電(prechar-ging)兩條數(shù)據(jù)線634進行的。
如上所說明的，選擇線426、428和430是根據(jù)先前追溯單元的狀態(tài)號連接的，線路426分接對應(yīng)其狀態(tài)號的解碼狀態(tài)[10]，線路428分接狀態(tài)[32]，而線路430分接狀態(tài)[54]。在時鐘Ph1 436，兩條預(yù)充電線路被拉至(pulled)VDD。在時鐘Ph0 438，由選擇線426、428和430只選擇追溯單元424之一，并且根據(jù)該追溯數(shù)據(jù)，預(yù)充電線434被下拉。預(yù)充電線434的狀態(tài)被鎖存在鎖存器440、442中，以用作下一個追溯列(未示出)的2個最高有效位。已經(jīng)證明使用預(yù)充電線434大大地減少了追溯單元191的要求的面積。
在到達最后的追溯列時，兩比特的完全解碼的I、Q數(shù)據(jù)在預(yù)充電線434上輸出，以由同步部件193(圖15)使用。在該追溯中的歷程的數(shù)量(窗口的大小)和量化的I、Q數(shù)據(jù)流中的級(level)數(shù)對于維特比解碼器56(圖1)的性能有重大影響。例子量化這些參數(shù)的方法是通過模擬。模擬的設(shè)計示于圖34。只是執(zhí)行1/2和7/8速率的模擬，因為它們代表編碼開銷中的兩個極端。這些曲線被稱為RrHhQq，這里r是碼率，h是作為(K－1)倍數(shù)的歷程，這里K是抑制長度，并且q是軟解碼中使用的量化級數(shù)。
這些量化圖以所用的軟編碼級數(shù)表示。例如，量化θ＝8代表3比特量化。歷程以(K－1)的倍數(shù)＝6表示，這里k是限制長度。因此歷程H＝4代表一個窗口6*4＝24的一步變換，這里的*表示乘法。為了確定所要求的量化級，歷程H設(shè)定為H＝8的大窗口。得到了結(jié)果并且繪在表5和6中。
速率1/2的結(jié)果表示在8和16量化級(3和4比特)之間存在著幾乎為0的改善。根據(jù)速率7/8的結(jié)果，8和16級之間有一些改善。從3比特移動到4比特量化導(dǎo)致轉(zhuǎn)移度量的最大值從28(5比特)移動到60(6比特)。這反過來又導(dǎo)致在路徑度量產(chǎn)生部件189(圖15)、整個解碼器的時間臨界部件內(nèi)的較大比特寬度。從3比特移動到4比特量化的增益被認為是不值得做的，而且在優(yōu)選的實施例中決定采用8級量化。
保持以8級量化，在進一步模擬期間該追溯中的歷程是變化的。由此得到的結(jié)果畫在表7、8、9和10中。對速率1/2的結(jié)果表示對于大于3的歷程有小的增益，即3*(K－1)＝18。但是，對于速率7/8碼，通過增加歷程，使穩(wěn)定在7，則有穩(wěn)定的改善，即7*(K－1)＝42。通過在附加額外列來增加歷程是相對簡單的，但是對于所要求的這些列其增益從歷程7變到8看來是不值得的。
表6
表7
表8
表9
表10
同步同步策略采用數(shù)據(jù)流中的固定間隔同步。根據(jù)已知的歐洲電信標準，發(fā)送一個反相同步字節(jié)代替每第八個同步字節(jié)。同步搜索單元193(圖15)還組裝(assemble)從線161上的追溯單元191接收的兩比特輸出為字節(jié)。這是通過開始組裝9個比特，然后評估兩個8比特字節(jié)，各偏移一比特位置實現(xiàn)的。這樣組裝的兩個字節(jié)被評估并且根據(jù)哪個字節(jié)具有預(yù)定的同步位圖(pattern)作出輸出其中之一的決定。
圖15表示同步搜索單元193。同步搜索單元193在從控制部件195收到開始同步信號159之后開始對有效同步字節(jié)的搜索。該搜索單元向控制單元報告其在同步活動線157上的狀態(tài)。如前所討論的，在非法狀態(tài)變換是在容限范圍內(nèi)之后，控制單元啟動搜索單元。
在圖35中畫出了同步搜索單元193操作的狀態(tài)圖。在INACTIVE(不工作)狀態(tài)452，搜索單元處于所示的不工作狀態(tài)。當從控制單元收到信號IN-START-SYNC(開始同步)444時，搜索單元開始搜索在SEARCH ANYWHERE(搜索任何地方)狀態(tài)446中的同步字節(jié)圖型47h或B8h。字節(jié)47h對應(yīng)于正同步圖型，而B8h是一個反相同步圖型。維特比解碼器可對反相數(shù)據(jù)，通過通知同步字節(jié)數(shù)確定的條件，和由同步搜索單元193(圖15)找到的反相同步字節(jié)數(shù)來工作。從追溯單元191(圖15)接收的數(shù)據(jù)是2比特符號。因為解碼器在使用2步處理，字節(jié)的開始將為兩比特位置之一。因此搜索單元開始搜索在兩個開始比特位置中的正的和負的同步字節(jié)圖型。如由“未找到和未進行完所有包”的條件448所示的，繼續(xù)對數(shù)據(jù)的包長度的每比特進行搜索。如果已搜索了數(shù)據(jù)的整個包，并且如由“未找到進行全部包”的條件450所示的，未找到正的或負的同步，則搜索單元返回到不工作狀態(tài)452并在同步活動線157(圖15)上發(fā)信號表示控制單元195(圖15)搜索不成功。
當檢測到同步圖型時，同步單元進入鎖定搜索(LOCKED SEARCH)狀態(tài)454，后按步驟尋找同步(FOUNDSYNC)456。在這個狀態(tài)，搜索單元認為它已找到一個有效的正或負或反相的同步字節(jié)，并且試圖通過搜索期望可找到同步的的連續(xù)包間隔中的同步圖型來驗證。而在這個狀態(tài)保持找到的連續(xù)有效和無效同步字節(jié)的計數(shù)。搜索單元保持在這個狀態(tài)，直到由458表示的環(huán)路搜索同步(SEARCHING SYNC)+非同步(NSYNC)＜8所指示的那樣滿足兩條件之一為止。如果在搜索的范圍內(nèi)有三相或更多個同步字節(jié)差錯，退出鎖定搜索狀態(tài)454且搜索單元返回到搜索任何地方(SEARCH ANYWHERE)狀態(tài)446，如由路徑差錯＞3460所示的。在這里它假定從它先前所在的包中的相對位置起-比特-比特地搜索。如果找到八個同步或反相同步字節(jié)是有效的，沒有出現(xiàn)三個或更多個差錯，則搜索單元進入同步的狀態(tài)462。因此輸出有效數(shù)據(jù)。搜索單元保持在這個狀態(tài)直到出現(xiàn)信道改變?yōu)橹埂?br> 現(xiàn)在參見圖35和36，示出了同步搜索單元的邏輯圖。用于解碼來自輸入數(shù)據(jù)的同步字節(jié)圖型的組合邏輯是由邏輯門464實現(xiàn)的。這些門解碼從上面指出的9比特組裝(9-bit Assembly)的兩個比特開始位置起的正和反相同步字節(jié)圖型。搜索計數(shù)器466是與搜索任何地方狀態(tài)446相關(guān)的計數(shù)器。在鎖定搜索狀態(tài)454期間，使用鎖定計數(shù)器468。在搜索單元處于鎖定搜索狀態(tài)454時，計數(shù)器470保持已找到的反相同步字節(jié)的計數(shù)，計數(shù)器472計數(shù)已找到的正同步字節(jié)，而計數(shù)器474計數(shù)差錯同步字節(jié)。在線路476上示出來自控制單元195(圖15)的開始同步(IN-START-SYNC)信號。到控制單元的同步活動信號以O(shè)UT-ACTIVE 478表示。去交織器去交織器62將參照圖1、37和38討論。在上面指出的歐洲電信標準中規(guī)定了發(fā)送數(shù)據(jù)的十二路Forney去交織。根據(jù)該交織過程，第一字節(jié)無延遲地流過交織器。第二字節(jié)延遲17周期；第三字節(jié)延遲2×17周期，等等。在該去交織器中，第一字節(jié)延遲11×17周期；第二字節(jié)延遲10×17周期；第三字節(jié)延遲9×17周期，等等。在該優(yōu)選的實施例中，用于去交織數(shù)據(jù)的11個分開的移位寄存器已以單塊的3周期同步靜態(tài)隨機存取存儲器(RAM)480實現(xiàn)。到存儲器480內(nèi)的基本地址如代表的基本地址482和484的指針由電路486產(chǎn)生。
在存儲器480內(nèi)，前11×17字節(jié)用于實現(xiàn)11×17字節(jié)的移位寄存器488。存儲器480的隨后塊分配給10×17字節(jié)移位寄存器490，以此類推。因此存儲器480以邏輯方法被分為11個不同的部分，在大小上單調(diào)地減少。
在圖38中，加法器492輸出一個有效地址，用于存取存儲器480。加法器492的第一輸入是當前移位寄存器即482的基本地址。第二輸出496是字節(jié)計數(shù)器498的輸出，代表模17。第三輸入500是乘以17的一個11×4比特移位寄存器502的移出值，它是到當前移位寄存器的包索引，當前移位寄存器的模長度。
參見圖39可了解去交織器62(圖1)的結(jié)構(gòu)，其中存儲器480有1122字節(jié)。存儲器480的工作由定時部件504控制，它開始一個存儲讀-寫周期，和遞增地址計數(shù)器506。存儲器480接到寫數(shù)據(jù)總線508和讀數(shù)據(jù)總線510。控制信號包括線512上的有效信號，該信號從前面各級傳播；和線514上的讀數(shù)據(jù)有效信號，該信號指示存儲器讀操作是否成功。中央控制中央控制部件98(圖1)先對照圖40討論。部件516是用于I2C總線(未示出)的一個控制解碼部件，用于寫入或從主控制部件518內(nèi)的寄存器讀出。部件516對照圖41討論，其中示出一條串行數(shù)據(jù)總線，并且包括用于解碼數(shù)據(jù)的第一移位寄存器520和根據(jù)控制信號解碼地址的第二移位寄存器522。移位寄存器522的輸出放置在8比特總線524上。使用邏輯網(wǎng)絡(luò)526上面4比特用于解碼當前所考慮的塊。
圖42示出在中央控制部件98中使用的所有寄存器。寄存器528、530、532、534、536、538和540由I2C總線寫入以配置中央控制塊98(圖1)。一般以542表示的一列寄存器用于監(jiān)視中央控制部件98的內(nèi)部狀態(tài)和監(jiān)視在一般以544表示的線、線546和線548上的重定時的輸入信號。I2C總線讀中央控制部件98是可能的，因為它是特意與外部控制設(shè)備如微處理器一起使用的，以詢問和控制中央控制部件98。中央控制部件98包含與數(shù)字衛(wèi)星設(shè)備控制標準DiSEqC(商標)兼容的電路。
圖43示出中央控制部件98的更詳細情況。n個時鐘緩沖器一般標為550。在5個觸發(fā)器552中出現(xiàn)從接收機2(圖1)的其它部件輸入的重定時。根據(jù)信道鎖定狀態(tài)機562的狀態(tài)，兩個多路復(fù)用器554、556分別選擇到定時恢復(fù)電路10的輸出，以及到總線558及560上的載波恢復(fù)電路20(圖1)的輸出。
總線564上值的倒數(shù)(reciprocal)在部件566中計算，它相應(yīng)于倒數(shù)產(chǎn)生器118(圖4)，并且用于定時恢復(fù)。在Reed-Solomon解碼器70(圖1)中檢測的連續(xù)的和累加的包差錯在部件568中計數(shù)。另一個計數(shù)器部件570計數(shù)緊在由維特比解碼器56處理之前的解碼器符號，接收在線52上的輸入(圖1)。它在線572、574和576上產(chǎn)生控制信號，用于指示信道鎖定狀態(tài)機562在變換到其下一個狀態(tài)。
圖44示出部件566的詳細情況。一行的快速加法器578從保持在移位寄存器582的值中重復(fù)地減去從總線580得到的數(shù)據(jù)輸入。如果這個操作不產(chǎn)生溢出，則該結(jié)果在多個多路復(fù)用器584中被選擇。但是，如果出現(xiàn)溢出，則選擇移位寄存器586中的原始值，然后數(shù)據(jù)向在圖44左邊的移位寄存器580的最高有效位移位，并且重復(fù)減操作。
現(xiàn)在敘述在移位寄存器582的一系列移位減法操作之后的溢出檢測。除了寄存器588在最低有效位之外，第二移位寄存器586被初始化為零。移位寄存器586接收從線590上的加法器行578的最后載波輸出。移位寄存器586包含一個附加的寄存器592。在移位寄存器582的一周期序列之后，在寄存器588中原始設(shè)置的比特到達寄存器594中。然后前面的寄存器591檢測溢出位的存在。如果在寄存器591中出現(xiàn)溢出位，在線595上確認一飽和信號，而且位移位寄存器586的內(nèi)容都置1。在移位寄存器582的又一個周期之后，在寄存器588中設(shè)置的原始比特到達寄存器592。然后移位寄存器582根據(jù)控制線596、599被禁止。倒數(shù)從移位寄存器586輸出到總線598上。
信道鎖定狀態(tài)機562(圖43)部分地由部件570的輸入和符號計數(shù)控制。部件562驅(qū)動信道改變控制信號到接收機2(圖1)的各部分，并且根據(jù)在中斷線600上的各種故障，發(fā)信號通知中斷。部件562還控制多路復(fù)用器554、556。
部件602提供誤碼率指示并組合一個無限脈沖響應(yīng)濾波器，示于圖45。觸發(fā)器604根據(jù)芯片事件控制線608重新定時接收機的主中斷線606，和線路610上的中斷屏蔽的設(shè)定。監(jiān)視從Reed-Solomon解碼器70(圖1)的輸出的部件602在圖45中更詳細地示出。在總線612上收到每個字節(jié)的檢測的比特差錯計數(shù)。一組減法器614減去每64個符號的誤碼率的1/213分數(shù)部分，它接近等效于減去每個符號的誤碼率的1/219。這個安排減少了模塊要求的面積，因為加法器的數(shù)量可顯著地減少。更具體地講，在每個有效符號上，該模塊根據(jù)下式評估定標的誤碼率(BER) 真正的誤碼率等于3.8×10-6×BER。
雖然本發(fā)明已對照這里公開的結(jié)構(gòu)說明了，但并不限于前述的細節(jié)，本申請將涵蓋在所附權(quán)利要求范圍內(nèi)的任何修改和變化。
權(quán)利要求
1.一種用于根據(jù)卷積編碼方案編碼的接收數(shù)據(jù)符號的解碼器，該數(shù)據(jù)根據(jù)一收縮矩陣被收縮，該數(shù)據(jù)具有多個狀態(tài)值并描述從一第一狀態(tài)到一后續(xù)狀態(tài)的狀態(tài)變換序列，其中由該狀態(tài)變換序列規(guī)定一路徑，該解碼器包括一個接收所述接收數(shù)據(jù)的產(chǎn)生單元，用于計算其從第一狀態(tài)到后續(xù)狀態(tài)的變換的度量，其中所述度量相應(yīng)于測量的路徑跟隨由一數(shù)據(jù)的編碼器產(chǎn)生的路徑的似然率；響應(yīng)所述產(chǎn)生單元的一個選擇器，用于選擇相應(yīng)于由數(shù)據(jù)流的發(fā)送器產(chǎn)生的路徑的一個路徑；一個追溯單元，用于保持代表所述選擇器的順序判定操作的歷史信息；一個計數(shù)器，用于計數(shù)由所述選擇器選擇的路徑的非法狀態(tài)變換；和響應(yīng)所述計數(shù)器的一個控制單元，用于確定收縮率和調(diào)節(jié)接收數(shù)據(jù)的收縮相位。
2.一種根據(jù)卷積編碼方案編碼的接收數(shù)據(jù)的符號的解碼器，該數(shù)據(jù)根據(jù)一收縮矩陣進行收縮，該數(shù)據(jù)具有多個狀態(tài)值并描述從一第一狀態(tài)到一后續(xù)狀態(tài)的狀態(tài)變換序列，其中由該狀態(tài)變換序列規(guī)定一路徑，該解碼器包括接收所述接收數(shù)據(jù)的一個產(chǎn)生單元，用于計算其從第一狀態(tài)到后續(xù)狀態(tài)的變換的度量，其中所述度量相應(yīng)于測量的路徑跟隨由一數(shù)據(jù)編碼器產(chǎn)生的路徑的似然率；響應(yīng)所述產(chǎn)生單元的一個選擇器，用于選擇相應(yīng)于由數(shù)據(jù)流的發(fā)送器產(chǎn)生的路徑的一個路徑；一個追溯單元，用于保持代表所述選擇器的順序判定操作的歷史信息，其中所述追溯單元有一系列的追溯列，每列保持所述歷史信息的一部分，每個追溯列有多個追溯單元，其中所述追溯列的追溯單元由預(yù)解碼的選擇線根據(jù)至少一個先前追溯列的內(nèi)容進行尋址，并且其中每個所述追溯列的輸出放置在一預(yù)充電的線上。
3.一種用于數(shù)據(jù)流的差錯檢測與校正系統(tǒng)，該數(shù)據(jù)被隨機化，卷積交織和以一個收縮率及收縮相位進行壓縮，其中該數(shù)據(jù)為符號形式和在一信號星座中以一個符號率發(fā)送，包括以第一模式和第二模式工作的一個m級內(nèi)解碼器，所述m級內(nèi)解碼器包括一個轉(zhuǎn)移度量計算單元，用于以一個選擇的收縮率在選擇的收縮相位輸出轉(zhuǎn)移度量；多個加法-比較-選擇部件，用于從所述轉(zhuǎn)移度量輸出路徑度量值，比較所述這些值，并選擇對應(yīng)最小值的一個所述值；對在所述加法-比較-選擇部件的所述輸出進行操作的一個重新定標單元，用于根據(jù)所述最小值重新定標所述輸出；工作在所述第一工作模式的一個狀態(tài)變換模塊，用于檢測由所述加法-比較-選擇部件選擇的所述路徑度量的所述值的非法狀態(tài)變換，所述狀態(tài)變換模塊輸出用于控制所述轉(zhuǎn)移度量計算單元的符號的收縮率和收縮相位的估計值，以便改變所述選擇的收縮率和所述選擇的收縮相位；在所述第二工作模式啟動的和響應(yīng)所述狀態(tài)變換模塊的一個同步搜索單元，用于識別數(shù)據(jù)流中的同步信息；鏈接到所述加法-比較-選擇部件，具有一系列追溯列的一個追溯模塊，其中每列代表在一個時間點由所述加法-比較-選擇部件確定的路徑的選擇值的所有歷史數(shù)據(jù)，所述追溯列具有多個追溯單元，每個單元接收m比特的追溯數(shù)據(jù)，其中所述追溯單元由預(yù)解碼的選擇線根據(jù)至少一個先前追溯列的內(nèi)容進行尋址；連接所述m級內(nèi)解碼器的一個去交織器；從所述去交織器接收去交織的數(shù)據(jù)的一個外解碼器；和連接所述外解碼器的一個去隨機化器。
4.一個用于四相移相鍵控數(shù)據(jù)流的傳輸接收系統(tǒng)，該數(shù)據(jù)被隨機化、卷積交織和以一個收縮率及收縮相位被收縮，其中該數(shù)據(jù)為符號形式并且在信號星座中以一個符號率發(fā)送，并輸出一糾錯的數(shù)據(jù)流，包括一個I、Q解調(diào)器，它以所述發(fā)送的符號率接收數(shù)據(jù)；一個模數(shù)變換器，用于變換所述I、Q解調(diào)器的模擬輸出；一個正弦(sinc)內(nèi)插器，以一取樣率從所述模數(shù)變換器接收樣值；一個定時恢復(fù)電路，包括第一數(shù)控振蕩器，以周期T工作；第一環(huán)路濾波器，接到所述內(nèi)插器和所述第一數(shù)控振蕩器，而且響應(yīng)在所述周期T和所述接收符號率之間的差別有一個輸出，其中所述第一數(shù)控振蕩器響應(yīng)所述第一環(huán)路濾波器并產(chǎn)生一個輸出信號，該輸出信號代表連續(xù)樣值之間的內(nèi)插距離，而且所述內(nèi)插器根據(jù)所述內(nèi)插距離內(nèi)插所述接收的樣值，并產(chǎn)生代表所述內(nèi)插樣值的輸出信號；一個匹配奈奎斯特濾波器，接到所述內(nèi)插器；一個載波恢復(fù)電路，用于控制所述I、Q解調(diào)器，包括第二數(shù)控振蕩器；一個數(shù)字去旋轉(zhuǎn)電路，響應(yīng)所述第二數(shù)控振蕩器和接收取樣信號的同相分量及正交分量；一個相位差錯估算電路，接到所述去旋轉(zhuǎn)電路的輸出；和第二環(huán)路濾波器，接到所述相位差錯估計電路的輸出；其中所述第二數(shù)控振蕩器響應(yīng)所述第二環(huán)路濾波器；一個星座旋轉(zhuǎn)單元，用于旋轉(zhuǎn)符號的信號星座；一個m級內(nèi)解碼器，工作在第一模式和第二模式，所述m級內(nèi)解碼器包括一個轉(zhuǎn)移度量計算單元，用于對一選擇的收縮率和選擇的收縮相位輸出轉(zhuǎn)移度量；多個加法-比較-選擇部件，用于輸出來自所述轉(zhuǎn)移度量的路徑度量值、比較所述這些值和選擇相應(yīng)于最小值的一個所述值對所述加法-比較-選擇部件的所述輸出進行操作的一個重新定標單元，用于根據(jù)所述最小值重新定標所述輸出；工作在所述第一工作模式的一個狀態(tài)變換模塊，用于檢測由所述加法-比較-選擇部件選擇的所述路徑度量的所述值的非法狀態(tài)變換，所述狀態(tài)變換模塊輸出符號的收縮率、收縮相位和旋轉(zhuǎn)校正的估計值，所述狀態(tài)變換模塊控制所述轉(zhuǎn)移度量計算單元，以便根據(jù)所述收縮率和收縮相位的估計值改變所述選擇收縮率和所述收縮相位控制，而所述狀態(tài)變換模塊使用所述旋轉(zhuǎn)校正的估計值控制所述星座旋轉(zhuǎn)單元；一個同步搜索單元，在所述第二工作模式啟動和響應(yīng)所述狀態(tài)變換模塊，用于識別數(shù)據(jù)流中的同步信息；鏈接到所述加法-比較-選擇部件，具有一系列追溯的一個追溯模塊，其中每列代表在一個時間點由所述加法-比較-選擇部件確定的路徑的選擇值的所有歷史數(shù)據(jù)，所述追溯列具有多個追溯單元，每個單元接收m比特的追溯數(shù)據(jù)，其中所述追溯單元由預(yù)解碼的選擇線根據(jù)至少一個先前追溯列的內(nèi)容進行尋址；連接到所述m步內(nèi)解碼器的一個去交織器；從所述去交織器接收去交織的數(shù)據(jù)的一個外解碼器；連接所述外解碼器的一個去隨機化器；一個輸出接口，接到所述去隨機化器，用于輸出糾錯的數(shù)據(jù)流；知第二控制裝置，用于控制所述解調(diào)器、所述定時恢復(fù)電路、所述載波恢復(fù)電路和所述輸出接口的相互作用。
5.一種解碼接收數(shù)據(jù)的符號的方法，這些符號根據(jù)卷積編碼方案被編碼，該數(shù)據(jù)根據(jù)一收縮矩陣進行收縮，使數(shù)據(jù)具有多個狀態(tài)值并且描述從一第一狀態(tài)到后續(xù)狀態(tài)的狀態(tài)變換序列，其中由所述狀態(tài)變換序列規(guī)定路徑，該方法包括接收該數(shù)據(jù)和計算其從第一狀態(tài)到后續(xù)狀態(tài)的狀態(tài)變換的度量，其中所述度量相應(yīng)于測量的路徑跟隨由該數(shù)據(jù)的解碼器產(chǎn)生的路徑的似然率；響應(yīng)所述的計算步驟，選擇相應(yīng)于由該數(shù)據(jù)流所述發(fā)送器產(chǎn)生的路徑的路徑；保持代表所述選擇器的順序判定操作的歷史信息；計數(shù)由所述選擇器選擇的路徑的非法狀態(tài)變換；和在此后響應(yīng)所述計數(shù)步驟，確定收縮率和調(diào)節(jié)接收數(shù)據(jù)的收縮相位。
6.一種用于數(shù)據(jù)流的差錯檢測及校正的方法，該數(shù)據(jù)被隨機化、卷積編碼、以一個收縮率和收縮相位被收縮并被交織，其中該數(shù)據(jù)為符號形式并且在信號星座中以一個符號率進行發(fā)送，該方法包括以下步驟以以下步驟在第一模式和第二模式中進行m步內(nèi)解碼；對選擇的收縮率和選擇的收縮相應(yīng)預(yù)計算轉(zhuǎn)移度量；從所述預(yù)計算轉(zhuǎn)移度量計算路徑度量；比較所述這些路徑度量并選擇其中最小的路徑度量；根據(jù)所述最小路徑度量重新定標所述這些值；在所述第一模式檢測相應(yīng)于所述最小路徑度量的路徑的非法狀態(tài)變換；響應(yīng)檢測的非法狀態(tài)變換數(shù)估算符號的收縮率和收縮相位；響應(yīng)所述估算的步驟，改變所述選擇的收縮率和所述選擇的收縮相位；響應(yīng)檢測的非法狀態(tài)變換，在所述第二模式識別數(shù)據(jù)流的同步信息；和根據(jù)至少另一追溯列的內(nèi)容，通過預(yù)解碼用于尋址其追溯單元的第一追溯列中的選擇線，執(zhí)行追溯，處理在一個時間的追溯數(shù)據(jù)的m比特；去交織m級內(nèi)解碼的數(shù)據(jù)；外解碼去交織的數(shù)據(jù)；和去隨機化外解碼的數(shù)據(jù)。
7.用于四相移相鍵控隨機化數(shù)據(jù)流的傳輸接收系統(tǒng)，該數(shù)據(jù)被卷積交織和以一個收縮率及一個收縮相位被收縮，其中該數(shù)據(jù)為符號形式，并且在信號星座中以一個符號率發(fā)送，以輸出一個糾錯的數(shù)據(jù)流，所述系統(tǒng)包括一個I、Q解調(diào)器，它以所述發(fā)送的符號率接收數(shù)據(jù)；一個模數(shù)變換器，用于變換所述I、Q解調(diào)器的模擬輸出；一個正弦(sinc)內(nèi)插器，以取樣率從所述模數(shù)變換器接收樣值；一個定時恢復(fù)電路；一個匹配奈奎斯特濾波器，接到所述正弦(sinc)內(nèi)插器；一個載波恢復(fù)電路，用于控制所述I、Q解調(diào)器；一個星座旋轉(zhuǎn)單元，用于旋轉(zhuǎn)符號的信號星座；一個m步內(nèi)解碼器，工作在第一模式和第二模式；連接到所述m步內(nèi)解碼器的一個去交織器；從所述去交織器接收去交織的數(shù)據(jù)的一個外解碼器；連接所述外解碼器的一個去隨機化器；一個輸出接口，接到所述去隨機化器，用于輸出糾錯的數(shù)據(jù)流；知第二控制裝置，用于控制所述解調(diào)器、所述定時恢復(fù)電路和所述載波恢復(fù)電路的相互作用。
全文摘要
一種接收數(shù)據(jù)符號的解碼器，包括產(chǎn)生單元，接收用于計算其變換的度量的接收數(shù)據(jù)；選擇器，響應(yīng)該產(chǎn)生單元的，選擇相應(yīng)于由數(shù)據(jù)流的發(fā)送器產(chǎn)生的路徑的變換路徑；追溯單元，保持代表選擇器的順序判定操作的歷史信息；計數(shù)器，用于控制由選擇器選擇的路徑的非法狀態(tài)變換；響應(yīng)該計數(shù)器的一個控制單元，確定收縮率并調(diào)整接收數(shù)據(jù)的收縮相位。可用在VLSI接收機電路中，該電路適用于QPSK調(diào)制數(shù)據(jù)的接收。
文檔編號H03M13/23GK1143288SQ9611040
公開日1997年2月19日 申請日期1996年6月7日 優(yōu)先權(quán)日1995年6月7日
發(fā)明者安東尼·P·J·克萊頓, 理查德·J·甘馬克, 查爾斯·D·麥克法蘭, 托馬斯·?？怂箍肆_夫特, 理查德·J·托馬斯, 安德魯·P·庫利高斯基, 威廉·P·羅賓斯 申請人:迪維安公司