專(zhuān)利名稱(chēng)：連接裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上講涉及連接裝置，更具體地講是涉及這樣一種連接裝置，它包括多個(gè)晶體管，這些晶體管可以由連接至晶體管的控制端子的控制信號(hào)開(kāi)啟和關(guān)斷，從而借助于控制信號(hào)在兩導(dǎo)體之間形成具有電阻特性和一定電阻值的一電路。
更具體地講，此電路呈現(xiàn)與控制信號(hào)的值例如電壓值相應(yīng)的電阻值，由此可以根據(jù)所選的不同電壓值作一系列的電阻值改變，并且電阻值相應(yīng)于電壓值的增大而增大。
當(dāng)在以下的說(shuō)明和權(quán)利要求書(shū)中使用表達(dá)詞語(yǔ)“電阻特性”時(shí)，應(yīng)當(dāng)理解，這種表達(dá)詞語(yǔ)不僅表示純電阻特性，而且還表示大致為電阻性的特性。
還應(yīng)理解的是，當(dāng)使用表達(dá)詞語(yǔ)“晶體管”時(shí)，它不僅表示單晶體管，還表示并聯(lián)或串聯(lián)連接的一個(gè)或多個(gè)晶體管，或者晶體管的任一其它配置，它們呈現(xiàn)與單個(gè)晶體管相似的功能和/或特性。
更具體地講，本發(fā)明被用作屬于信號(hào)接收電路的具有電阻特性的終接阻抗，所述信號(hào)接收電路適于接收在用于傳輸信號(hào)的一個(gè)或兩個(gè)導(dǎo)體上呈現(xiàn)的電壓脈沖。電壓脈沖的比特速率可以超過(guò)150Mb/s。
現(xiàn)有技術(shù)的說(shuō)明業(yè)已知道，在采用CMOS技術(shù)制造的晶體管例如NMOS晶體管的特性中，對(duì)應(yīng)于不同的柵極-源極電壓(VGS)值，在漏極-源極電壓(VDS)的初始電壓范圍內(nèi)，這些晶體管的漏極-源極區(qū)呈現(xiàn)電阻特性，或者基本為電阻特性，并且由此獲知可在各種電路連接中合理地采用這種特性。
因此已經(jīng)知道，可采用一個(gè)或多個(gè)晶體管形成一個(gè)電路，此電路連接在兩個(gè)導(dǎo)體之間，并且呈現(xiàn)電阻特性和一定的電阻值，其中的電阻值取決于所選擇的可連接至晶體管的柵極的控制信號(hào)的電壓值。
還已經(jīng)知道，信號(hào)接收電路設(shè)有匹配的阻抗和電阻特性，以適應(yīng)接至信號(hào)傳輸導(dǎo)體上的信號(hào)，其中匹配阻抗的電阻值是可以調(diào)節(jié)的，以提供與信號(hào)傳輸?shù)乃矔r(shí)阻抗條件相應(yīng)的瞬時(shí)電阻值。
考慮了可以從美國(guó)專(zhuān)利5194765中獲知的現(xiàn)有技術(shù)，本發(fā)明采取了相應(yīng)的措施和特性，以便利用適合此目的的電路數(shù)字化地控制發(fā)射機(jī)的匹配阻抗。
Knight等人的文章“自終接低壓擺動(dòng)CMOS輸出驅(qū)動(dòng)器”(IEEE固態(tài)電路雜志，第23卷，第457-464頁(yè)，1988年4月)描述了一種CMOS電路，此電路用于在具有特定的和受控的輸出阻抗的輸出端子上產(chǎn)生數(shù)字信號(hào)。
因此，這里所述的電路裝置以及相關(guān)的發(fā)射機(jī)是數(shù)字化的。
本發(fā)明的技術(shù)問(wèn)題鑒于上述現(xiàn)有技術(shù)，應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是，建立一個(gè)設(shè)有信號(hào)接收機(jī)的電路，此信號(hào)接收機(jī)可以由模擬控制電壓調(diào)整，其中，通過(guò)將一個(gè)或多個(gè)模擬控制信號(hào)連接至一個(gè)或多個(gè)晶體管的一個(gè)或多個(gè)控制端子，而使此電路的電阻特性在一定的范圍內(nèi)變化。
此技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)的重要性將這些控制信號(hào)的每一個(gè)連接至一組晶體管的柵極，而在以控制電壓的形式選擇控制信號(hào)的同時(shí)將晶體管的漏極和源極連接至兩個(gè)與接收機(jī)相關(guān)的信號(hào)傳輸導(dǎo)體，使晶體管的工作點(diǎn)處于或至少靠近晶體管呈現(xiàn)電阻特性的范圍。
還應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)的重要性使用于第一控制信號(hào)的第一控制連線與第一組晶體管配合，用于第二控制信號(hào)的第二控制連線與第二組晶體管配合，其它依次類(lèi)推，以便提供能增大電阻值的有效范圍的多種組合。
另一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)的重要性選擇第一組中的晶體管數(shù)量不同于第二組中的晶體管數(shù)量，以便進(jìn)一步增大電阻值的有效范圍。
還應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)的重要性上述類(lèi)型的呈現(xiàn)電阻特性的連接裝置作為接收機(jī)有關(guān)的終接電阻，將設(shè)在用于傳輸信息傳遞信號(hào)的系統(tǒng)中，所述信號(hào)是采用數(shù)字電壓脈沖和高的頻率傳輸?shù)模⑶也捎盟x擇的晶體管，最好是NMOS晶體管。
當(dāng)連接至兩個(gè)導(dǎo)體之間的此電路用作基本呈電阻特性的終接阻抗，連接在信號(hào)傳輸導(dǎo)體與基準(zhǔn)電位(VT)之間或者導(dǎo)體之間時(shí)，能夠認(rèn)識(shí)采用上述類(lèi)型的連接裝置獲得的有益性也是一個(gè)技術(shù)問(wèn)題。
此外，一個(gè)技術(shù)問(wèn)題是能夠認(rèn)識(shí)采用門(mén)陣列和從門(mén)陣列的基極條至終接電路的邊緣有關(guān)的宏電路獲得的有益性。
再一個(gè)技術(shù)問(wèn)題是能夠認(rèn)識(shí)到將兩個(gè)導(dǎo)體中的第二導(dǎo)體設(shè)為呈基準(zhǔn)電壓的導(dǎo)體，例如連接至地電位的導(dǎo)體獲得的有益性。
還必須考慮的另一個(gè)技術(shù)問(wèn)題是，從涂敷有金屬層的基極條上形成一個(gè)電路，此電路可作為具有電阻特性的接收機(jī)有關(guān)的終接阻抗連接在信號(hào)接收單元內(nèi)，它可用于“單邊”信號(hào)傳輸，并可在信號(hào)接收單元中形成有源并聯(lián)終接阻抗，以適于“差分”信號(hào)傳輸。
還應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是能夠認(rèn)識(shí)通過(guò)特定的連接設(shè)備使控制信號(hào)受到控制的重要性。
此外，應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是能夠建立這樣的條件，即，連接設(shè)備可以受控制而產(chǎn)生數(shù)字信號(hào)，用于形成一系列電阻值和/或一模擬信號(hào)，以便在可能的電阻范圍內(nèi)選擇任意的電阻值。
還應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是能夠認(rèn)識(shí)以下技術(shù)措施的重要性使連接設(shè)備為多個(gè)模擬傳輸門(mén)，每一個(gè)可控制為工作或非工作狀態(tài)。
還有一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)措施的重要性模擬傳輸門(mén)應(yīng)能通過(guò)一個(gè)信號(hào)倒相電路導(dǎo)通或關(guān)斷。
再一個(gè)技術(shù)問(wèn)題是能夠認(rèn)識(shí)以下技術(shù)措施的重要性和必要性模擬傳輸門(mén)應(yīng)協(xié)調(diào)一組晶體管例如NMOS晶體管的控制連線。
另一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)，通過(guò)相應(yīng)的模擬傳輸門(mén)給控制電壓賦予數(shù)字電壓值或模擬電壓值而獲得的有益性和有效電阻值。
此外，一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)措施的重要性對(duì)于數(shù)字電壓值選擇一些組晶體管例如NMOS晶體管，對(duì)于模擬電壓值選擇其它組晶體管，以便形成要選取的阻抗或電阻值。
另一個(gè)技術(shù)問(wèn)題是要能夠認(rèn)識(shí)以下技術(shù)措施的重要性控制連線應(yīng)被賦予與所選擇的終接基準(zhǔn)相應(yīng)的電壓值，并且由特定構(gòu)造的調(diào)整電路調(diào)整。
另外，一個(gè)技術(shù)問(wèn)題是要能夠建立這樣的條件，即，所選擇的晶體管和/或晶體管連接可以提供大的具有電阻特性的范圍，并由此提供大的調(diào)整范圍。
因此一個(gè)技術(shù)問(wèn)題是要能夠建立這樣的條件，即，漏極和源極之間的電壓可選擇為高達(dá)1.5V或稍低。
此外應(yīng)考慮的一個(gè)技術(shù)問(wèn)題是建立這樣的條件，即，所選擇的各種電阻值與根據(jù)數(shù)字順序按一致的方式加權(quán)的電阻變化的聯(lián)系可以借助于一組或多組所選擇的晶體管的連接實(shí)現(xiàn)。
進(jìn)一步的技術(shù)問(wèn)題是要能夠?qū)崿F(xiàn)這樣的可能性，即，可以選擇模擬控制電壓，以便連續(xù)地控制電阻變化至所選擇的值。
技術(shù)解決方案為了滿足上述的一種或多種需要，本發(fā)明提供了一種連接裝置，該裝置包括多個(gè)晶體管，這些晶體管可以由用作控制信號(hào)的控制電壓開(kāi)啟和關(guān)斷，所述控制信號(hào)連接至晶體管的控制端子。按這種方式，在兩個(gè)導(dǎo)體之間形成了一個(gè)電路，此電路呈現(xiàn)電阻特性和一定的電阻值，并適于用作終接阻抗，此終接阻抗具有電阻特性并且最好與信號(hào)接收機(jī)和/或信號(hào)發(fā)射機(jī)相關(guān)，以便在每一種情況下都可由模擬控制電壓調(diào)整。
根據(jù)本發(fā)明的一個(gè)方面，采用這種連接裝置，所使用的控制電壓形式的模擬控制信號(hào)可連接至多個(gè)可能的控制連線中的一個(gè)或多個(gè)。每一控制連線連接至一組晶體管的控制端子，晶體管的其它端子連接至導(dǎo)體，并且控制電壓的選擇使得晶體管的工作點(diǎn)處于或至少靠近晶體管呈現(xiàn)電阻特性的范圍。
在本發(fā)明的一個(gè)實(shí)施例中，控制端子為柵極，其它端子為CMOS晶體管的漏極和源極。
控制電壓在晶體管的有源區(qū)中通常選擇為高電平，而漏極和源極之間的電壓在晶體管的有源區(qū)中選擇為低電平。
第一控制連線與第一組晶體管配合，第二控制連線與第二組晶體管配合，其它依次類(lèi)推。
第一組中晶體管的數(shù)量選擇為不同于另一組中晶體管的數(shù)量。
在可能的組中晶體管(例如NMOS晶體管)的數(shù)量和規(guī)格在各組中的選擇可使得一個(gè)或多個(gè)選擇的組的連接將能提供各種電阻值，最好具有根據(jù)數(shù)字順序(digital series)按一致的方法加權(quán)的電阻變化，它與模擬控制電壓結(jié)合將能允許從連續(xù)的電阻變化中選擇電阻值。
導(dǎo)體之一可以構(gòu)成信號(hào)傳輸導(dǎo)體，用于傳輸數(shù)字信息傳遞電壓脈沖，另一導(dǎo)體可以形成表現(xiàn)為電壓基準(zhǔn)，例如地電壓基準(zhǔn)的導(dǎo)體。
此電路可以作為適于“單邊”信號(hào)傳輸?shù)男盘?hào)接收單元的終接阻抗連接，此阻抗具有電阻性或基本為電阻性的特性，或者作為適于“差分”信號(hào)傳輸?shù)男盘?hào)接收單元的終接阻抗。
在一個(gè)或多個(gè)控制連線上的控制信號(hào)可以通過(guò)預(yù)連至此電路的連接設(shè)備控制。
這種連接設(shè)備可以優(yōu)選為多個(gè)模擬傳輸門(mén)，模擬傳輸門(mén)最好可以由一個(gè)控制電路開(kāi)啟和關(guān)斷，例如信號(hào)倒相電路。
一個(gè)模擬傳輸門(mén)協(xié)調(diào)一組晶體管的相應(yīng)控制連線。
可以將多個(gè)選擇的模擬傳輸門(mén)的控制電壓設(shè)為數(shù)字電壓值或模擬電壓值。
控制連線可以從一個(gè)調(diào)整電路提供一模擬電壓值，此調(diào)整電路用于產(chǎn)生相應(yīng)于終接基準(zhǔn)的調(diào)整控制電壓。
晶體管的規(guī)格是以呈現(xiàn)大的電阻特性范圍的方式來(lái)選擇的，以便漏極和源極間的電壓達(dá)到或低于1.5V。
本發(fā)明的優(yōu)點(diǎn)根據(jù)本發(fā)明的連接裝置和呈現(xiàn)電阻特性并具有一定的電阻值的電路主要具備這樣的優(yōu)點(diǎn)可以根據(jù)最好為控制電壓形式的模擬控制信號(hào)選擇電路的瞬時(shí)電阻值，作為信號(hào)接收和/或信號(hào)發(fā)送電路的匹配阻抗。
還已發(fā)現(xiàn)，這種類(lèi)型的電路可以有益地作為信號(hào)接收電路的具有電阻特性的終接阻抗連接，此電路可以集成在一個(gè)門(mén)陣列內(nèi)，并且此電路可以通過(guò)基極條上設(shè)置的金屬層的構(gòu)造以及形成邊緣宏表面而制成。
控制信號(hào)及其至一個(gè)或多個(gè)控制連線的連接是通過(guò)連接設(shè)備實(shí)現(xiàn)的，此連接設(shè)備包括多個(gè)模擬傳輸門(mén)，模擬傳輸門(mén)也是通過(guò)基極條上的金屬層的構(gòu)造形成的。
根據(jù)本發(fā)明的連接裝置的主要特征在權(quán)利要求1的特征部分作了描述。
附圖的簡(jiǎn)單說(shuō)明下面結(jié)合附圖詳細(xì)地描述連接裝置的一個(gè)示范性實(shí)施例，該連接裝置帶有一個(gè)呈現(xiàn)電阻特性并具有一定的電阻值的電路，用于在信號(hào)接收電路中傳輸信息傳遞信號(hào)，附圖中

圖1是一個(gè)平面圖，它示出一個(gè)門(mén)陣列，本發(fā)明的連接裝置可以在此門(mén)陣列上方便地形成；圖2是圖1所示的門(mén)陣列的剖視圖，它示出這種門(mén)陣列的主要構(gòu)造，此門(mén)陣列帶有基極條和涂敷的金屬層；圖3為用于產(chǎn)生控制電壓的電路的主要布線圖；圖4為多個(gè)可能的信號(hào)接收電路之一的簡(jiǎn)化布線圖，其中終接負(fù)載或匹配阻抗是根據(jù)本發(fā)明調(diào)整的；圖5為一個(gè)呈現(xiàn)電阻特性的電路的詳細(xì)布線圖，此電路可以代替圖4中所示的固定終接負(fù)載或匹配阻抗；圖6示出連接設(shè)備的一個(gè)示范性實(shí)施例，此設(shè)備用于傳輸一個(gè)或多個(gè)模擬和數(shù)字控制信號(hào)；圖7示出NMOS晶體管的特性曲線；圖8為通過(guò)圖5和6所示的晶體管連接結(jié)構(gòu)獲得的不同電阻值時(shí)的電壓/時(shí)間關(guān)系圖。
優(yōu)選實(shí)施例的說(shuō)明參照?qǐng)D1，其中示出一個(gè)門(mén)陣列1或者一個(gè)集成電路的平面圖。這個(gè)電路包括一個(gè)基極條20，基極條20上涂敷有金屬層，以便在基極條內(nèi)形成NMOS和PMOS晶體管之間需要的連接導(dǎo)體、電阻等?；鶚O條20的形成使得在制造過(guò)程中，在中央位置形成一個(gè)門(mén)海(gate sea)10。
其它功能單元11、12、13、14，諸如存儲(chǔ)單元、計(jì)算電路、處理器和類(lèi)似單元也可設(shè)置在門(mén)海10內(nèi)或其周?chē)@里不對(duì)這些部分作進(jìn)一步說(shuō)明，因?yàn)樗鼈儾皇潜景l(fā)明的主要部分。
根據(jù)圖1中所示的此實(shí)施例，門(mén)陣列1設(shè)有多個(gè)邊緣連接面或點(diǎn)(焊點(diǎn))，其中位于左上邊緣的一個(gè)焊點(diǎn)(bond-pad)由數(shù)字15表示。
焊點(diǎn)15是邊緣電路16的一部分。
電路16是一個(gè)控制電壓產(chǎn)生電路，它由NMOS晶體管和/或類(lèi)似器件組成，如圖3所示。
電路16僅具有一個(gè)用于外部連接的連接面，即焊點(diǎn)15，以便連接至選擇的基準(zhǔn)電阻器?；鶞?zhǔn)電阻器的一個(gè)連接端連至焊點(diǎn)15，另一個(gè)連接端連至外部地電位電路或類(lèi)似電路(未示出)。
緊靠電路16設(shè)有一個(gè)或多個(gè)I/O(輸入/輸出)電路，其中第一個(gè)I/O電路由數(shù)字17表示。
每一I/O電路17可具有一個(gè)或兩個(gè)焊點(diǎn)17a、17b，它們用于連接外部導(dǎo)體(L1，L2)，以便連接信號(hào)接收電路和信號(hào)發(fā)送電路。
I/O電路17具有兩個(gè)外焊點(diǎn)17a、17b，用于與導(dǎo)體(L1，L2)配合，以便發(fā)送信息傳遞信號(hào)和“差分”信號(hào)。
每一I/O電路17可設(shè)有用于輸入信息傳遞信號(hào)所需的焊點(diǎn)(17a，17b)和用于輸出信息傳遞信號(hào)所需的焊點(diǎn)。
這里將不對(duì)這些焊點(diǎn)進(jìn)行詳細(xì)說(shuō)明，因?yàn)檫@些焊點(diǎn)的數(shù)量和位置以及其布局不是本發(fā)明的一個(gè)必要組成部分。
本發(fā)明的基礎(chǔ)在于，輸入電路，即信號(hào)接收電路設(shè)有多個(gè)可選擇的電阻值作為終接(負(fù)載)阻抗。
屬于電路17和輸入電路的邊緣表面區(qū)域在此需要相鄰表面區(qū)域18的的接入，從而在此可以形成終接阻抗(根據(jù)圖5)和電路60，這將在后面進(jìn)行詳細(xì)說(shuō)明。
圖2示出包括基極條20的門(mén)陣列1的剖視圖，其中以公知的方式形成有“標(biāo)準(zhǔn)的”或用戶設(shè)計(jì)的門(mén)陣列中需要的多個(gè)NMOS晶體管、PMOS晶體管和其它元件。
在基極條20的頂部，設(shè)有第一金屬層21和第一絕緣層22、第二金屬層23和第二絕緣層24以及第三金屬層25。
金屬層21主要用于在基極條20中采用的PMOS和/或NMOS晶體管之間形成所需的連接導(dǎo)體，以便在這些晶體管之間建立預(yù)定的連接。
絕緣層22用于將這些導(dǎo)體與第二金屬層23分離開(kāi)，金屬層23主要用于向金屬層21的選擇點(diǎn)供電。
NMOS和PMOS晶體管以及由電路16采用的所需連接導(dǎo)體(要設(shè)置在所采用的差分運(yùn)算放大器的其它組件之間)因此由門(mén)陣列1的基極條20供電，而機(jī)械和電連接主要通過(guò)金屬層21并且還通過(guò)金屬層23實(shí)現(xiàn)。
現(xiàn)在將在此背景技術(shù)的基礎(chǔ)上描繪本發(fā)明。
根據(jù)圖3，所示的電路16既用于提供由連接在焊點(diǎn)16與地電位之間的外部基準(zhǔn)電阻器35和內(nèi)部可調(diào)電阻器37并聯(lián)連接構(gòu)成的電路的電阻值作為基準(zhǔn)電阻值，又用于提供可調(diào)控制電壓或變化不大的控制電壓，以控制屬于I/O電路17的信號(hào)接收單元中的信號(hào)接收電路40的輸入阻抗或輸入電阻的瞬時(shí)電阻值。
控制電壓可以如此調(diào)整，以使輸入阻抗的電阻分量具有適合與信號(hào)匹配的值。因此，在短的時(shí)間周期內(nèi)，控制電壓可被以為不變的，而在較長(zhǎng)的時(shí)間周期內(nèi)，控制電壓可被以為變化的，以便能補(bǔ)償慢的變化因素，例如溫度變化。
此電路的功能的根本點(diǎn)在于，控制電壓的小的變化不明顯地影響匹配的電路的電阻值的變化，這就呈現(xiàn)了電阻性特性并且屬于信號(hào)接收電路所有。
根據(jù)圖3，用于在導(dǎo)體30上產(chǎn)生控制電壓的電路31包括一個(gè)差分運(yùn)算放大器32，此運(yùn)算放大器32具有兩個(gè)輸入端子32a、32b和一個(gè)輸出端子32c。
電路31還包括兩個(gè)用作電流發(fā)生器的電流電路33、34(它們可以是電阻器)，其中這兩個(gè)電路中的一個(gè)電路33通過(guò)電阻器35導(dǎo)通電流，并且此電路最好外連至地電位36，以作為基準(zhǔn)。
在電阻器35上形成的電壓“U1”連接至運(yùn)算放大器32的兩個(gè)輸入端子中的一個(gè)輸入端子32a。
兩個(gè)電流電路中的另一電路34通過(guò)NMOS晶體管37導(dǎo)通電流至地電位，此NMOS晶體管的漏極和源極上形成的電壓“U2”連接至另一輸入端子32b。
在運(yùn)算放大器32的輸出端子32c上形成控制電壓，并通過(guò)導(dǎo)體37a連接至NMOS晶體管37的柵極37g。
圖4用于顯示屬于I/O電路17的信號(hào)接收單元40，此單元具有信號(hào)接收電路(未示出)，導(dǎo)體L1、L2可連接至此信號(hào)接收電路，各導(dǎo)體具有一個(gè)焊點(diǎn)17a、17b。在導(dǎo)體上形成代表數(shù)字信息傳遞信號(hào)的電壓變化，導(dǎo)體均連接至終接負(fù)載41，負(fù)載41在此是以NMOS晶體管42、43的形式示出的。
應(yīng)當(dāng)指出的是，在圖4所示的實(shí)施例中，所接收的信息傳遞電壓脈沖或電壓變化可以是很低的頻率，并且呈現(xiàn)高質(zhì)量的接收和信號(hào)處理特性。
頻率增加至千赫茲(kHz)范圍對(duì)所要求的接收和信號(hào)處理特性不會(huì)產(chǎn)生任何問(wèn)題。
但是，采用根據(jù)本發(fā)明的電路，在實(shí)際應(yīng)用時(shí)在導(dǎo)體L1、L2上形成的電壓脈沖具有從兆赫茲(MHz)至千兆赫茲(GHz)的頻率范圍，因?yàn)楸景l(fā)明是按照“差分”或“單邊”信號(hào)傳輸系統(tǒng)應(yīng)用的。
如果采用“單邊”信號(hào)傳輸系統(tǒng)，導(dǎo)體之一例如L2連接至基準(zhǔn)電壓或者簡(jiǎn)單地?cái)嚅_(kāi)，并且NMOS晶體管43可以省去。
圖4示出不僅將控制電壓30'連接至I/O電路17的終接負(fù)載41而且連接至相鄰I/O電路的終接負(fù)載41a以及其它負(fù)載的可能性，圖中未示出其它負(fù)載。
這些并聯(lián)的終接負(fù)載因此可以屬于所示的門(mén)陣列1的其余I/O電路。
在導(dǎo)體30上產(chǎn)生的經(jīng)調(diào)整的控制電壓也形成于導(dǎo)體30'上，NMOS晶體管37與基準(zhǔn)電阻35并聯(lián)的經(jīng)調(diào)整的電阻值對(duì)應(yīng)于由控制電壓30控制的NMOS晶體管42、43的電阻值。
NMOS晶體管42、43的電阻值因此可視為是與電路16內(nèi)經(jīng)調(diào)整的電阻值相同。
如果采用所產(chǎn)生的控制電壓和所選擇的基準(zhǔn)電阻器35的電阻值的NMOS晶體管42、43的電阻值，不能與傳輸介質(zhì)(導(dǎo)體L1、L2)匹配，通過(guò)改變基準(zhǔn)電阻器35的電阻值達(dá)到這種匹配是可能的。
地電位或零電位或所選擇的電路31的終接電壓36(VT)與電路41的相應(yīng)電位是相同的。
于是，在圖3中，根據(jù)本發(fā)明的連接裝置可以替代所示的晶體管37，或者，如以下舉例說(shuō)明和在圖4中示出的那樣，替代所示的晶體管42和/或晶體管43。本發(fā)明的連接裝置還可以利用圖4中所示的電阻器“R1”。
根據(jù)圖5的連接裝置包括多個(gè)布置于“N”排中的NMOS晶體管，其中每一晶體管的柵極指向左，而這些晶體管的漏極和源極指向右。
根據(jù)圖5中所示的布局圖形，晶體管的漏極和源極連接至呈現(xiàn)基準(zhǔn)電壓(VT)(即地電位)的導(dǎo)體“0”，信號(hào)導(dǎo)體“L1”或信號(hào)導(dǎo)體“L2”。
基準(zhǔn)電壓(VT)或終接電壓可以(如圖中所示)為零電位和/或地電位，但也可以是另外的負(fù)或正電位。
為簡(jiǎn)化以下的說(shuō)明，假設(shè)基準(zhǔn)電位為零電位。
圖5中的NMOS晶體管由符號(hào)NT50-NT74表示，這些符號(hào)靠近每一相應(yīng)晶體管的柵極標(biāo)注。
為使該連接裝置工作，本發(fā)明采用至少一個(gè)模擬控制信號(hào)，此信號(hào)連接至一個(gè)或多個(gè)控制連線51、52、53、54。
每一控制連線連接至一組NMOS晶體管的柵極，晶體管的漏極和源極則分別連接至導(dǎo)體L1、L2和“0”。呈控制電壓形式的控制信號(hào)和所采用的晶體管的其余參數(shù)被選擇為處于晶體管的漏-源區(qū)的電阻范圍內(nèi)或者至少接近此范圍。
圖5示出，第一控制連線51與第一組晶體管互連，其中組NT54、NT55連接于基準(zhǔn)電壓導(dǎo)體“0”和導(dǎo)體L1之間，組NT51、NT58連接于導(dǎo)體“0”和導(dǎo)體L2之間。
第二控制連線52與第二組晶體管NT50、NT52互連。
第三控制連線53與第三組晶體管互連，這是晶體管NT56、NT57；NT60、NT61；NT64、NT65；和NT68、NT69的串聯(lián)連接，其中成對(duì)布置的晶體管NT64、NT65和NT60、NT61(以及NT53)是不工作的，因?yàn)槁O和源極連接至導(dǎo)體“0”。
圖5中所示的第五控制連線54與第四組晶體管NT62、NT63、NT66、NT67；和NT70、NT71、NT72、NT73互連。
晶體管NT74是按不連接的方式示出的。
第一組例如與連線51相關(guān)的組內(nèi)的晶體管的數(shù)量，不同于第二組例如與連線52相關(guān)的組內(nèi)的晶體管的數(shù)量。這同樣適用于與連線53和54相關(guān)的晶體管。
圖5所示的實(shí)施例表明，NMOS晶體管的數(shù)量可以在1/2和4晶體管之間選擇。
1/2晶體管是指兩個(gè)晶體管的串聯(lián)連接，2、3或4晶體管是指兩個(gè)、三個(gè)或四個(gè)晶體管的并聯(lián)連接。
顯然，根據(jù)所選擇的連線51、52、53、54的電壓值，所采用的成組晶體管的數(shù)量和配置提供了特定的電阻值。
導(dǎo)體構(gòu)成信號(hào)傳輸導(dǎo)體，數(shù)字信息以電壓脈沖的形式在導(dǎo)體中傳輸。
為了給信號(hào)接收電路創(chuàng)造能夠以高速率測(cè)評(píng)電壓脈沖的條件，例如以高于200Mb/s的速率，需要很好地匹配的阻抗，這取決于所謂的終接電阻器的的參數(shù)變化。
根據(jù)本發(fā)明和圖5及圖6的電路可以很好地作為信號(hào)接收單元的終接阻抗連接。
電路50可采用“單邊”信號(hào)傳輸，即導(dǎo)體之一(L1或L2)連接至固定的基準(zhǔn)電壓或者簡(jiǎn)單地?cái)嚅_(kāi)，或者根據(jù)圖5所示的布線方式采用“差分”信號(hào)傳輸。
作為電壓值呈現(xiàn)在連線51、52、53、54上的所需控制信號(hào)采用圖6中所示的連接設(shè)備60調(diào)整。
連接設(shè)備60包括多個(gè)模擬傳輸門(mén)61、62、63、64，每一個(gè)模擬傳輸門(mén)由一個(gè)NMOS晶體管和一個(gè)PMOS晶體管相互并聯(lián)組成。
這些模擬傳輸門(mén)61-64中的每一個(gè)可以由信號(hào)倒相電路65開(kāi)啟或關(guān)斷，信號(hào)倒相電路65包括相互串聯(lián)的一個(gè)NMOS晶體管和和一個(gè)PMOS晶體管。
連到倒相電路65的導(dǎo)體66上的高電平信號(hào)，會(huì)使全部模擬傳輸門(mén)61-64關(guān)斷；而導(dǎo)體66上的低電平信號(hào)，連到模擬傳輸門(mén)61-64。
在傳輸門(mén)關(guān)斷時(shí)，信號(hào)連線51-54的電位通過(guò)晶體管61a、62a、63a、64a連接至“0”導(dǎo)體的電位。
模擬傳輸門(mén)61與和第一組晶體管相關(guān)的第一控制連線51配合；第二模擬傳輸門(mén)62與和第二組晶體管相關(guān)的第二控制連線52配合；其它依次類(lèi)推。
屬于模擬傳輸門(mén)61并呈現(xiàn)于導(dǎo)體67上的控制電壓可被賦予數(shù)字化的電壓值，這將使晶體管NT54、NT55；NT51、NT58呈現(xiàn)預(yù)定的電阻值。
如果屬于模擬傳輸門(mén)61的控制電壓被賦予模擬電壓值，晶體管NT54、NT55；NT51、NT58將呈現(xiàn)與導(dǎo)體67上的電壓值相應(yīng)的電阻值。
這些條件也適用于模擬傳輸門(mén)62和導(dǎo)體68、模擬傳輸門(mén)63和導(dǎo)體69、以及模擬傳輸門(mén)64和導(dǎo)體70。
此示范性實(shí)施例表明，導(dǎo)體30’上形成的電壓值相應(yīng)于所選擇的由圖3中的電路16產(chǎn)生的終接基準(zhǔn)電壓。
顯然，根據(jù)設(shè)置要求和所提供的可能性，數(shù)字或模擬控制電壓可連接至任一傳輸門(mén)。
因此，導(dǎo)體30’上的電壓變化可以連接至導(dǎo)體67-70中的一個(gè)或多個(gè)。
根據(jù)所采用的電源電壓或其它參數(shù)，可以有益地將導(dǎo)體30’上的電壓變化連接至導(dǎo)體67-70中的一個(gè)或多個(gè)導(dǎo)體，以便由此形成可按照現(xiàn)有條件調(diào)整的終接電阻，所述條件例如溫度、工作參數(shù)、電源電壓等。
電路50需要其自己的宏區(qū)域，并且最好緊靠信號(hào)接收電路的宏區(qū)域或者電路16的宏區(qū)域。
晶體管的數(shù)量或門(mén)寬度可以這樣選擇，即，使控制電壓可以盡可能地高，但仍處于電源電壓和放大器的輸出電壓范圍內(nèi)。
如果電壓VDS如此之高，以至于晶體管的漏-源區(qū)不再呈現(xiàn)電阻性特性，那么晶體管將作為電流發(fā)生器工作。
圖8示出在由圖5的晶體管連接方式提供的各種電阻值條件下的電壓/時(shí)間關(guān)系示意圖。
在時(shí)間間隔A-P中采用了以下電阻值。
4x 2x x x/2 “R”(54)(51)(52)(53) [ohm]A 00000.0B 00010.5C 00101.0
D00111.5E01002.0F01012.5G01103.0H01113.5I10004.0J10014.5K10105.0L10115.5M11006.0N11016.5O11107.0P11117.5這個(gè)數(shù)字連接序列(其中數(shù)字值“1”表示多種可能值之一)顯示出如何在多組之間對(duì)在可能的組中的晶體管的數(shù)量和規(guī)格(dimensioning)進(jìn)行選擇，以使給定組的上述序列連接能夠提供0.5ohm級(jí)差的一系列電阻值。
這是采用按一致的方式加權(quán)的電阻變化根據(jù)數(shù)字序列實(shí)現(xiàn)的。
通過(guò)選擇模擬控制電壓并將其加至連線51-54中的一根或多根連線上，從連續(xù)的電阻值變化選擇電阻值是可能的。
如果需要的電壓是0.25V，這可通過(guò)選擇時(shí)間間隔E或F的電阻值實(shí)現(xiàn)，或者，通過(guò)選擇在這兩者之間經(jīng)調(diào)整的電阻值實(shí)現(xiàn)。
顯然，根據(jù)本發(fā)明的裝置可以適合于用作終接阻抗，此終接阻抗與信號(hào)發(fā)送單元或者任何其它要求阻抗匹配的器件以及信號(hào)接收單元相關(guān)，盡管本說(shuō)明書(shū)中的示范性實(shí)施例僅對(duì)與信號(hào)接收單元相關(guān)的裝置作了描述。
將能理解的是，本發(fā)明并不局限于上面描繪的示范性實(shí)施例，在本發(fā)明的權(quán)利要求的范圍內(nèi)可以作出多種改變。
權(quán)利要求
1.一種連接裝置(50)，包括多個(gè)晶體管，這些晶體管形成一個(gè)電路，所述連接裝置呈現(xiàn)電阻特性并具有一定電阻值，而且連接在兩導(dǎo)體之間，其中所述晶體管可以響應(yīng)于控制電壓而開(kāi)啟和關(guān)斷，此控制電壓作為控制信號(hào)連接至多個(gè)控制端子，在多個(gè)晶體管的每一個(gè)上有一個(gè)端子，該裝置的特征在于，所述電路可以由模擬控制電壓(67)調(diào)整，所述控制電壓(67)可以(通過(guò)61)連接至多個(gè)可能的控制連線(51)中的一個(gè)或多個(gè)，每一控制連線(51)連接至一組晶體管(NT54，NT55)的控制端子，而所述晶體管的其它端子連接至所述導(dǎo)體，并且所述控制電壓是這樣選擇的，即，多個(gè)晶體管中的每一晶體管的工作點(diǎn)處于或至少靠近所述每一晶體管呈現(xiàn)電阻特性的范圍。
2.根據(jù)權(quán)利要求1的連接裝置，其特征在于，所述每一晶體管為具有漏極、源極和柵極的CMOS晶體管，所述每一晶體管的控制端子由所述柵極構(gòu)成。
3.根據(jù)權(quán)利要求1或2的連接裝置，其特征在于，控制電壓(VGS)在每一所述晶體管的有源區(qū)中選擇為高電平。
4.根據(jù)權(quán)利要求2的連接裝置，其特征在于，在漏極和源極之間形成的電壓(VGS)在每一所述晶體管的有源區(qū)中選擇為低電平。
5.根據(jù)權(quán)利要求1的連接裝置，其特征在于，第一控制連線與第一組晶體管配合，第二控制連線與第二組晶體管配合，其它依次類(lèi)推。
6.根據(jù)權(quán)利要求1或5的連接裝置，其特征在于，第一組晶體管的數(shù)量不同于其它組晶體管的數(shù)量。
7.根據(jù)權(quán)利要求1或2的連接裝置，其特征在于，在可能的組內(nèi)NMOS晶體管的數(shù)量是如此選擇的，即，可以形成一系列電阻值變化。
8.根據(jù)權(quán)利要求1的連接裝置，其特征在于，所述導(dǎo)體之一傳輸數(shù)字信息傳遞電壓脈沖。
9.根據(jù)權(quán)利要求1的連接裝置，其特征在于，所述的另一導(dǎo)體呈現(xiàn)基準(zhǔn)電壓。
10.根據(jù)權(quán)利要求1或8的連接裝置，其特征在于，該連接裝置是作為信號(hào)接收單元和/或信號(hào)發(fā)送單元的終接阻抗連接的。
11.根據(jù)權(quán)利要求1的連接裝置，其特征在于，在一個(gè)或多個(gè)控制連線上呈現(xiàn)的所述控制信號(hào)是通過(guò)預(yù)連接至所述電路的連接設(shè)備控制的。
12.根據(jù)權(quán)利要求11的連接裝置，其特征在于，所述連接設(shè)備包括多個(gè)模擬傳輸門(mén)。
13.根據(jù)權(quán)利要求12的連接裝置，其特征在于，所述模擬傳輸門(mén)是由一個(gè)控制電路開(kāi)啟和關(guān)斷的。
14.根據(jù)權(quán)利要求13的連接裝置，其特征在于，所述控制電路包括一個(gè)信號(hào)倒相電路。
15.根據(jù)權(quán)利要求1或12的連接裝置，其特征在于，一個(gè)模擬傳輸門(mén)連接至相應(yīng)控制線路。
16.根據(jù)權(quán)利要求1或15的連接裝置，其特征在于，多個(gè)選擇的模擬傳輸門(mén)的控制電壓可以具有數(shù)字化的電壓值。
17.根據(jù)權(quán)利要求1或15的連接裝置，其特征在于，多個(gè)選擇的模擬傳輸門(mén)的控制電壓可以具有模擬電壓值。
18.根據(jù)權(quán)利要求1或15的連接裝置，其特征在于，每一所述控制連線由一個(gè)調(diào)整電路供給電壓值，此調(diào)整電路產(chǎn)生與選擇的端接基準(zhǔn)相應(yīng)的經(jīng)調(diào)整的控制電壓。
19.根據(jù)權(quán)利要求1的連接裝置，其特征在于，所述的每一晶體管的規(guī)格是如此選擇的，即，所述每一晶體管呈現(xiàn)大的電阻特性范圍。
20.根據(jù)權(quán)利要求1、7或19的連接裝置，其特征在于，所述每一晶體管的漏極和源極之間的電壓(VDS)選擇為低于1.5V。
全文摘要
本發(fā)明涉及連接裝置(50，60)，所述連接裝置包括多個(gè)NMOS晶體管，這些晶體管可通過(guò)作為控制信號(hào)連接至晶體管(NT54，NT55)的控制電壓開(kāi)啟或關(guān)斷，以便能形成一個(gè)連接在兩導(dǎo)體(L1，0)之間并呈現(xiàn)電阻特性的電路。電路(50)設(shè)置有信號(hào)接收裝置(40)，并且它可由模擬控制電壓(67)調(diào)整。控制電壓可(通過(guò)61)連接至多個(gè)可能的控制連線(51)中的一個(gè)或多個(gè)。每一控制連線(51)連接至一組晶體管(NT54，NT55)的柵極，而漏極和源極連接至所述導(dǎo)體(L1，0)?？刂齐妷?51)是如此選擇的，即，晶體管的工作點(diǎn)處于或至少接近晶體管呈現(xiàn)電阻特性的范圍。
文檔編號(hào)H03H11/24GK1144581SQ95192228
公開(kāi)日1997年3月5日 申請(qǐng)日期1995年3月20日 優(yōu)先權(quán)日1994年3月23日
發(fā)明者M·O·J·黑德堡 申請(qǐng)人:艾利森電話股份有限公司