專利名稱：半導(dǎo)體繼電器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體繼電器，特別是應(yīng)用于傳遞高頻信號的半導(dǎo)體繼電器。
圖9示出以往的半導(dǎo)體繼電器一例。該半導(dǎo)體繼電器包括LED101構(gòu)成的初級以及接收自該LED 101發(fā)出的光的光電二極管陣列102、電阻103及與電阻103并聯(lián)的二極管陣列104、N溝道型J-FET 105、成反向串接的一對MOS FET 106構(gòu)成的次級。其中，二極管陣列104、N溝道型J-FET 105形成用來讓積貯于MOS FET106柵極的電荷放電的放電電路。
LED 101不通電狀態(tài)下，光電二極管陣列102上不產(chǎn)生電壓，J-FET 105導(dǎo)通。于是，N溝道型MOS FET 106的襯底與柵極短路，MOS FET 106同時截止。
另一方面，若使LED 101通電，發(fā)光照射于光電二極管陣列102，則在光電二極管陣列2上產(chǎn)生正向電勢，在JFET 105截止的同時，正電壓加在MOS FET 106的柵極上。結(jié)果是MOS FET 106導(dǎo)通，將輸出端子108之間連接。
由于這種半導(dǎo)體繼電器在截止?fàn)顟B(tài)下，MOS FET 106的端子108之間為分離狀態(tài)，存在一定的電容，所以在高頻下因阻抗降低而不完全截止。阻抗由下式表示。
Z＝1/2πcf……(1)式中，c為端子間電容、f為輸入信號頻率。
例如，c＝100Pf、f＝10MHz時，阻抗為159Ω。這對于截止來說，阻抗值太小。為做成足夠高的阻抗，C必須小到的1Pf。此時，阻抗為1.59KΩ。
如圖10所示，輸出端子間的電容由封裝端子間的電容Cpin和MOS FE 106的結(jié)電容Cjuction組成。一般，端子間電容Cpin為1Pf以下，與此相反，MOS FET 106的結(jié)電容Cjunction為幾十至幾百Pf，從而，輸出端子電容基本取決于結(jié)電容Cjnction。
結(jié)電容Cjunction取決于MOS FET 106的耗盡層，可以下式表示。
Cjunction＝εa/l……(2)式中，ε半導(dǎo)體的介電常數(shù)，a為結(jié)面積、l為耗盡層的寬度。為了減小Cjunction，必須使耗盡層寬度1變窄，縮小結(jié)面積。然而，根據(jù)下面表示導(dǎo)通電阻公式可知，這兩方面都會加大MOS FET的導(dǎo)通電阻。
Ron＝ρl/a……(3)式中，ρ為電阻率。
另一方面，耗盡層的寬度決定了耐壓。因此，只要不改變半導(dǎo)體的種類，決定電阻值的是結(jié)面積。圖11是表示輸出端子電容及導(dǎo)通電阻與芯片大小的相互關(guān)系的圖表。如上述說明所預(yù)測，導(dǎo)通電阻隨芯片尺寸減小而變大，另一方面據(jù)該圖可知輸出端子電容隨芯片尺寸增大而變大。一般，用輸出端子電容乘導(dǎo)通電阻作為半導(dǎo)體繼電器性能的指標(biāo)。
圖12是表示輸出端子電容與導(dǎo)通電阻的乘積與芯片尺寸的相互關(guān)系的曲線。由該曲線可知，即使調(diào)整結(jié)面積也不能提高整體性能。而且，在此芯片尺寸與結(jié)面積大致成正比。這樣，降低導(dǎo)通電阻和增大截止電阻這兩種對半導(dǎo)體繼電器的基本要求，在技術(shù)上是互相抵觸的。
本發(fā)明為解決上述以往問題，目的是要提供一種不增大導(dǎo)通電阻，能以簡單結(jié)構(gòu)降低端子間電容的半導(dǎo)體繼電器。
為實(shí)現(xiàn)上述目的，本發(fā)明半導(dǎo)體繼電器，其特征是具有讓兩組由兩個MOS FET反向串聯(lián)而成的MOS FET組串接，并同時使此2組MOS FET導(dǎo)通/截止的構(gòu)件、以及置于前述MOS FET的連接中點(diǎn)與接地點(diǎn)之間的開關(guān)。即，如圖1所示，于MOS FET 106的中點(diǎn)處設(shè)置開關(guān)8，形成釋放無用電荷的路徑。
在半導(dǎo)體繼電器為截止時，設(shè)于前述MOS FET的連接中點(diǎn)與接地點(diǎn)之間的開關(guān)，釋放積貯于輸出端子的電荷，使輸出電容減少。因此能在控制導(dǎo)通電阻不變狀態(tài)下增大截止電阻。
圖1表示本發(fā)明半導(dǎo)體繼電器的概要圖;
圖2表示本發(fā)明半導(dǎo)體繼電器的第1實(shí)施例;
圖3表示接地用半導(dǎo)體繼電器的導(dǎo)通電阻與輸出端子17之間截止時的輸出電容;
圖4表示本發(fā)明半導(dǎo)體繼電器的第2實(shí)施例;
圖5表示本發(fā)明半導(dǎo)體繼電器的第3實(shí)施例;
圖6表示本發(fā)明半導(dǎo)體繼電器的第4實(shí)施例;
圖7表示本發(fā)明輸出用半導(dǎo)體繼電器的輸出端子的電容及導(dǎo)通電阻與芯片尺寸的相互關(guān)系;
圖8表示本發(fā)明輸出用半導(dǎo)體繼電器的輸出端子電容和導(dǎo)通電阻的積與芯片尺寸的相互關(guān)系;
圖9表示半導(dǎo)體繼電器的以往例;
圖10表示輸出端子間電容的組成;
圖11表示以往半導(dǎo)體繼電器的輸出端子電容及導(dǎo)通電阻與芯片尺寸的相互關(guān)系;
圖12表示以往半導(dǎo)體繼電器的輸出端子電容與導(dǎo)通電阻的積同芯片尺寸的相互關(guān)系。
圖中有關(guān)標(biāo)號含義為如下。1、1a、101LED，2、102光電二極管陣列，3、103電阻，4、104放電電路，5、105J-FET，6、6a、106MOSFET，7、108輸出端子，8接地用半導(dǎo)體繼電器。
以下，結(jié)合


本發(fā)明實(shí)施例。
圖2表示本發(fā)明的半導(dǎo)體繼電器的第1實(shí)施例。
該半導(dǎo)體繼電器的結(jié)構(gòu)包括LED1構(gòu)成的初級、以及由自該LED1接收光的光電二極管陣列2、電阻3及與其并聯(lián)的二極管陣列4、N溝道型J-FET5和一對反向串接的N溝道型MOS FET6構(gòu)成的次級。這些MOS FET6為增強(qiáng)型。二極管陣列4和N溝道型J-FET5形成用于使積貯于MOS FET柵極內(nèi)的電荷放電的放電電路。本例中，次級串聯(lián)設(shè)置于輸出端子7之間。即，4個MOS FET6形成2組，串聯(lián)設(shè)置于輸出端子7之間。
本發(fā)明的特征在于將接地用半導(dǎo)體繼電器8置于該兩個輸出用半導(dǎo)體繼電器的中點(diǎn)。即，將具有與輸出用半導(dǎo)體繼電器相同結(jié)構(gòu)的半導(dǎo)體繼電器8，設(shè)于該兩個輸出用半導(dǎo)體繼電器的中點(diǎn)與接地點(diǎn)之間。但是，接地用半導(dǎo)體繼電器8的LED1a與LED1分開設(shè)置，輸出用半導(dǎo)體繼電器能獨(dú)立通/斷。
LED1為不導(dǎo)通狀態(tài)下，光電二極管陣列2上不產(chǎn)生電壓，J-FET5導(dǎo)通。于是，N溝道型MOS FET6的襯底與柵極短路，同時截止。另一方面，當(dāng)使LED1導(dǎo)通，光照射至光電二極管2，則光電二極管陣列2上產(chǎn)生正向電勢，J-FET5截止，同時MOS FET6的柵極上加上正電壓，結(jié)果使MOS FET6導(dǎo)通，將輸出端子7之間連接。
如上所述，基本工作與以往的相同。
下面說明作為本發(fā)明特征的接地用半導(dǎo)體繼電器8的動作。半導(dǎo)體繼電器的截止電阻因端子間的電容而減小。即，積貯于輸出端子的電荷成為讓高頻信號通過的媒體。因此，本發(fā)明在輸出用半導(dǎo)體繼電器截止時，即LED1不發(fā)光時，使LED1a發(fā)光，接地用半導(dǎo)體繼電器8導(dǎo)通。這樣，輸出用半導(dǎo)體繼電器的各自輸出端子中一個端子接地，釋放電荷。從而，即使是高頻信號也不能在輸出端子之間通過，能增大截止電阻。
另一方面，在輸出用半導(dǎo)體繼電器導(dǎo)通時，即LED1發(fā)光時，停止向LED1a的通電，使接地用半導(dǎo)體繼電器8截止。這樣，將輸出端子7之間連接。即，僅在輸出用半導(dǎo)體繼電器截止時，才使接地用半導(dǎo)體繼電器導(dǎo)通，釋放通導(dǎo)高頻信號的多余電荷，能大幅度改善該半導(dǎo)體繼電器整體的截止電阻。
為了從輸出用半導(dǎo)體繼電器的各輸出端子引出足夠的電荷，必須預(yù)先將接地用半導(dǎo)體繼電器8的導(dǎo)通電阻做得足夠小。
圖3表示接地用半導(dǎo)體繼電器的導(dǎo)通電阻與輸出端子7之間截止時的輸出電容的相互關(guān)系。由此圖可知，要輸出電容小于或等于1Pf，只要讓接地用半導(dǎo)體繼電器的導(dǎo)通電阻小于或等于100Ω以下即可。
圖4表示本發(fā)明半導(dǎo)體繼電器的第2實(shí)施例。該半導(dǎo)體繼電器除輸出用半導(dǎo)體繼電器的MOS FET6a為耗盡型外，與第1實(shí)施例相同。即，本例中若LED1上通電，則MOS FET就截止;若停止LED1的通電，則MOS FET就導(dǎo)通。從而，能使接地用半導(dǎo)體繼電器的LED與輸出用半導(dǎo)體繼電器的LED通用。
圖5表示本發(fā)明半導(dǎo)體繼電器的第3實(shí)施例。該半導(dǎo)體繼電器除接地用半導(dǎo)體繼電器的MOS FET6a為耗盡型外，與第1實(shí)施例基本相同。即，本例中，若LED1上通電，則MOS FET6a截止;若停止向LED1的通電，則MOS FET6a導(dǎo)通。從而，也能使LED通用。
圖6表示本發(fā)明半導(dǎo)體繼電器的第4實(shí)施例。本例中，接地用半導(dǎo)體繼電器9由柵極接至光電二極管陣列2的負(fù)端的J-FET13和負(fù)載電阻14構(gòu)成。本例也是若LED1通電，則MOS FET6截止;若停止向LED1的通電，則MOS FET6導(dǎo)通。從而，也能通用LED。
圖7是表示本發(fā)明輸出用半導(dǎo)體繼電器中輸出端子電容及導(dǎo)通電阻與芯片尺寸的相互關(guān)系的曲線。本發(fā)明由于設(shè)置兩個串聯(lián)的輸出用半導(dǎo)體繼電器，所以導(dǎo)通電阻為2倍，輸出端子電容為1/2。又因設(shè)置導(dǎo)通電阻為100Ω的接地用半導(dǎo)體繼電器，能使輸出端子電容減少到1Pf，所以如圖8中表示輸出端子電容、導(dǎo)通電阻和芯片尺寸的相互關(guān)系那樣，表現(xiàn)整體性能的輸出端子電容×導(dǎo)通電阻從以往的80(Pf·Ω)大幅度地改善到2(Pf·Ω)。還有，用增強(qiáng)型MOS FET構(gòu)成接地用半導(dǎo)體繼電器時，能使其導(dǎo)通電阻降至10Ω以下，此時輸出端子電容×導(dǎo)通電阻能改善為0.6(Pf·Ω)，改善效果達(dá)以往的1/00以上。
權(quán)利要求
1.一種半導(dǎo)體繼電器，其特征是具有讓兩組由兩個MOS-FET反向串聯(lián)而成的MOSFET組串接，并同時使此2組MOS-FET導(dǎo)通/截止的構(gòu)件、以及置于前述MOSFET的連接中點(diǎn)與接地點(diǎn)之間的開關(guān)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是前述開關(guān)，在前述MOS FET截止時，使前述MOS FET的連接中點(diǎn)接地，而前述MOS FET導(dǎo)通時，使前述MOS FET的連接中點(diǎn)與前述接地點(diǎn)分離。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是前述開關(guān)為半導(dǎo)體開關(guān)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是前述開關(guān)由反向串接的兩MOS FET構(gòu)成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是前述半導(dǎo)體開關(guān)由雙向性MOS FET構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是前述半導(dǎo)體開關(guān)由J-FET構(gòu)成。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體繼電器，其特征是使前述MOS FET同時導(dǎo)通/截止的構(gòu)件由以LED為光源的光電二極管的電勢所驅(qū)動。
全文摘要
一種半導(dǎo)體繼電器，讓兩組由兩個MOS FET反向串聯(lián)而成的MOSFET組串接，使此2組MOSFET同時導(dǎo)通/截止，并通過置于上述MOSFET的連接中點(diǎn)與接地點(diǎn)之間的開關(guān)形成截止時的放電途徑。從而實(shí)現(xiàn)不增大導(dǎo)通電阻，以簡單結(jié)構(gòu)降低端子間電容的半導(dǎo)體繼電器。
文檔編號H03K17/00GK1111855SQ94108539
公開日1995年11月15日 申請日期1994年7月29日 優(yōu)先權(quán)日1993年7月29日
發(fā)明者奧村仙也, 相沢吉昭 申請人:東芝株式會社