本發(fā)明涉及電容、埋電容電路板及其制造方法。

背景技術(shù)：

隨著電子產(chǎn)品趨向輕薄、高頻和多功能方向發(fā)展，電路集成度越來(lái)越高，相應(yīng)的集成電路接腳和線路布局越來(lái)越多，導(dǎo)致噪音隨之增大。為了消除噪音或做電性補(bǔ)償，可在半導(dǎo)體封裝結(jié)構(gòu)中增加無(wú)源器件以消除噪音和穩(wěn)定電路。例如，電容具有儲(chǔ)存電荷的作用，可將高頻噪音以能量暫存方式予以吸收，從而降低系統(tǒng)電源波動(dòng)，保證信號(hào)傳輸?shù)耐暾浴?/p>

增加電容方式之一是用smt表面貼裝技術(shù)將無(wú)源器件整合在基板上，但容易產(chǎn)生阻抗、信號(hào)串?dāng)_，且占據(jù)大量表面貼裝面積，不符合電子產(chǎn)品日益嚴(yán)格的輕薄短小要求。

另外一種是將電容埋入封裝基板或pcb電路板中，這種稱為埋電容（埋入式電容器）。埋入電容的基板或電路板制造主要包括三項(xiàng)關(guān)鍵技術(shù)：電容埋入技術(shù)、內(nèi)部互連技術(shù)和所用的埋電容技術(shù)。埋電容的兩側(cè)是金屬層，中間是“高介電常數(shù)(dk)、低介質(zhì)損耗”的介質(zhì)層，通常10μm-25μm厚，大大提升電容量，能幫助電源供電系統(tǒng)去耦和濾波，降低系統(tǒng)功率分布的阻抗和高頻電路的共振效應(yīng)。主要應(yīng)用在高速數(shù)據(jù)傳輸/通訊設(shè)備、服務(wù)器、計(jì)算機(jī)、測(cè)試測(cè)量、醫(yī)療、打印機(jī)、顯示器、軍事領(lǐng)域以及手持式電子產(chǎn)品行業(yè)。

對(duì)于相同的電壓、頻率和電容量，電容的發(fā)熱性決定于介電損耗，要求埋電容具有較低的介電損耗。不論是電路板smt表面貼裝的電容，還是在電路板的內(nèi)芯設(shè)置的埋入電容，都追求更高、更穩(wěn)定的電容量。要使電容量增大，可改變?nèi)齻€(gè)因素：1)使電容電極表面積增大；2)使介電層厚度減?。?)使介電層介電常數(shù)dk增大。增大電容電極表面積，不符合電路板輕薄短小發(fā)展趨勢(shì)；因此，減薄介電層厚度(≤25μm)、提高介電常數(shù)dk、低介電損耗是今后埋電容的發(fā)展方向。

對(duì)于減薄介電層厚度，有報(bào)道絕緣層不使用玻纖材料，采用樹脂涂覆在銅箔上的方式，既提高可靠性、也能夠降低絕緣介質(zhì)厚度至25μm。有報(bào)道使用“濺射、cvd、陽(yáng)極氧化”等方法，將1μm以下的絕緣高dk介質(zhì)(sio2或陶瓷顆粒等)附著在厚銅箔上，薄絕緣介質(zhì)的厚度減少至極限1μm以下，可明顯增加埋容材料的電容量，但由于介電層太薄、容易脆和折損，可加工性和可靠性較差，在埋電容應(yīng)用領(lǐng)域受到限制。

另一方面，在保證材料較低的介電損耗和可加工性前提下，盡可能提高絕緣介電常數(shù)dk，這對(duì)埋電容是件很困難的事。

埋電容的制造工藝通常分為三種：

1)絲網(wǎng)印刷：將絕緣油墨或高dk材料印刷于銅箔上，固化后再在其上絲網(wǎng)印刷導(dǎo)電油墨等形成另一層銅電極，制成電容。絲網(wǎng)印刷工藝簡(jiǎn)單、低成本，但所制出的埋入電容值分散性較大，電容值精度控制較差。

2)1μm以下薄膜介質(zhì)法：有報(bào)道使用濺射、cvd、陽(yáng)極氧化等方法，將1μm以下的絕緣高dk介質(zhì)(一般為無(wú)機(jī)陶瓷材料)附著在厚銅箔或半導(dǎo)體硅片上，接近800oc高溫煅燒而成，薄絕緣介質(zhì)的厚度減至極致，再制作另一金屬電極；該工藝因薄介電質(zhì)，可明顯增加電容量，但由于介電層太薄、可加工性和可靠性較差(介電薄層高溫煅燒容易產(chǎn)生細(xì)微龜裂或氣泡，電容器容易泄漏電流、絕緣耐電壓性能下降)，在埋電容領(lǐng)域應(yīng)用受到限制。

3)層壓+蝕刻：業(yè)界絕大部分都以層壓法制作呈覆銅板形式的埋電容。普遍做法是把高dk材料樹脂涂覆在厚銅箔上(rz2-3μm)，干燥、半固化，然后把另一層銅箔進(jìn)行壓合而成；其兩面銅箔為18、35和70μm，使用較厚的銅箔便于蝕刻、加工操作時(shí)不容易脆裂、卡板等；中間介電層一般為8、12、16、25μm。對(duì)該覆銅板兩面所覆銅箔進(jìn)行蝕刻，形成電容體的電極，再以內(nèi)層芯板的方式直接層壓形成多層電路板，將埋電容置于多層電路板中。該“層壓蝕刻”工藝形成埋電容方式與常規(guī)電路板制造工藝類似，工藝簡(jiǎn)單，pcb廠家容易掌握。該工藝多利用環(huán)氧樹脂和銅箔粘合力強(qiáng)特點(diǎn)，在其中加入高dk無(wú)機(jī)顆粒(batio3等)制成復(fù)合材料，但加入量超過(guò)一定限度，影響了樹脂與銅箔的結(jié)合力，容易層壓銅箔時(shí)剝離或起泡，或者材料的脆性變大，導(dǎo)致后續(xù)電路板加工性變差。此外，為了避免銅面層壓起皺，該層壓工藝必須使用18μm以上銅箔，導(dǎo)致電容電極的面積公差控制變得困難，影響了實(shí)際電容值的控制精度(一般電容值控制精度在5-10%)；另一方面，厚銅箔的電極埋入封裝基板中，使封裝基板或半導(dǎo)體封裝整體厚度增加，不利于今后薄板設(shè)計(jì)的發(fā)展趨勢(shì)。有一種降低埋電容銅箔厚度的方法是使用載體銅箔，主要是18μm銅箔或其他材料做載體，保證剛性，2-5μm薄銅箔附著在載體上，層壓后剝離去掉載體，留下薄銅制作銅電極；這種載體薄銅箔價(jià)格非常貴，且仍然難以克服層壓法銅箔粗糙度較大，在薄絕緣介質(zhì)條件下絕緣可靠性較差的問(wèn)題。

4)濺射法：在電路板內(nèi)層芯板上蝕刻銅電極，作為埋電容的“下層銅電極”；在其“下層銅電極”上，采用3d噴涂方法噴涂形成介電材料(如高dk墨水)，再在介電材料上濺射靶材ni等金屬，并貼干膜圖形轉(zhuǎn)移、蝕刻等，形成銅厚較薄的“上層銅電極”；該方法僅一側(cè)銅電極厚度降低，降低埋電容的電路板總厚度的作用影響有限；且制作繁瑣、流程過(guò)長(zhǎng)，難以克服濺射銅電極表面針孔過(guò)多、電容性能不穩(wěn)定的缺點(diǎn)，以及剝離強(qiáng)度偏小、易剝離和彎折等問(wèn)題，因此，該工藝方法難以在市場(chǎng)上廣泛應(yīng)用。

綜合以上，開發(fā)一種高介電常數(shù)dk（dk>15）、高電容量、低損耗(df＜0.02)、25μm厚度以下的聚合物復(fù)合材料作為介電層、介電質(zhì)厚度均勻、耐熱和耐濕性高、上下層銅電極薄銅設(shè)計(jì)、銅電極針孔較少、覆銅高剝離強(qiáng)度、耐彎折、易加工的埋電容覆銅材料，是今后埋電容發(fā)展趨勢(shì)的必然要求。

技術(shù)實(shí)現(xiàn)要素：

為解決以上問(wèn)題，本發(fā)明涉及一種電容、埋電容電路板及其制造方法，采用“離子注入”技術(shù)對(duì)≤25μm厚度的“聚合物+高dk顆粒”復(fù)合材料金屬化，解決高dk顆粒含量高的復(fù)合材料或薄膜材料的覆薄銅、覆銅易剝離的問(wèn)題，并結(jié)合卷對(duì)卷連續(xù)“離子注入+電鍍+圖形轉(zhuǎn)移+蝕刻+切割”制作流程的設(shè)計(jì)，可大規(guī)模制作埋電容復(fù)合材料，滿足今后的封裝基板對(duì)埋電容薄型化發(fā)展要求。

根據(jù)本發(fā)明的第一方面，提供一種電容，其包括：高介電常數(shù)聚合物復(fù)合材料層；離子注入層，該離子注入層通過(guò)離子注入方法使導(dǎo)電材料離子高速注入至高介電常數(shù)聚合物復(fù)合材料層內(nèi)而形成；以及金屬層，其形成并覆蓋于該離子注入層上。

優(yōu)選地，該高介電常數(shù)聚合物復(fù)合材料層包括聚合物樹脂和高介電常數(shù)顆粒。

優(yōu)選地，該離子注入層的注入材料與該高介電常數(shù)聚合物復(fù)合材料層形成摻雜結(jié)構(gòu)，該摻雜結(jié)構(gòu)在該高介電常數(shù)聚合物復(fù)合材料層的表面下形成多個(gè)基樁。

優(yōu)選地，該電容還包括導(dǎo)體沉積層，該導(dǎo)體沉積層覆蓋于該離子注入層上，且該金屬層覆蓋于該導(dǎo)體沉積層之上，該導(dǎo)體沉積層包括等離子體沉積層和/或磁控濺射沉積層，該等離子體沉積層通過(guò)等離子體沉積方法使導(dǎo)電材料離子沉積而形成；該磁控濺射層通過(guò)磁控濺射方法使導(dǎo)電材料原子沉積而形成。

優(yōu)選地，該等離子體沉積層和該磁控濺射層均包括一層或多層導(dǎo)體材料，該各層導(dǎo)體材料均通過(guò)一次或多次該等離子體沉積或磁控濺射過(guò)程形成。

優(yōu)選地，該離子注入層的材料包括：ti、cr、ni、cu、ag、au、v、zr、mo、nb中的一種或多種，或它們之間的二元、三元和四元合金中的一種或多種。

優(yōu)選地，該導(dǎo)體沉積層的材料包括：ti、cr、ni、cu、ag、au、v、zr、mo、nb中的一種或多種，或它們之間的二元、三元和四元合金中的一種或多種。

優(yōu)選地，該金屬層的材料包括：由al、mn、fe、ti、cr、co、ni、cu、ag、au、v、zr、mo、nb中的一種或多種，或它們之間的二元、三元和四元合金中的一種或多種組成。

優(yōu)選地，該聚合物樹脂包括環(huán)氧樹脂、bt樹脂、雙馬來(lái)酰亞胺、氰酸酯、聚乙烯、聚苯乙烯、聚偏氟乙烯、聚酯、聚碳酸酯、聚苯硫醚、耐高溫聚丙烯、聚2，6萘二酸乙二酯、聚酰亞胺、聚四氟乙烯、聚苯醚中的一種或多種。

優(yōu)選地，該高介電常數(shù)顆粒包括無(wú)機(jī)陶瓷顆粒和/或?qū)щ娏Ｗ印?/p>

優(yōu)選地，該無(wú)機(jī)陶瓷顆粒包括二氧化硅、鈦酸鋇、鈦酸鍶、鋯鈦酸鉛、鈦酸鉛鑭、鋯酸鉛鑭、鉭酸鍶鉍中的一種或多種。

優(yōu)選地，該導(dǎo)電粒子包括碳納米管、碳黑、石墨粉體、al、al2o3、ag、ni中的一種或多種。

優(yōu)選地，該高介電常數(shù)顆粒占該高介電常數(shù)聚合物復(fù)合材料層的重量百分比為10-90%。

優(yōu)選地，該高介電常數(shù)顆粒占該高介電常數(shù)聚合物復(fù)合材料層的重量百分比為80%以上。

優(yōu)選地，該金屬層通過(guò)電鍍、化學(xué)鍍、真空蒸發(fā)鍍中的一種或多種而獲得。

優(yōu)選地，該高介電常數(shù)聚合物復(fù)合材料層的厚度為8-25μm。

優(yōu)選地，該電容為薄膜形式的電容。

根據(jù)本發(fā)明的第二方面，提供一種制造根據(jù)本發(fā)明的電容的方法，其包括如下步驟：a)將高介電常數(shù)顆粒與聚合物混合而得到該高介電常數(shù)聚合物復(fù)合材料層；b)對(duì)該高介電常數(shù)聚合物復(fù)合材料進(jìn)行離子注入以形成離子注入層；以及c)在該離子注入層上覆金屬以形成該金屬層。

優(yōu)選地，還包括在步驟a)-c)之后的如下步驟：d)前處理、貼膜、曝光、顯影、蝕刻、aoi檢查；以及e)切割。

優(yōu)選地，卷對(duì)卷地連續(xù)制造該電容。

根據(jù)本發(fā)明的第三方面，提供一種埋電容電路板，其包括：根據(jù)本發(fā)明的電容；以及該電容埋入其中的電路基板材料。

根據(jù)本發(fā)明的第四方面，提供一種制造埋電容電路板的方法，其包括如下步驟：根據(jù)本發(fā)明的方法的步驟；以及將該電容層壓埋入電路基板材料中以獲得該埋電容電路板。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果如下：

1.本發(fā)明采用離子注入技術(shù)，由于注入金屬離子的高能量，可實(shí)現(xiàn)在介電常數(shù)含量達(dá)到80%以上的高介電常數(shù)聚合物基材上實(shí)現(xiàn)金屬化，制得的金屬層與基材間具有較高剝離強(qiáng)度。與現(xiàn)有技術(shù)的磁控濺射法或壓合法相比，可制得更大容量的電容。磁控濺射法制得的金屬層與基材之間的結(jié)合力差，導(dǎo)致無(wú)法實(shí)現(xiàn)在在介電常數(shù)含量達(dá)到80%以上的高介電常數(shù)聚合物基材上實(shí)現(xiàn)金屬化。

2.本發(fā)明采用離子注入技術(shù)，減少了針孔數(shù)量。如果電極上有針孔，在電路板制程中酸洗液體可能沿著針孔腐蝕介電層中的高dk無(wú)機(jī)顆粒，導(dǎo)致薄絕緣介質(zhì)也有針孔，從而使電容器易泄漏電流、絕緣耐電壓性能下降。如果電極上有針孔，電容材料的介電損耗也將增大。

同時(shí)，本發(fā)明的離子注入技術(shù)也能夠解決“高dk復(fù)合材料”的覆薄銅和覆銅易剝離問(wèn)題，擴(kuò)大了埋電容聚合物復(fù)合材料的應(yīng)用品種數(shù)量和高dk顆粒應(yīng)用的含量范圍。在電路板領(lǐng)域，對(duì)于介電層厚度8-25μm，不必采用在銅箔上涂覆或?qū)訅恒~箔，直接在介電層厚度8-25μm(復(fù)合材料“樹脂+高dk顆?！?離子注入金屬層；可以避免因高dk顆粒含量高而層壓銅箔剝離現(xiàn)象。

層壓法制作埋電容工藝，銅箔與高含量顆粒的復(fù)合材料進(jìn)行層壓時(shí)，容易剝離或起泡。對(duì)于介電層厚度8-25μm，應(yīng)用于電路板領(lǐng)域的埋電容，一般采用把“高dk材料樹脂”涂覆在rz2-3μm的厚銅箔上，干燥、半固化，然后把另一層厚銅箔進(jìn)行壓合而成；其兩面銅箔為18、35和70μm。

濺射法因?yàn)闉R射粒子的能量低、速度低，從靶材產(chǎn)生許多顆粒分散區(qū)域或發(fā)射的角度較大，因而到復(fù)合基材上的顆粒較多，形成的針孔數(shù)量較多，導(dǎo)致電容器易泄漏電流、絕緣耐電壓性能下降。對(duì)于半導(dǎo)體領(lǐng)域或大功率電容器件，介電層厚度1μm以下，采用濺射、cvd、噴涂涂覆等方法把sio2、batio3陶瓷等“高dk顆粒”(無(wú)聚合物樹脂)直接濺射或噴涂涂覆到銅箔上。

3.本發(fā)明采用卷對(duì)卷連續(xù)“離子注入+電鍍+圖形轉(zhuǎn)移+蝕刻+切割”技術(shù)，可大規(guī)模制作10-25μm厚度、薄膜形態(tài)聚合物復(fù)合材料的埋電容，避免制作過(guò)程因介電層過(guò)薄、過(guò)脆而彎折或破損，提高了電路板制作過(guò)程埋電容的可加工性。

4.在本發(fā)明中，埋電容的上下層銅電極的薄銅設(shè)計(jì)和實(shí)現(xiàn)，提升了蝕刻時(shí)的電極面積控制精度，從而提升了實(shí)際電容量的控制精度，也降低了封裝基板內(nèi)的埋電容總厚度，最終提高了半導(dǎo)體封裝的可靠性。

附圖說(shuō)明

以下參考附圖并結(jié)合實(shí)施例來(lái)具體地描述本發(fā)明，本發(fā)明的優(yōu)點(diǎn)和實(shí)現(xiàn)方式將更加明顯，其中，附圖所示的內(nèi)容僅用于對(duì)本發(fā)明進(jìn)行解釋說(shuō)明，而不構(gòu)成對(duì)本發(fā)明的任何意義上的限制，附圖僅是示意性的，并非嚴(yán)格地按比例繪制。在所有附圖中，相同的參考標(biāo)號(hào)表示相同或相似的部分，其中：

圖1示出了根據(jù)本發(fā)明實(shí)施例的電容；

圖2示出了根據(jù)本發(fā)明實(shí)施例的埋電容電路板；

圖3示出了根據(jù)本發(fā)明實(shí)施例的制造電容和埋電容電路板的方法。

參考標(biāo)號(hào)：

100電容

102聚合物樹脂

104離子注入層

106金屬層

108高dk顆粒

200埋電容電路板

202聚合物樹脂

204離子注入層

206金屬層

208高dk顆粒

210電路基板材料

302將高dk顆粒與聚合物樹脂混合并干燥得到高介電常數(shù)聚合物復(fù)合材料薄膜

304對(duì)高介電常數(shù)聚合物復(fù)合材料薄膜進(jìn)行離子注入以形成離子注入層

306在離子注入層上覆金屬以形成金屬層

308前處理、貼膜、曝光、顯影、蝕刻、aoi檢查

310切割以獲得電容

312將電容層壓埋入電路基板材料中以獲得埋電容電路板。

具體實(shí)施方式

本發(fā)明涉及電容、埋電容電路板及其制造方法。電容包括聚合物樹脂和高dk顆粒，總厚度＞5μm；通過(guò)液態(tài)聚合物樹脂和高dk顆?；旌?無(wú)玻纖等骨架支撐材料)，制作薄膜復(fù)合材料或高dk顆粒重量含量在10-90%范圍的復(fù)合材料，材料有一定耐彎折性能，再通過(guò)卷對(duì)卷形式制作“離子注入、覆銅、干膜前處理、貼膜、曝光、顯影、蝕刻、aoi檢查、切割”流程設(shè)計(jì)，制作成包含金屬電容電極的埋電容，再層壓埋入多層電路板中。

i.離子注入

離子注入可通過(guò)以下方法來(lái)實(shí)現(xiàn)：使用導(dǎo)電材料作為靶材，在真空環(huán)境下，通過(guò)電弧作用使靶材中的導(dǎo)電材料電離而產(chǎn)生離子。然后，使該離子在高電壓的電場(chǎng)下加速而獲得很高的能量(例如1-1000kev，如50kev、100kev、200kev、500kev等)。高能的導(dǎo)電材料離子接著以很高的速度直接撞擊高介電常數(shù)聚合物復(fù)合材料的表面，并且注入到高介電常數(shù)聚合物復(fù)合材料的表面下方一定的深度范圍內(nèi)。在所注入的導(dǎo)電材料離子與高介電常數(shù)聚合物復(fù)合材料的分子之間形成了化學(xué)鍵(例如離子鍵或共價(jià)鍵)，從而組成摻雜結(jié)構(gòu)。化學(xué)鍵有助于增強(qiáng)離子注入層與高介電常數(shù)聚合物復(fù)合材料之間的結(jié)合力，使得離子注入層不容易從高介電常數(shù)聚合物復(fù)合材料脫落。

由此得到的離子注入層的外表面(或稱為上表面)與高介電常數(shù)聚合物復(fù)合材料的表面相齊平，而其內(nèi)表面(或稱為下表面)則深入到高介電常數(shù)聚合物復(fù)合材料的內(nèi)部。作為具體示例，導(dǎo)電材料的離子可在離子注入期間獲得50-1000kev(例如50kev、100kev、200kev、300kev、400kev、500kev、600kev、700kev、800kev、900kev)的能量，并且可被注入到高介電常數(shù)聚合物復(fù)合材料的表面下方1-500nm(例如10nm、20nm、50nm、100nm、200nm、300nm、400nm)深度處。

通過(guò)控制離子注入過(guò)程中的各種相關(guān)參數(shù)，例如注入電流、電壓、注入劑量等，可以調(diào)整離子注入層深入到高介電常數(shù)聚合物復(fù)合材料內(nèi)部的深度，即，離子注入層的內(nèi)表面在高介電常數(shù)聚合物復(fù)合材料表面下方所處的深度。例如，注入離子的能量為5-1000kev，注入的劑量為1.0×10¹²至1.0×10¹⁸ions/cm²(更優(yōu)選地，注入劑量為1.0×10¹⁵至5.0×10¹⁶ions/cm²)，從而使離子注入層的內(nèi)表面位于高介電常數(shù)聚合物復(fù)合材料的表面下方5-50nm的深度處。在離子注入過(guò)程中，可以使用與高介電常數(shù)聚合物復(fù)合材料的結(jié)合力較強(qiáng)的金屬或合金來(lái)進(jìn)行離子注入，例如可采用ti、cr、ni、cu、ag、au、v、zr、mo、nb、al、be、co、fe、mg、mn、pt、ta、w等金屬以及它們之間的二元、三元或四元合金(例如nicr、ticr、vcr、cucr、mov、nicrv、tinicrnb)中的一種或多種作為離子注入過(guò)程中的靶材，其中，ni、cr、ti是優(yōu)選的注入材料。換而言之，所得的離子注入層可以由ti、cr、ni、cu、ag、au、v、zr、mo、nb、al、be、co、fe、mg、mn、pt、ta、w中的一種或多種組成，或者由這些元素之間的合金組成。

在離子注入過(guò)程中，導(dǎo)電材料離子以很高的速度強(qiáng)行地注入到高介電常數(shù)聚合物復(fù)合材料的內(nèi)部，與高介電常數(shù)聚合物復(fù)合材料形成穩(wěn)定的摻雜結(jié)構(gòu)，相當(dāng)于在高介電常數(shù)聚合物復(fù)合材料的表面下方形成了數(shù)量眾多的基樁。由于基樁的存在，且后續(xù)制得的金屬層與基樁相連，因此，基材與后續(xù)形成于其上的金屬層之間的剝離強(qiáng)度可達(dá)到0.5n/mm以上，甚至為0.8n/mm以上，例如高達(dá)0.7-1.5n/mm。與之相比，在常規(guī)磁控濺射的情況下，濺射粒子的能量最高僅為幾個(gè)電子伏特，因而該粒子會(huì)沉積于基材表面上但不會(huì)進(jìn)入基材內(nèi)部，所得的導(dǎo)體層與基材表面之間的結(jié)合力不高，最高僅為0.5n/mm左右，明顯低于離子注入。而且，用于離子注入的導(dǎo)電材料尺寸通常為納米級(jí)，在離子注入期間分布比較均勻，而且到基材表面的入射角度差別不大。因此，能夠確?；呐c后續(xù)形成于其上的金屬層之間的接合面具有較低的表面粗糙度，例如為0.4μm以下，甚至低至0.001-0.1μm(例如約0.02μm)。因此，在高頻信號(hào)傳輸中，可以顯著降低由導(dǎo)體層引起的信號(hào)損失，從而進(jìn)一步降低整體信號(hào)損失。

與層壓法制作埋電容相比，層壓銅箔時(shí)容易剝離或起泡；采用離子注入技術(shù)，解決“高介電常數(shù)聚合物復(fù)合材料”的覆薄銅和覆銅易剝離問(wèn)題，擴(kuò)大了埋電容聚合物樹脂材料的應(yīng)用品種數(shù)量和范圍。

與濺射相比，離子注入法是高能量離子注入高介電常數(shù)聚合物復(fù)合材料表面后，形成穩(wěn)定的摻雜結(jié)構(gòu)，在表面下方形成多個(gè)基樁，因而導(dǎo)電離子注入層與高介電常數(shù)聚合物復(fù)合材料結(jié)合力更好，在電路板制作過(guò)程(例如貼膜、蝕刻噴淋、傳動(dòng)滾輪、搬運(yùn)操作等)沖擊或彎折的應(yīng)力擠壓下，金屬銅層與耐彎折的聚合物材料形成整體，不會(huì)輕易遇到彎折而折斷、剝離或起泡，可加工性更好。銅層在彎折應(yīng)力下，導(dǎo)致銅電極不平整(相當(dāng)于介電層厚度變化)，局部的電容值變化，不利于電容值穩(wěn)定和高精度控制。

復(fù)合材料中的高dk無(wú)機(jī)陶瓷材料，經(jīng)過(guò)高溫煅燒而成，材料較硬和致密，濺射低能量低速的離子無(wú)法較好的與其結(jié)合；與濺射相比，離子注入法是高能量高速的離子注入到高dk無(wú)機(jī)陶瓷材料表面后，形成穩(wěn)定的摻雜結(jié)構(gòu)，在其表面下方形成多個(gè)基樁，因而導(dǎo)電離子注入層與基材結(jié)合力更好。同時(shí)濺射因?yàn)槟芰康停瑥陌胁漠a(chǎn)生的許多顆粒分散區(qū)域或發(fā)射的角度較大，因而到基材上的顆粒較多，形成的針孔數(shù)量較多。

如果銅電極上有針孔，在電路板制程中酸洗液體可能沿著針孔腐蝕介電層中的高dk無(wú)機(jī)顆粒，導(dǎo)致薄絕緣介質(zhì)也有針孔，從而使電容器易泄漏電流、絕緣耐電壓性能下降。如果銅電極上有針孔，電容材料的介電損耗也將增大。

ii.等離子體沉積/磁控濺射

除了離子注入層之外，還可以在基材的表面上形成等離子體沉積層和/或磁控濺射層。等離子體沉積層和/或磁控濺射層由導(dǎo)電材料組成，并且可以具有1-10000nm的厚度，例如為100nm、200nm、500nm、700nm、1μm、2μm、5μm、7μm或者10μm等。等離子體沉積層和/或磁控濺射層的厚度可以根據(jù)需要通過(guò)調(diào)節(jié)各種沉積參數(shù)來(lái)設(shè)定，例如可以設(shè)定為使得形成有該等離子體沉積層和/或磁控濺射層的基板的表面方阻小于200ω/□、100ω/□、80ω/□、50ω/□，等等。此外，作為組成等離子體沉積層和/或磁控濺射層的導(dǎo)電材料，可以采用與離子注入層相同或不同的各種金屬、合金、導(dǎo)電氧化物、導(dǎo)電碳化物、導(dǎo)電有機(jī)物等，但是并不限于此?？梢愿鶕?jù)所選用的基材、以及離子注入層的組成成分和厚度等來(lái)選擇用于等離子體沉積和/或磁控濺射的導(dǎo)電材料。優(yōu)選地，使用與離子注入層結(jié)合良好的金屬或合金來(lái)進(jìn)行等離子體沉積和/或磁控濺射，例如可使用ti、cr、ni、cu、ag、au、v、zr、mo、nb以及它們之間的合金中的一種或多種，該合金例如為nicr、ticr、vcr、cucr、mov、nicrv、tinicrnb等。而且，等離子體沉積層和/或磁控濺射還可以包括由相同或不同材料組成的一層或多層。

iii.電容

圖1示出了根據(jù)本發(fā)明實(shí)施例的電容100，其包括高介電常數(shù)聚合物復(fù)合材料層、離子注入層104和金屬層106，其中高介電常數(shù)聚合物復(fù)合材料層包括聚合物樹脂102(優(yōu)異的耐熱性、力學(xué)性能和可加工性、成本低)和高dk顆粒108(優(yōu)異的高dk介電性能)。高介電常數(shù)聚合物復(fù)合材料層能夠保證材料同時(shí)具有優(yōu)良加工性、低介電損耗和高dk介電性能；并且聚合物能夠加工成薄膜(厚度8-25μm)，能夠最大限度發(fā)揮“薄介電層”高電容量的優(yōu)勢(shì)，因而具有較好的應(yīng)用前景。

高dk顆粒108包括無(wú)機(jī)陶瓷顆粒和導(dǎo)電粒子；無(wú)機(jī)陶瓷顆粒中，batio3作為高介電陶瓷而廣泛應(yīng)用；也有報(bào)道導(dǎo)電粒子(碳納米管、碳黑、石墨粉體或其他金屬粒子等)的填充到聚合物的材料，接近滲流閾值材料的介電常數(shù)會(huì)異常增大，但這類復(fù)合材料介電性能重現(xiàn)性差、材料dk、df穩(wěn)定性較難控制。聚合物樹脂包括“非極性和極性”兩種；非極性聚合物(如ptfe、ppe等)在外電場(chǎng)下只產(chǎn)生誘導(dǎo)偶極矩，介電損耗低，基本不受頻率和溫度變化影響，介電常數(shù)偏低(小于2.5)；極性聚合物在外電場(chǎng)作用下，能產(chǎn)生電子云位移極化、偶極子取向極化和極性基團(tuán)極化，介電損耗較大，受頻率和溫度影響較大，介電常數(shù)也較大，一般3-10左右。

總之，各種聚合物材料增加高dk填料后，介電常數(shù)、介電損耗增加的幅度各不一樣，希望制造一種同時(shí)具有“高dk介電常數(shù)、低損耗、容易加工”的聚合物復(fù)合材料。

聚合物樹脂102包括環(huán)氧樹脂epoxy、bt樹脂、雙馬來(lái)酰亞胺bmi、氰酸酯ce、聚乙烯(hdpe或ldpe)、聚苯乙烯ps、聚偏氟乙烯pvdf、聚酯pet、聚碳酸酯pc、聚苯硫醚pps、耐高溫聚丙烯htpp、聚2，6萘二酸乙二酯pen、聚酰亞胺pi、聚四氟乙烯ptfe、聚苯醚ppe等；聚合物樹脂的固體物重量含量10%-90%。

高dk顆粒108或填料包括無(wú)機(jī)陶瓷顆粒和導(dǎo)電粒子，無(wú)機(jī)陶瓷顆粒包括sio2、鈦酸鋇(batio3)、鈦酸鍶(srtio3)、鋯鈦酸鉛pb(zrti)o3(通稱pzt)、鈦酸鉛鑭(pblatio)、鋯酸鉛鑭(pblazro)(通稱plzt)、鉭酸鍶鉍(srbi2ta2o9)(通稱sbt)等鈣鈦礦型氧化物的一種或幾種混合物；導(dǎo)電粒子包括碳納米管等納米粒子，以及碳黑、石墨粉體或al、al2o3、ag、ni金屬粒子等的一種或幾種混合物。

通過(guò)離子注入方法使導(dǎo)電材料離子注入至高介電常數(shù)聚合物復(fù)合材料層的表面下而形成離子注入層104。同時(shí)，在離子注入層104上形成金屬層106，其通過(guò)電鍍、化學(xué)鍍、真空蒸發(fā)鍍等方法中的一種或多種而獲得，以獲得具有期望的厚度和電導(dǎo)率的導(dǎo)體層。

另外地，除了離子注入層之外，還可以在高介電常數(shù)聚合物復(fù)合材料層的表面上形成導(dǎo)體沉積層，導(dǎo)體沉積層覆蓋于離子注入層上，且金屬層覆蓋于導(dǎo)體沉積層之上，導(dǎo)體沉積層包括等離子體沉積層和/或磁控濺射沉積層，等離子體沉積層通過(guò)等離子體沉積方法使導(dǎo)電材料離子沉積而形成；磁控濺射層通過(guò)磁控濺射方法使導(dǎo)電材料原子沉積而形成。

iv.埋電容電路板

圖2示出了根據(jù)本發(fā)明實(shí)施例的埋電容電路板200，其包括圖1所示的電容和電容埋入其中的電路基板材料210。該電容包括高介電常數(shù)聚合物復(fù)合材料層、離子注入層204和金屬層206，其中高介電常數(shù)聚合物復(fù)合材料層包括聚合物樹脂202和高dk顆粒208。

電容埋入封裝基板或pcb電路板中，因此無(wú)須焊接以減少電感和電源阻抗，且焊點(diǎn)減少后，焊點(diǎn)失效現(xiàn)象減少，線路板或封裝的可靠性也得到提升。另一方面，埋入電容器件節(jié)約了寶貴的表面積，縮小板面積，縮短線路，減少電容器件與芯片間的距離，增強(qiáng)電氣性能，使電路板逐步走向輕型化和薄型化。

v.電容和埋電容電路板的制造方法

圖3示出了根據(jù)本發(fā)明實(shí)施例的制造電容和埋電容電路板的方法，其包括如下步驟：

步驟302：將高dk顆粒108、208與聚合物樹脂102、202混合并干燥得到高介電常數(shù)聚合物復(fù)合材料；

步驟304：對(duì)高介電常數(shù)聚合物復(fù)合材料進(jìn)行離子注入以形成離子注入層104、204；

步驟306：在離子注入層104、204上覆金屬以形成金屬層106、206；

步驟308：前處理、貼膜、曝光、顯影、蝕刻、aoi檢查；

步驟310：切割以獲得電容100；

步驟312：將電容100層壓埋入電路基板材料210中以獲得埋電容電路板200。

在上述步驟中，高介電常數(shù)聚合物復(fù)合材料成薄膜形式并且卷成卷。卷對(duì)卷連續(xù)“離子注入+覆銅+圖形轉(zhuǎn)移+蝕刻+切割”技術(shù)，可大規(guī)模制作10-25μm厚度、薄膜形態(tài)聚合物復(fù)合材料的電容，避免制作過(guò)程因介電層過(guò)薄、過(guò)脆而彎折或破損，提高了電路板制作過(guò)程電容的可加工性。

vi.實(shí)施例1

基材組分：環(huán)氧樹脂為20%、batio3為80%

樹脂厚度：15微米

介電常數(shù)：20，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的35

介質(zhì)損耗因子：0.009，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的0.014。

首先對(duì)基材進(jìn)行離子注入鎳，之后進(jìn)行等離子體沉積鎳-銅（10-90）合金，制得金屬層，從而得到電容器。最終制得的電容的靜電容量：35，性能超出普通電容50%以上。

vii.實(shí)施例2

基材組分：pi樹脂為15%、高介電常數(shù)填料為85%

樹脂厚度：10微米

介電常數(shù)：15，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的40

介質(zhì)損耗因子：0.010，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的0.029。

首先對(duì)基材進(jìn)行離子注入鎳-鉻合金，之后進(jìn)行磁控濺射沉積鎳，之后進(jìn)行磁控濺射沉積銅，制得金屬層，從而得到電容器。最終制得的電容的靜電容量：25，性能超出普通電容80%以上。

viii.實(shí)施例3

基材組分：環(huán)氧樹脂為15%、高介電常數(shù)填料為85%

樹脂厚度：20微米

介電常數(shù)：15，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的40

介質(zhì)損耗因子：0.010，遠(yuǎn)低于現(xiàn)有技術(shù)類似材料的0.047。

首先對(duì)基材進(jìn)行離子注入鎳-鉻合金，之后進(jìn)行磁控濺射沉積鎳，之后進(jìn)行磁控濺射沉積銅，制得金屬層，從而得到電容器。最終制得的電容的靜電容量：30，性能超出普通電容90%以上。

ix.結(jié)論

本發(fā)明可實(shí)現(xiàn)在介電常數(shù)顆粒含量達(dá)到80%以上的高介電常數(shù)聚合物基材上實(shí)現(xiàn)金屬化，制得的金屬層與基材間具有較高剝離強(qiáng)度。與現(xiàn)有技術(shù)的磁控濺射法或壓合法相比，可制得更大容量的電容。磁控濺射法制得的金屬層與基材之間的結(jié)合力差，導(dǎo)致無(wú)法實(shí)現(xiàn)在在介電常數(shù)顆粒含量達(dá)到80%以上的高介電常數(shù)聚合物基材上實(shí)現(xiàn)金屬化。

盡管本發(fā)明連同僅僅有限數(shù)目的實(shí)施例詳細(xì)地進(jìn)行了描述，但是應(yīng)容易地理解的是，本發(fā)明不限制于這種公開的實(shí)施例。而相反，本發(fā)明可改變以包括之前沒(méi)有描述的、但是與本發(fā)明的精神和范圍相稱的任何數(shù)目的變更、更替、替代或等同布置。此外，盡管描述了本發(fā)明的各種實(shí)施例，但是將理解的是，本發(fā)明的方面可包括描述的實(shí)施例中的僅僅一些。因此，本發(fā)明將不應(yīng)視為由前述描述限制，而是僅由權(quán)利要求的范圍限制。