本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是涉及高采樣率寬帶跟蹤保持電路。

背景技術(shù)：

跟蹤保持放大器能夠跟蹤或者保持輸入模擬信號的電平值，常常作為模數(shù)轉(zhuǎn)換器(adc)的前端關(guān)鍵組件。跟蹤保持放大器是由帶保持電容的采樣開關(guān)組成，在跟蹤模式下，它的輸出跟蹤輸入信號，當(dāng)跟蹤-保持開關(guān)打開時(shí)，它的輸出保持恒定。為了準(zhǔn)確地對信號進(jìn)行數(shù)字化，大多數(shù)模數(shù)轉(zhuǎn)換器需要在輸入端加入跟蹤保持放大器。跟蹤保持放大器的引入提高了模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能，它抑制了時(shí)鐘孔徑抖動(dòng)造成的無雜散動(dòng)態(tài)范圍指標(biāo)的下降，尤其在超高速模數(shù)轉(zhuǎn)換器中，跟蹤保持放大器更是成為了必不可少的模塊，它有效緩解了帶寬受限問題，加大了模數(shù)轉(zhuǎn)換器的有效帶寬。gaashbt用于設(shè)計(jì)高采樣率寬帶tha具有諸多優(yōu)勢，比如gaashbt具有高的截止頻率，從而可實(shí)現(xiàn)高采樣率，gaashbt的高跨導(dǎo)和基極-發(fā)射極電壓良好的匹配特性也有利于實(shí)現(xiàn)高線性度的跟蹤保持放大器。

跟蹤保持放大器常見的跟蹤-保持開關(guān)結(jié)構(gòu)主要有二極管橋接(diode-brigde)和開關(guān)射極跟隨器(sef)這兩種。二極管橋接的跟蹤-保持開關(guān)如果采用肖特基二極管還可實(shí)現(xiàn)寬帶寬的跟蹤保持放大器，然而二極管橋接中得正、負(fù)電流源之間或脈沖驅(qū)動(dòng)的不匹配將會(huì)導(dǎo)致比較差的線性度和動(dòng)態(tài)范圍；開關(guān)射極跟隨器(sef)雖可以克服二極管橋接結(jié)構(gòu)的缺點(diǎn)，實(shí)現(xiàn)寬帶寬和高線性的跟蹤保持放大器，但是它在驅(qū)動(dòng)大電容時(shí)容易發(fā)生振鈴或振蕩的不穩(wěn)定現(xiàn)象，這對于系統(tǒng)而言是一個(gè)潛在的威脅。

蘇州市靈矽微系統(tǒng)有限公司在其申請的專利文獻(xiàn)“高速高帶寬采樣保持電路”(申請?zhí)?01520075794.8，公開號204376880u，公開日2015.06.03)中公開了一種高速高帶寬采樣保持電路。該采樣保持放大器在采樣周期階段，通過開啟輔助開關(guān)射極跟隨器sef前饋，補(bǔ)償了由vout節(jié)點(diǎn)輸出至cs的電流，減少vbe的調(diào)制效應(yīng)，從而提高了線性度；在保持周期，輔助開關(guān)射極跟隨器sef與主開關(guān)射極跟隨器sef處于關(guān)斷狀態(tài)，不跟隨輸入信號，同時(shí)輸入端接在同一個(gè)準(zhǔn)差分輸入級的輸出上，以防止引入額外的饋通信號；另外，該采樣保持電路通過在主開關(guān)射極跟隨器sef的電流源輸出節(jié)點(diǎn)引入前饋來達(dá)到提高前饋效率的目的。但是，該采樣保持電路仍然存在的不足之處是，1)由于采用的是傳統(tǒng)開關(guān)射極跟隨器sef結(jié)構(gòu)，在驅(qū)動(dòng)保持電容等大電容負(fù)載時(shí)，將導(dǎo)致電路存在不穩(wěn)定狀態(tài)的潛在風(fēng)險(xiǎn)；2)由于該采樣保持電路采用的是bicmos工藝，雖然該電路結(jié)構(gòu)改善了電路的線性度，但是由于器件的特征頻率低，使該采樣保持電路在需要高采樣率的應(yīng)用中受限。

葉桂平在其發(fā)表的學(xué)位論文“折疊內(nèi)插adc中采樣保持電路的研究與設(shè)計(jì)”(2014年1月)中提出了一種用于超高速adc結(jié)構(gòu)的采樣保持電路。該論文采用1μmgaashbt工藝實(shí)現(xiàn)了一款4gs/s采樣率的采樣保持電路。該采樣保持電路采用的晶體管的特征頻率大于60ghz，采樣保持電路的采樣開關(guān)采用了傳統(tǒng)的開關(guān)射極跟隨器sef開關(guān)并增加時(shí)鐘饋通補(bǔ)償電路。這種電路結(jié)構(gòu)得益于器件高的截止頻率，其優(yōu)勢在于具有較高的采樣率和精度。但是，該采樣保持電路仍然存在的不足之處是，該電路的模擬輸入帶寬只有500mhz，相對較低，而且采樣率也還存在進(jìn)一步提升的空間。

技術(shù)實(shí)現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)中存在的問題，基于gaashbt的高采樣率寬帶跟蹤保持電路，解決了傳統(tǒng)開關(guān)射極跟隨器(sef)結(jié)構(gòu)驅(qū)動(dòng)大電容導(dǎo)致的不穩(wěn)定現(xiàn)象，旨在提高跟蹤保持電路的采樣率和帶寬。本發(fā)明提出的跟蹤保持電路不僅提高了采樣率和帶寬，而且還改善了電路的線性度。

一種高采樣率寬帶跟蹤保持電路，包括輸入緩沖單元ib、跟蹤/保持開關(guān)t/h、保持電容ch以及輸出緩沖單元ob，所述輸入緩沖單元ib用于將信號源與采樣部分分離，根據(jù)輸出要求調(diào)節(jié)信號幅值大小以提供一致的信號增益，所述輸入緩沖單元ib的第一個(gè)輸出端與第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸入端相連，輸入緩沖單元ib的第二個(gè)輸出端與第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸入端相連；

兩個(gè)跟蹤/保持開關(guān)單元均由gaas肖特基二極管和時(shí)鐘控制電路構(gòu)成，用于實(shí)現(xiàn)并控制信號的跟蹤和保持狀態(tài)切換；第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸出端與第一個(gè)保持電容ch1相連，第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端與第二個(gè)保持電容ch2相連；第一個(gè)跟蹤/保持開關(guān)單元t/h1的第一個(gè)輸出端也與所述輸出緩沖單元ob的第一個(gè)輸入端相連，第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端也與所述輸出緩沖單元ob的第二個(gè)輸入端相連；

所述輸出緩沖單元ob用于隔離負(fù)載和保持電容，并為跟蹤保持電路提供足夠的驅(qū)動(dòng)能力來驅(qū)動(dòng)后續(xù)電路；所述輸出緩沖單元ob的第一個(gè)輸入端與第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸出端相連，輸出緩沖單元ob的第二個(gè)輸入端與第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端相連。

優(yōu)選地，所述輸入緩沖單元ib的差分對晶體管q3和q6的發(fā)射極通過發(fā)射極退化電阻ree2相連，補(bǔ)償級晶體管q1和q4的發(fā)射極通過電阻ree1相連，電流源負(fù)載晶體管q5的發(fā)射極與補(bǔ)償級晶體管q4的集電極相連，電流源負(fù)載晶體管q5的基極與晶體管q6的集電極相連，電流源負(fù)載晶體管q2的發(fā)射極與補(bǔ)償級晶體管q1的集電極相連，電流源負(fù)載晶體管q2的基極與晶體管q3的集電極相連；差分對晶體管q3和q6的發(fā)射極分別與偏置電阻rs1和rs2相連，補(bǔ)償級晶體管q4和q1的發(fā)射極分別與偏置電阻rs4和rs3相連，電流源負(fù)載晶體管q5和q2的集電極分別與電阻rl2和rl1的一端相連，同時(shí)電流源負(fù)載晶體管q5和q2的集電極均與電源vdd相連，電阻rl1的另一端與電流源負(fù)載晶體管q2基極相連，電阻rl2的另一端與電流源負(fù)載晶體管q5基極相連。

優(yōu)選地，所述跟蹤/保持開關(guān)t/h里的gaas肖特基采樣二極管d1的正極與輸入緩沖單元ib中晶體管q5的發(fā)射極相連，負(fù)極與保持電容ch1的一端相連，肖特基二極管d2正極與輸入緩沖單元ib中晶體管q2的發(fā)射極相連，負(fù)極與保持電容ch2的一端相連；保持電容ch1和ch2的另一端與信號地gnd相連；所述跟蹤/保持開關(guān)單元t/h中的饋通消除電容cf1的一端與輸入緩沖單元中晶體管q2的發(fā)射極相連，饋通消除電容cf2的一端與輸入緩沖單元中晶體管q5的發(fā)射極相連；電容cf1和cf2的另一端分別與晶體管q16和q10的集電極相連；所述跟蹤/保持開關(guān)單元t/h中的時(shí)鐘控制電路晶體管q17和q15的集電極與輸入緩沖單元ib中晶體管q6的集電極相連，時(shí)鐘控制電路晶體管q9和q11的集電極與輸入緩沖單元ib中晶體管q3的集電極相連；跟蹤/保持開關(guān)單元t/h1中的時(shí)鐘控制電路差分對晶體管q16和q15的發(fā)射極分別與偏置電阻rs10和rs9的一端相連，偏置電阻rs10和rs9的另一端與信號地gnd相連，差分對晶體管q18和q17的發(fā)射極分別與偏置電阻rs12和rs11的一端相連，偏置電阻rs12和rs11的另一端與信號地gnd相連；晶體管q18和q17的基極分別與晶體管q16和q15的基極相連。

優(yōu)選地，所述輸出緩沖單元ob的差分對晶體管q21和q22的發(fā)射極通過發(fā)射極退化電阻ree3相連，晶體管q21的集電極與電流源晶體管q25的基極相連，晶體管q21的基極與晶體管q23的基極相連；晶體管q22的集電極與電流源晶體管q26的基極相連，晶體管q22的基極與晶體管q24的基極相連；補(bǔ)償級晶體管q23和q24通過發(fā)射極退化電阻ree4相連，晶體管q23的集電極與電流源晶體管q25的發(fā)射極相連，晶體管q24的集電極與電流源晶體管q26的發(fā)射極相連；電流源負(fù)載晶體管q25和q26的集電極分別與電阻rl4和rl3的一端相連，同時(shí)晶體管q25和q26的集電極與電源vdd相連；電阻rl4和rl3的另一端分別與q25和q26的基極相連。

本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：

第一，由于本發(fā)明采用了全差分的電路結(jié)構(gòu)，使得本發(fā)明提出的基于gaashbt的高采樣率寬帶跟蹤保持電路克服了電源擾動(dòng)等干擾信號，具有較好的共模噪聲抑制能力；

第二，由于本發(fā)明的跟蹤保持電路使用了帶發(fā)射極退化電阻的輸入、輸出緩沖器，在增加采樣時(shí)鐘和信號源隔離度的同時(shí)又減小了三次諧波失真，使得本發(fā)明提出的基于gaashbt的高采樣率寬帶跟蹤保持電路具有高線性度和寬帶寬的優(yōu)點(diǎn)；

第三，由于本發(fā)明的跟蹤保持電路采用了改進(jìn)的開關(guān)射極跟隨器(sef)，即sef后接肖特基二極管的結(jié)構(gòu)，這有效地將保持電容和開關(guān)射極跟隨器(sef)隔離開來，從而保證了電路的穩(wěn)定性；此外，肖特基二極管由于沒有少子存儲效應(yīng)，這加快了跟蹤-保持的開關(guān)動(dòng)作，使得本發(fā)明提出的基于gaashbt的高采樣率寬帶跟蹤保持電路具有高采樣率的優(yōu)點(diǎn)；

第四，由于本發(fā)明采用gaashbt器件，克服了現(xiàn)有技術(shù)中sicmos器件頻率特性差的問題，同時(shí)該器件的高跨導(dǎo)以及基極-發(fā)射極之間良好的匹配特性有利于實(shí)現(xiàn)高線性度的電路性能；gaashbt的這些特性都使得本發(fā)明提出的基于gaashbt的高采樣率寬帶跟蹤保持電路具有高采樣率、寬帶寬的優(yōu)點(diǎn)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明的系統(tǒng)方框圖；

圖2為本發(fā)明的電路原理圖；

圖3a、圖3b和圖3c均為本發(fā)明的仿真圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

下面結(jié)合圖1對本發(fā)明的單元作詳細(xì)的描述。

本發(fā)明包括輸入緩沖單元ib、跟蹤/保持開關(guān)t/h、保持電容ch以及輸出緩沖單元ob，所述輸入緩沖單元ib用于將信號源與采樣部分分離，根據(jù)輸出要求調(diào)節(jié)信號幅值大小以提供一致的信號增益，所述輸入緩沖單元ib的第一個(gè)輸出端與第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸入端相連，輸入緩沖單元ib的第二個(gè)輸出端與第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸入端相連。兩個(gè)跟蹤/保持開關(guān)單元相同，均由gaas肖特基二極管和時(shí)鐘控制電路構(gòu)成，用于實(shí)現(xiàn)并控制信號的跟蹤和保持狀態(tài)切換；第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸出端與第一個(gè)保持電容ch1相連，第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端與第二個(gè)保持電容ch2相連；第一個(gè)跟蹤/保持開關(guān)單元t/h1的第一個(gè)輸出端也與所述輸出緩沖單元ob的第一個(gè)輸入端相連，第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端也與所述輸出緩沖單元ob的第二個(gè)輸入端相連。所述輸出緩沖單元ob用于隔離負(fù)載和保持電容，并為跟蹤保持電路提供足夠的驅(qū)動(dòng)能力來驅(qū)動(dòng)后續(xù)電路；所述輸出緩沖單元ob的第一個(gè)輸入端與第一個(gè)跟蹤/保持開關(guān)t/h1的第一個(gè)輸出端相連，輸出緩沖單元ob的第二個(gè)輸入端與第二個(gè)跟蹤/保持開關(guān)t/h2的第一個(gè)輸出端相連。

下面結(jié)合圖2對本發(fā)明的原理圖具體連接關(guān)系以及采樣/保持過程作詳細(xì)描述。

輸入緩沖單元ib的差分對晶體管q3和q6的發(fā)射極通過發(fā)射極退化電阻ree2相連，補(bǔ)償級晶體管q1和q4的發(fā)射極通過電阻ree1相連，電流源負(fù)載晶體管q5的發(fā)射極與補(bǔ)償級晶體管q4的集電極相連，電流源負(fù)載晶體管q5的基極與晶體管q6的集電極相連，電流源負(fù)載晶體管q2的發(fā)射極與補(bǔ)償級晶體管q1的集電極相連，電流源負(fù)載晶體管q2的基極與晶體管q3的集電極相連。差分對晶體管q3和q6的發(fā)射極分別與偏置電阻rs1和rs2相連，補(bǔ)償級晶體管q4和q1的發(fā)射極分別與偏置電阻rs4和rs3相連，電流源負(fù)載晶體管q5和q2的集電極分別與電阻rl2和rl1的一端相連，同時(shí)電流源負(fù)載晶體管q5和q2的集電極均與電源vdd相連，電阻rl1的另一端與電流源負(fù)載晶體管q2基極相連，電阻rl2的另一端與電流源負(fù)載晶體管q5基極相連。

跟蹤/保持開關(guān)t/h里的gaas肖特基采樣二極管d1的正極與輸入緩沖單元ib中晶體管q5的發(fā)射極相連，負(fù)極與保持電容ch1的一端相連，肖特基二極管d2正極與輸入緩沖單元ib中晶體管q2的發(fā)射極相連，負(fù)極與保持電容ch2的一端相連；保持電容ch1和ch2的另一端與信號地gnd相連；所述跟蹤/保持開關(guān)單元t/h中的饋通消除電容cf1的一端與輸入緩沖單元中晶體管q2的發(fā)射極相連，饋通消除電容cf2的一端與輸入緩沖單元中晶體管q5的發(fā)射極相連；電容cf1和cf2的另一端分別與晶體管q16和q10的集電極相連；所述跟蹤/保持開關(guān)單元t/h中的時(shí)鐘控制電路晶體管q17和q15的集電極與輸入緩沖單元ib中晶體管q6的集電極相連，時(shí)鐘控制電路晶體管q9和q11的集電極與輸入緩沖單元ib中晶體管q3的集電極相連。跟蹤/保持開關(guān)單元t/h1中的時(shí)鐘控制電路差分對晶體管q16和q15的發(fā)射極分別與偏置電阻rs10和rs9的一端相連，偏置電阻rs10和rs9的另一端與信號地gnd相連，差分對晶體管q18和q17的發(fā)射極分別與偏置電阻rs12和rs11的一端相連，偏置電阻rs12和rs11的另一端與信號地gnd相連；晶體管q18和q17的基極分別與晶體管q16和q15的基極相連；所述的跟蹤/保持開關(guān)單元t/h1和t/h2相同。

輸出緩沖單元ob的差分對晶體管q21和q22的發(fā)射極通過發(fā)射極退化電阻ree3相連，晶體管q21的集電極與電流源晶體管q25的基極相連，晶體管q21的基極與晶體管q23的基極相連；晶體管q22的集電極與電流源晶體管q26的基極相連，晶體管q22的基極與晶體管q24的基極相連；補(bǔ)償級晶體管q23和q24通過發(fā)射極退化電阻ree4相連，晶體管q23的集電極與電流源晶體管q25的發(fā)射極相連，晶體管q24的集電極與電流源晶體管q26的發(fā)射極相連；電流源負(fù)載晶體管q25和q26的集電極分別與電阻rl4和rl3的一端相連，同時(shí)晶體管q25和q26的集電極與電源vdd相連；電阻rl4和rl3的另一端分別與q25和q26的基極相連。

本發(fā)明的采樣-保持開關(guān)過程：

在跟蹤模式，晶體管q10、q16導(dǎo)通，分別從晶體管q2、q5吸取一定電流，從而使肖特基采樣二極管d1和d2導(dǎo)通，在該模式下，晶體管q9、q11、q15、q17均為截止而處于關(guān)閉狀態(tài)；

在保持模式下，時(shí)鐘信號使晶體管q9、q11、q15、q17導(dǎo)通，使晶體管q10、q12、q16、q18截止關(guān)閉，此時(shí)，rl1和rl2從vdd吸取一定電流，并產(chǎn)生小于1v的電壓，使得肖特基采樣二極管d1和d2關(guān)閉，從而完成電平值的保持功能。

下面結(jié)合仿真實(shí)驗(yàn)對本發(fā)明的效果做進(jìn)一步地說明。

1.仿真條件：

本發(fā)明采用穩(wěn)懋(win)公司1-μmgaashbt器件工藝庫，在ads軟件中對本發(fā)明的跟蹤保持電路特性進(jìn)行仿真。

2.仿真內(nèi)容：

本發(fā)明的跟蹤保持電路，其特性包括跟蹤保持電路所加的時(shí)鐘頻率(這里對應(yīng)為采樣率指標(biāo))，模擬輸入帶寬，三階交調(diào)失真。

3.仿真結(jié)果分析：

下面結(jié)合圖3，對本發(fā)明的仿真結(jié)果做進(jìn)一步的描述。

圖3a是本發(fā)明的跟蹤保持電路時(shí)域波形波圖，圖3a中的橫坐標(biāo)表示本發(fā)明跟蹤保持電路的仿真時(shí)間，圖3a中的縱坐標(biāo)表示本發(fā)明跟蹤保持電路中外加時(shí)鐘信號、模擬輸入信號以及本發(fā)明跟蹤保持電路的輸出信號隨時(shí)間變化的幅值。從圖3a中本發(fā)明跟蹤保持電路時(shí)域波形圖可以看出，該電路在8ghz時(shí)鐘頻率，1ghz模擬輸入信號的條件下可實(shí)現(xiàn)跟蹤/保持的功能，可見本發(fā)明跟蹤保持電路可實(shí)現(xiàn)高達(dá)8gs/s的采樣率。

圖3b為本發(fā)明跟蹤保持電路的三階交調(diào)失真特性圖。圖3b中的橫坐標(biāo)表示本發(fā)明采樣保持電路的輸入頻率值，圖3b中的縱坐標(biāo)表示本發(fā)明跟蹤保持電路的絕對輸出功率值，圖3b中的圓點(diǎn)表示本發(fā)明跟蹤保持電路輸出三階交調(diào)點(diǎn)(oip3)，方點(diǎn)表示輸入三階交調(diào)點(diǎn)(iip3)。從圖3b的本發(fā)明跟蹤保持電路的三階交調(diào)失真特性圖對應(yīng)的輸出功率值可以看出，本發(fā)明的跟蹤保持電路在0.5ghz～12ghz頻率范圍內(nèi)實(shí)現(xiàn)了輸入三階交調(diào)點(diǎn)(iip3)大于18.8dbm的低三階交調(diào)失真。這說明本發(fā)明的跟蹤保持電路在整個(gè)模擬輸入帶寬內(nèi)(0～4.2ghz)的三階交調(diào)失真較小，可見本發(fā)明的跟蹤保持電路具有良好的線性度。

圖3c是本發(fā)明跟蹤保持電路的交流特性。圖3c中的橫坐標(biāo)表示本發(fā)明跟蹤保持電路的模擬輸入信號的頻率對數(shù)值，圖3c中的縱坐標(biāo)表示本發(fā)明跟蹤保持電路的電壓增益，單位為db。從圖3c的本發(fā)明跟蹤保持電路的交流特性可以看出，電壓增益下降3db所對應(yīng)的模擬輸入信號頻率為4.2ghz，即模擬輸入帶寬高達(dá)4.2ghz，可見本發(fā)明跟蹤保持電路實(shí)現(xiàn)了寬帶寬的跟蹤/保持功能。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。