本發(fā)明涉及集成電路設(shè)計領(lǐng)域，具體涉及一種采用高通濾波dither模塊，同時實現(xiàn)無雜散、高信噪失真比的低通ΣΔ(sigma-delta)調(diào)制器。

背景技術(shù)：

我們生活在時間、空間都連續(xù)的四維時空里，五官所感知到的多是模擬信號構(gòu)成的世界；同時，我們又身處于數(shù)字化的時代，數(shù)字信號以其良好的抗干擾能力、易于大規(guī)模快速處理和存儲等特性逐漸成為時代的主流。數(shù)據(jù)轉(zhuǎn)換器作為聯(lián)系二者的紐帶在系統(tǒng)中發(fā)揮著重要作用，其性能高低往往決定了整個系統(tǒng)性能的優(yōu)劣。

DAC(Digital to Analog Converter)是一種將輸入的數(shù)字信號轉(zhuǎn)換成模擬信號輸出的數(shù)據(jù)轉(zhuǎn)換器，它被廣泛應(yīng)用于數(shù)字多媒體、數(shù)字通信、自動控制和自動檢測等領(lǐng)域。特別是用在音頻和高精度加速度傳感器等系統(tǒng)中的DAC，對于失真和噪聲都非常敏感，另外同時對低功耗也有要求，因此設(shè)計無雜散、高信噪失真比、低功耗的DAC顯得尤為迫切。

相比于奈奎斯特率DAC，ΣΔDAC采用過采樣和噪聲整形的數(shù)?；旌想娐芳夹g(shù)，具有高精度、低功耗的優(yōu)勢。過采樣技術(shù)提高了采樣頻率，降低了信號帶內(nèi)的量化噪聲，噪聲整形技術(shù)把信號帶內(nèi)的量化噪聲搬移到信號帶外，也極大地降低了信號帶內(nèi)的噪底，提高了精度。ΣΔDAC增加的數(shù)字ΣΔ調(diào)制器等電路，降低了模擬電路的設(shè)計規(guī)模和難度，而模擬部分的功耗占整個ΣΔDAC功耗的絕大部分，所以ΣΔDAC在提高精度的同時，降低了功耗。

作為ΣΔDAC中實現(xiàn)過采樣技術(shù)的模塊，其性能的好壞，直接決定了ΣΔDAC的優(yōu)劣。傳統(tǒng)ΣΔ調(diào)制器如附圖1所示，由于輸入序列的周期長度有限導(dǎo)致的雜散會從調(diào)制器的輸入傳遞到輸出，大大地降低了ΣΔ調(diào)制器輸出的信噪失真比。如附圖2所示的帶dither的ΣΔ調(diào)制器可以消除雜散，在ΣΔ調(diào)制器的量化器之前加一個產(chǎn)生白噪聲的dither模塊，dither模塊通過破壞雜散的周期，增加了序列的周期長度，輸出無雜散的頻率譜。但是dither模塊把雜散轉(zhuǎn)換成了噪聲，增加了信號帶內(nèi)的噪聲，降低了信噪比。

綜上所述，目前已有的ΣΔ調(diào)制器可以實現(xiàn)無雜散，但是同時在帶內(nèi)引入了噪聲，無法同時實現(xiàn)無雜散和高信噪失真比。

技術(shù)實現(xiàn)要素：

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種同時實現(xiàn)無雜散、高信噪失真比的低通ΣΔ調(diào)制器。一種同時實現(xiàn)無雜散、高信噪失真比的低通ΣΔ調(diào)制器，包括高通濾波dither模塊、環(huán)路濾波器、量化器，所述的高通濾波dither模塊包括dither產(chǎn)生模塊、延時單元Z^-1和一個2輸入的加法器；其中dither信號作為延時單元Z^-1、2輸入加法器的輸入；延時單元Z^-1輸出的值取負作為2輸入加法器的另外一個輸入；加法器的輸出作為所述的高通濾波dither模塊的輸出；所述的量化器的輸入是2輸入加法器的輸出；2輸入加法器輸入為環(huán)路濾波器的輸出和高通濾波dither模塊的輸出；量化器的輸出即為所述的低通ΣΔ調(diào)制器的輸出。

所述的環(huán)路濾波器采用3階環(huán)路濾波器，包括延時積分器、積分器、增益模塊a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延時積分器包括一個2輸入的加法器和一個延時單元Z^-1，延時積分器的輸出、輸入之和經(jīng)過延時單元Z^-1的值作為延時積分器的輸出；其中積分器包括一個3輸入的加法器和一個延時單元Z^-1，積分器的輸出經(jīng)過延時單元Z^-1的值與輸入之和作為積分器的輸出；調(diào)制器的輸入經(jīng)過b1的值與調(diào)制器的輸出經(jīng)過c1取負的值相加作為第一個延時積分器的輸入；第一個延時積分器的輸出經(jīng)過c2輸入給積分器；積分器的輸出經(jīng)過c3輸入給第二個延時積分器；第二個延時積分器的輸出經(jīng)過g1的值取負輸入給積分器；第一個延時積分器的輸出經(jīng)過a1的值、積分器的輸出經(jīng)過a2的值、第二個延時積分器的輸出經(jīng)過a3的值與調(diào)制器的輸入經(jīng)過b2的值之和作為所述的3階環(huán)路濾波器的輸出。

所述的增益模塊a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系數(shù)為常數(shù)的乘法器。

所述的dither模塊是由線性反饋移位寄存器(Linear Feedback Shift Register,LFSR)實現(xiàn)；dither模塊輸出頻譜為白噪聲譜。

所述的加法器均為全加器。

所述的量化器把高比特信號量化成低比特信號。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益的技術(shù)效果：

在傳統(tǒng)ΣΔ調(diào)制器的量化器之前加一個經(jīng)過高通濾波處理的dither模塊，dither模塊通過破壞雜散的周期，增加了序列的周期長度，輸出無雜散的頻率譜，同時該dither經(jīng)過高通濾波，把dither引入的白噪聲整形到高頻，減小了低頻帶內(nèi)噪聲，增加了信噪失真比。

本發(fā)明的低通ΣΔ調(diào)制器當(dāng)階數(shù)為3時，能夠在10M采樣頻率、信號頻率100KHz、帶寬200KHz、輸入信號14bit和輸出信號5bit的情況下，輸出頻譜無雜散，且SNDR達到89.2dB。

附圖說明

圖1是傳統(tǒng)ΣΔ調(diào)制器結(jié)構(gòu)框架示意圖；

圖2是傳統(tǒng)帶dither的ΣΔ調(diào)制器結(jié)構(gòu)框架示意圖；

圖3是本發(fā)明中的低通ΣΔ調(diào)制器結(jié)構(gòu)框架示意圖；

圖4是本發(fā)明中的3階CRFF低通ΣΔ調(diào)制器電路結(jié)構(gòu)示意圖；

圖5是本發(fā)明中的3階CRFF低通ΣΔ調(diào)制器的Modelsim仿真結(jié)果示意圖。

具體實施方式

以下結(jié)合附圖和具體實施方式對本發(fā)明做進一步的說明，但是所做示例不作為對本發(fā)明的限制。

如附圖1所示的傳統(tǒng)ΣΔ調(diào)制器，環(huán)路濾波器可以將量化器產(chǎn)生的量化噪聲整形到信號帶外；按照此傳統(tǒng)的ΣΔ調(diào)制器電路可以通過不同的方式進行輔助設(shè)計，如附圖2所示，通過在量化器之前加入白噪聲dither模塊可以消除調(diào)制器輸出頻譜中的雜散。

附圖3所示的本發(fā)明中的低通ΣΔ調(diào)制器，在量化器之前加入高通濾波dither模塊，dither模塊通過破壞雜散的周期，增加了序列的周期長度，輸出無雜散的頻率譜，同時該dither經(jīng)過高通濾波，把dither引入的白噪聲整形到高頻，減小了低頻帶內(nèi)噪聲，增加了信噪失真比。附圖3中的環(huán)路濾波器可以是任意結(jié)構(gòu)，為了描述方便，以附圖4所示的本發(fā)明中的3階CRFF低通ΣΔ調(diào)制器為例進行具體說明。

一種采用高通濾波dither模塊，同時實現(xiàn)無雜散、高信噪失真比的3階CRFF低通ΣΔ調(diào)制器，包括，3階環(huán)路濾波器、高通濾波dither模塊、量化器，其中，所述的3階環(huán)路濾波器包括延時積分器、積分器、增益模塊a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延時積分器包括一個2輸入的加法器和一個延時單元Z^-1，延時積分器的輸出、輸入之和經(jīng)過延時單元Z^-1的值作為延時積分器的輸出；其中積分器包括一個3輸入的加法器和一個延時單元Z^-1，積分器的輸出經(jīng)過延時單元Z^-1的值與輸入之和作為積分器的輸出；調(diào)制器的輸入經(jīng)過b1的值與調(diào)制器的輸出經(jīng)過c1取負的值相加作為第一個延時積分器的輸入；第一個延時積分器的輸出經(jīng)過c2輸入給積分器；積分器的輸出經(jīng)過c3輸入給第二個延時積分器；第二個延時積分器的輸出經(jīng)過g1的值取負輸入給積分器；第一個延時積分器的輸出經(jīng)過a1的值、積分器的輸出經(jīng)過a2的值、第二個延時積分器的輸出經(jīng)過a3的值與調(diào)制器的輸入經(jīng)過b2的值之和作為所述的3階環(huán)路濾波器的輸出；環(huán)路濾波器對量化器產(chǎn)生的量化噪聲進行噪聲整形。

所述的高通濾波dither模塊中的dither可以破壞雜散的周期，增加了序列的周期長度，輸出無雜散的頻率譜，同時該dither經(jīng)過高通濾波，把dither引入的白噪聲整形到高頻，減小了低頻帶內(nèi)噪聲，增加了信噪失真比。

其中dither模塊是由線性反饋移位寄存器(Linear Feedback Shift Register,LFSR)實現(xiàn)，其輸出頻譜為白噪聲譜。高通濾波dither模塊包括dither產(chǎn)生模塊、延時單元Z^-1和一個2輸入的加法器；其中dither信號作為延時單元Z^-1、2輸入加法器的輸入；延時單元Z^-1輸出的值取負作為2輸入加法器的另外一個輸入；加法器的輸出作為所述的高通濾波dither模塊的輸出。

所述的量化器的輸入是2輸入加法器的輸出；2輸入加法器輸入為環(huán)路濾波器的輸出和高通濾波dither模塊的輸出；量化器的輸出即為所述的3階CRFF低通ΣΔ調(diào)制器的輸出；量化器把高比特信號量化成低比特信號。

本發(fā)明中用到的增益模塊a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系數(shù)為常數(shù)的乘法器。

本發(fā)明中用到的加法器均為全加器。

現(xiàn)有技術(shù)中的傳統(tǒng)低通ΣΔ調(diào)制器以及傳統(tǒng)的帶dither的低通ΣΔ調(diào)制器與本發(fā)明中的帶高通濾波dither模塊的低通ΣΔ調(diào)制器的有無雜散、SNDR的結(jié)果對比情況見表1。三種低通ΣΔ調(diào)制器：結(jié)構(gòu)均為3階CRFF，輸入信號頻率均為100KHz、信號帶寬均為200KHz、時鐘采樣頻率均為10MHz、輸入信號均為14bit和輸出信號均為5bit。通過表1可知，本發(fā)明中的低通ΣΔ調(diào)制器輸出頻譜無雜散，其SNDR性能相比于傳統(tǒng)的低通ΣΔ調(diào)制器以及傳統(tǒng)的帶dither的低通ΣΔ調(diào)制器均有明顯的提高。

表1：

圖5所示為本發(fā)明3階CRFF低通ΣΔ調(diào)制器的Modelsim仿真結(jié)果示意圖，其中橫坐標表示頻率，縱坐標表示幅度。當(dāng)輸入信號頻率100KHz、信號帶寬200KHz、時鐘采樣頻率10MHz、輸入信號14bit和輸出信號5bit時輸出無雜散，SNDR達到89.2dB。