本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種用于時(shí)間交織模數(shù)轉(zhuǎn)換器中的輸入緩沖器。

背景技術(shù)：

高性能數(shù)?；旌霞呻娐肥切乱淮瑢拵o線通信系統(tǒng)的關(guān)鍵技術(shù)。其中，模數(shù)轉(zhuǎn)換器（ADC）更是通信物理層必不可少的核心器件。其帶寬、速度、精度、成本、功耗和可靠性在某種程度上決定了無線基站和終端的性能和功能。

當(dāng)某種結(jié)構(gòu)的單個(gè)ADC已經(jīng)達(dá)到已有設(shè)計(jì)條件與工藝條件極限的情況下，要突破轉(zhuǎn)換速率的制約，并行化是一個(gè)有效的、甚至是唯一的方法。各個(gè)子通道ADC（Sub-ADC）對輸入進(jìn)行交替采樣，在保持高精度的同時(shí)，成倍地提高ADC的整體采樣率，這種ADC實(shí)現(xiàn)方式被稱為時(shí)間交織（Time-Interleaved）結(jié)構(gòu)。

圖1給出了一個(gè)基本的四通道時(shí)間交織ADC的結(jié)構(gòu)圖，圖中的ADC由四個(gè)并行的時(shí)間交織ADC組成，四個(gè)通道的采樣開關(guān)及其采樣時(shí)序如圖2中所示。輸入信號(hào)通過兩級(jí)緩沖器后將連接至各個(gè)通道內(nèi)的采樣開關(guān)處進(jìn)行采樣，通道一105的采樣開關(guān)103的采樣時(shí)鐘201的工作頻率為整個(gè)ADC采樣頻率的四分之一，輸入信號(hào)通過各個(gè)通道的依次頻率為Fs/4的采樣來實(shí)現(xiàn)這個(gè)整體ADC的Fs頻率的采樣。

針對奈奎斯特ADC，時(shí)間交織結(jié)構(gòu)要求子通道ADC的采樣前端具有欠采樣能力，即針對如圖1中的4通道ADC而言，輸入信號(hào)帶寬為（0,Fs/2），子通道采樣頻率為Fs/4，從而要求子通道具有4倍欠采樣能力。從前面的例子可以得出，在時(shí)間交織奈奎斯特ADC中，交織的子通道數(shù)量越多，子通道ADC的欠采樣倍數(shù)越高。而對于子通道中的采樣開關(guān)的帶寬要求而言，需要滿足與整體ADC的輸入信號(hào)帶寬。

對于欠采樣高頻信號(hào)的采樣開關(guān)，一般在高速高精度應(yīng)用中均采用柵壓自舉開關(guān)來提高開關(guān)的線性度，在圖3中給出了一個(gè)柵壓自舉開關(guān)的示意圖。開關(guān)管301連接輸入與輸出信號(hào)，根據(jù)柵壓自舉開關(guān)的原理，在開關(guān)導(dǎo)通狀態(tài)下，開關(guān)管301的柵源和柵漏間在理想情況下均保持一個(gè)電源電壓的壓差，所以柵源和柵漏的寄生電容上存儲(chǔ)了較大的電荷量。在開關(guān)通斷時(shí)，柵源和柵漏寄生電容上存儲(chǔ)的電荷量將發(fā)生大幅度變化，從而將對輸入和輸出信號(hào)上造成電荷注入。在實(shí)際電路中，由于柵壓抬升電路中存在抬升電容C_B304、抬升環(huán)路上的等效電阻R_G302等，這些電阻、電容的存在將造成柵壓與輸入信號(hào)間存在延時(shí)，而同等延時(shí)下，信號(hào)頻率越高，柵壓與輸入信號(hào)之間的壓差就越大，從而導(dǎo)致電荷注入會(huì)引入非線性，每次對于緩沖器的影響程度也不同。同時(shí)在開關(guān)管301的開啟和關(guān)端時(shí)，柵壓的變化會(huì)慢于控制時(shí)鐘φ_S的變化，所以MOS管303會(huì)先于開關(guān)管導(dǎo)通或閉合，從而會(huì)對輸入信號(hào)產(chǎn)生一個(gè)對地的下拉，從而產(chǎn)生圖3中305所示的信號(hào)抖動(dòng)，這種信號(hào)波動(dòng)類似于比較器中的信號(hào)回彈（kick-back）。由于以上電荷注入以及信號(hào)回彈的影響，高精度開關(guān)在通斷過程中會(huì)對輸入信號(hào)產(chǎn)生較大影響。

對于整體ADC而言，若沒有輸入信號(hào)緩沖器，各個(gè)通道的采樣開關(guān)引入的干擾信號(hào)將全部直接疊加在輸入信號(hào)上，以圖2中的時(shí)序關(guān)系為例，在通道一進(jìn)行采樣時(shí)，通道二的采樣開關(guān)的開啟、通道四采樣開關(guān)的關(guān)斷均將影響到通道一的信號(hào)建立。所以在高精度的時(shí)間交織ADC中需要引入緩沖器實(shí)現(xiàn)輸入信號(hào)與采樣開關(guān)間的隔離。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提出一種線性度高、功耗低的用于高速時(shí)間交織模數(shù)轉(zhuǎn)換器中的輸入緩沖器。

本發(fā)明提出的用于高速時(shí)間交織模數(shù)轉(zhuǎn)換器中的輸入緩沖器，包括：時(shí)間交織模數(shù)轉(zhuǎn)換器模型、一級(jí)低電平轉(zhuǎn)高電平的緩沖器、一級(jí)高電平轉(zhuǎn)低電平的緩沖器；其中：

所述時(shí)間交織模數(shù)轉(zhuǎn)換器模型包括前級(jí)輸入緩沖器、高速柵壓自舉采樣開關(guān)、N位子通道ADC、多通道子ADC的時(shí)序控制電路；

所述一級(jí)低電平轉(zhuǎn)高電平的輸入緩沖器作為信號(hào)輸入后的第一級(jí)，采用源跟隨器的結(jié)構(gòu)，用于實(shí)現(xiàn)輸入信號(hào)的共模電平從低電平到高電平的轉(zhuǎn)換，同時(shí)通過補(bǔ)償電容，實(shí)現(xiàn)信號(hào)的高線性度傳遞；

所述一級(jí)高電平轉(zhuǎn)低電平的輸入緩沖器作為各個(gè)子通道ADC的輸入第一級(jí)，接收第一級(jí)緩沖器的輸入信號(hào)，并將該信號(hào)與子通道內(nèi)的采樣開關(guān)實(shí)現(xiàn)隔離；第二級(jí)緩沖器采用源跟隨器結(jié)構(gòu)，具有N、P兩路的輸入，以便有效提高帶寬，降低功耗。

本發(fā)明采用兩級(jí)級(jí)聯(lián)的輸入緩沖器結(jié)構(gòu)，第一級(jí)緩沖器101用于實(shí)現(xiàn)輸入信號(hào)與各個(gè)通道的輸入緩沖器的隔離，第二級(jí)緩沖器102用于實(shí)現(xiàn)各通道輸入信號(hào)與采樣開關(guān)103的隔離；兩級(jí)緩沖器的級(jí)聯(lián)形式有效的阻隔了采樣開關(guān)對于輸入信號(hào)的影響，同時(shí)減少了通道間的信號(hào)影響。但是兩級(jí)級(jí)聯(lián)的形式增加了緩沖器的功耗開銷，針對這一問題，子通道內(nèi)的第二級(jí)緩沖器采用了N、P兩路的信號(hào)輸入，實(shí)現(xiàn)緩沖器帶寬的增加，從而降低功耗。同時(shí)在兩級(jí)緩沖器中采用不同的電容補(bǔ)償連接方式，實(shí)現(xiàn)緩沖器的高線性度。

本發(fā)明采用兩級(jí)緩沖器來實(shí)現(xiàn)輸入信號(hào)與子通道ADC采樣開關(guān)間的隔離，主要原因如圖4中所示。在緩沖器采用源跟隨器的結(jié)構(gòu)時(shí)，若僅采用一級(jí)緩沖器，則采樣開關(guān)的寄生電容C_GSS403在通斷中產(chǎn)生電荷注入后，注入的電荷會(huì)打入緩沖器輸入管的寄生電容C_GS2401以及尾電流管的寄生電容C_GS1402中，會(huì)直接影響輸入信號(hào)。同時(shí)開關(guān)管造成的電荷注入以及電壓回踢同樣會(huì)影響緩沖器直流通路的靜態(tài)工作點(diǎn)，從而改變對電源、地的充放電流，影響緩沖器的信號(hào)跟隨。在實(shí)際電路中，由于外部輸入電壓源或片內(nèi)LDO的非理想性，開關(guān)管造成的跟隨信號(hào)的波動(dòng)以及同時(shí)發(fā)生的緩沖器負(fù)載的變化會(huì)引起電壓源的波動(dòng)，從而影響信號(hào)線性度。

所以本發(fā)明中為解決采樣開關(guān)引入的信號(hào)非線性，引入了兩級(jí)緩沖器，其中第二級(jí)緩沖器102根據(jù)上述分析仍會(huì)將部分信號(hào)抖動(dòng)傳遞至第一級(jí)，但總體波動(dòng)幅度小。另外第一級(jí)緩沖器101輸出連接至多個(gè)第二級(jí)緩沖器的輸入端，所以第一級(jí)緩沖器101的輸出端接收到的信號(hào)干擾的頻次與采樣頻率一致，本發(fā)明中將引入補(bǔ)償電容來減少信號(hào)干擾的影響。

本發(fā)明的第一級(jí)緩沖器如圖5中所示，圖中展示了單邊電路連接方式。圖中緩沖器采用源跟隨器結(jié)構(gòu)，包括輸入管PMOS管MP₁ 501，偏置PMOS管MP₂502、MP₃503，以及補(bǔ)償電容C_C504；其中補(bǔ)償電容C_C504跨接于輸入管MP₁501的柵端以及偏置管MP₂502的源端，MP₁501的源端與MP₂502的漏端相連接并作為輸出端，MP₂502的源端與MP₃503的漏端相連接。該緩沖器采用PMOS管501作為輸入，實(shí)現(xiàn)了輸入信號(hào)的低電平到高電平的轉(zhuǎn)移。在本發(fā)明中，補(bǔ)償電容C_C504的取值相對較大，遠(yuǎn)大于MOS管的寄生電容C_GS。假設(shè)C_C=10*C_GS，則在輸出端信號(hào)產(chǎn)生信號(hào)波動(dòng)時(shí)，信號(hào)波動(dòng)通過輸入管的寄生電容C_GS 505傳遞至輸入端需要與補(bǔ)償電容C_C504進(jìn)行分壓，從而實(shí)際傳遞抖動(dòng)量為輸出端抖動(dòng)量的C_GS/C_C倍，即縮小了10倍。另外，補(bǔ)償電容C_C 504連接至偏置管502和503的源端和漏端，將輸入信號(hào)耦合到偏置管502的源端，從而從PMOS管502的源端相對于輸出端存在一個(gè)信號(hào)的共柵極放大，該連接減少了大擺幅情況下偏置電流管的過驅(qū)動(dòng)電壓對于信號(hào)跟隨的限制，提高了緩沖器的線性度。

本發(fā)明的第二級(jí)緩沖器如圖6所示，考慮到第一級(jí)緩沖器需要高線性度來實(shí)現(xiàn)輸入信號(hào)的傳遞，同時(shí)需要高的抗干擾能力來減少后級(jí)信號(hào)的反饋干擾，從而采用了圖5的設(shè)計(jì)結(jié)構(gòu)，需要采用大補(bǔ)償電容C_C 504來實(shí)現(xiàn)高線性度。而針對第二級(jí)緩沖器，由于運(yùn)用于多通道中，每個(gè)通道內(nèi)具有一個(gè)，所以對于單緩沖的功耗也提出了要求。針對這一要求，本發(fā)明提出了圖6的第二級(jí)緩沖器結(jié)構(gòu)，包括PMOS管MP₁ 601、NMOS管MN₂ 602、尾電流管MN₃ 603、第一電容604、第二電容605、電阻R₁ 606和R₂ 607；其中，第一電容604跨接于MN₂602的柵端和MN₃603的柵端，第二電容605跨接于MP₁601的柵端和MN₂602的柵端，MP₁601與MN₂602的源端連接并作為輸出端，MN₂602的漏端與MN₃603的源端相連，電阻R₁606和R₂607分別將偏置電壓串聯(lián)至MN₃603和MP₁601的柵端。該緩沖器由于接前級(jí)高電平的輸入，所以采用了NMOS管MN₂602作輸入，實(shí)現(xiàn)了高電平轉(zhuǎn)低電平。輸入信號(hào)通過第一級(jí)緩沖器后連接至第二級(jí)緩沖器的NMOS管MN₂ 602，同時(shí)通過電容605的耦合，將信號(hào)傳輸至PMOS管MP₁ 601的柵端，實(shí)現(xiàn)了緩沖器NMOS與PMOS的兩路輸入，提高了緩沖器的輸入跨導(dǎo)，從而增加了帶寬，降低了功耗。另外輸入信號(hào)通過電容604將部分小信號(hào)傳遞至尾電流管MN₃ 603，實(shí)現(xiàn)了類似于第一級(jí)緩沖器C_C 504的補(bǔ)償效果，有利于提高大擺幅下的信號(hào)傳遞線性度。此外，連接MP₁ 601和MN₃ 603的偏置電壓的電阻R₁ 606和R₂ 607在設(shè)計(jì)時(shí)也各有不同。對于PMOS管MP₁ 601而言，其輸入柵壓的要求為與MN₂ 602擺幅一致，共模電壓不同，所以對于偏置電壓的輸入而言，應(yīng)為一個(gè)高通濾波器的連接，只傳遞直流共模信號(hào)，而不影響信號(hào)擺幅。所以R₂ 607的電阻取值需要盡可能的大，一般建議取值達(dá)到kΩ級(jí)。對于尾電流管MN₃ 603而言，其主要功能是提供并維持緩沖器中的靜態(tài)電流大小不變，所以其柵端偏置電壓應(yīng)盡可能保持恒定，疊加的輸入信號(hào)只有在大擺幅的情況下才會(huì)對MN₃ 603的工作產(chǎn)生影響，所以R₁ 606的電阻取值一般比較小，一般在10Ω的量級(jí)。

前述內(nèi)容大致敘述了本發(fā)明的特征和技術(shù)優(yōu)點(diǎn)，下文將以3GS/s采樣率，12bit精度的四通道時(shí)間交織ADC中的輸入緩沖器應(yīng)用為實(shí)例，用以更加明晰地說明本發(fā)明的思想。

附圖說明

圖1為四通道時(shí)間交織ADC結(jié)構(gòu)示意圖。

圖2為四通道時(shí)間交織ADC的各通道工作時(shí)序示意圖。

圖3為采樣開關(guān)非線性引入示意圖。

圖4為采樣開關(guān)引入的非線性在源跟隨器型輸入緩沖器中的影響示意圖。

圖5為第一級(jí)緩沖器結(jié)構(gòu)圖。

圖6為第二級(jí)緩沖器結(jié)構(gòu)圖。

圖7為無LDO下兩級(jí)級(jí)聯(lián)緩沖器的應(yīng)用示意圖。

圖中標(biāo)號(hào)：101為第一級(jí)緩沖器框圖，102為第二級(jí)緩沖器框圖，103為采樣開關(guān)，104為子通道ADC的轉(zhuǎn)換模塊，102~104構(gòu)成了子通道ADC 105；201~204為子通道ADC的工作時(shí)序圖；301為柵壓自舉采樣開關(guān)的開關(guān)管，302為柵壓抬升環(huán)路的等效電阻，303為柵壓自舉開關(guān)中的一個(gè)控制管，304為抬升電容，305為柵壓自舉開關(guān)的通斷引入的信號(hào)抖動(dòng)；401為源跟隨器的輸入管寄生電容，402為尾電流管寄生電容，403為采樣開關(guān)管寄生電容；501~503為第一級(jí)緩沖器結(jié)構(gòu)中的PMOS管，504為補(bǔ)償電容，505為輸入PMOS管的寄生電容；601為第二級(jí)緩沖器結(jié)構(gòu)中的PMOS輸入管，602和603為第二級(jí)緩沖器中的NMOS管，其中602為輸入管，603為尾電流管，604和605為信號(hào)耦合電容，606和607為偏置點(diǎn)接入電阻；701和702為抗電源干擾引入的尾電流NMOS管。

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明中提出的一種應(yīng)用于高速時(shí)間交織模數(shù)轉(zhuǎn)換器中的輸入緩沖器進(jìn)行說明。值得注意的是，本發(fā)明提供的輸入緩沖器可以有許多不同的指標(biāo)以及性能的實(shí)現(xiàn)方式，本發(fā)明中的兩級(jí)源跟隨器型輸入緩沖器也可以有多種應(yīng)用場景。下文的實(shí)施僅為本發(fā)明提供一個(gè)典型實(shí)現(xiàn)電路，僅用以說明本發(fā)明的形成與使用，并非用以限定本發(fā)明。

本發(fā)明提供的輸入緩沖器，實(shí)施目標(biāo)為應(yīng)用于3GS/s采樣率，12位精度的ADC中。該ADC的單通道為750MS/s，12位精度。所以該ADC采用四通道時(shí)間交織的結(jié)構(gòu)，具體實(shí)現(xiàn)方式如圖1中所示。另外，該實(shí)例中的輸入緩沖器采用2V的電源電壓。

根據(jù)上述說明，該時(shí)間交織ADC的信號(hào)輸入首先通過第一級(jí)緩沖器101，該緩沖器要求實(shí)現(xiàn)1.5GHz帶寬，并具有驅(qū)動(dòng)四個(gè)子通道ADC中緩沖器的能力。信號(hào)通過第一級(jí)緩沖器101后，實(shí)現(xiàn)了從0.5V的共模電平到1V的共模電平的抬升。信號(hào)接入第二級(jí)緩沖器后，實(shí)現(xiàn)了1V的共模電平到0.5V的共模電平的下降，從而得到提供給子ADC轉(zhuǎn)換使用的0.5V共模電平的輸入信號(hào)。

子通道ADC的工作時(shí)序關(guān)系如圖2中所示，四個(gè)通道依次進(jìn)行采樣，則對于兩級(jí)緩沖器而言始終保持有兩個(gè)通道的采樣電容作為負(fù)載在進(jìn)行采樣。

在本發(fā)明的應(yīng)用實(shí)例中，由于沒有采用LDO，所以需要考慮外部灌入的電壓源信號(hào)的連接線電感等非理想因素，在設(shè)計(jì)中需要引入電源干擾。為了減少電源和地對于源跟隨器型緩沖器的信號(hào)干擾，在實(shí)際設(shè)計(jì)中采用如圖7所示的結(jié)構(gòu)，對圖5和圖6中信號(hào)輸入管的兩側(cè)均加入尾電流管來隔離干擾因素，這樣減少電源地的影響，但同時(shí)也會(huì)要求緩沖器的電源地之間的差值變大以滿足直流通路上多堆疊一個(gè)管子帶來的信號(hào)完整性的影響。

本發(fā)明的內(nèi)容及優(yōu)點(diǎn)雖然已詳細(xì)揭示如上，然而必須說明的是，本發(fā)明的范圍并不受限于說明書中所描述的方法及步驟等特定實(shí)施例，在不脫離本發(fā)明的精神和范圍內(nèi)，任何本領(lǐng)域普通技術(shù)人員皆可根據(jù)本發(fā)明所揭示的內(nèi)容做出許多變形和修改，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。