本發(fā)明涉及一種接收電路，尤其涉及一種應用于具有低漏電流電平移位器的接收電路。

背景技術：

半導體芯片(集成電路)是現(xiàn)代信息社會最重要的硬件基礎。具有不同功能的芯片被整合以形成具有多重功能的電子系統(tǒng)，并且各種具有不同功能的芯片相互交換數據與信號。信號通過芯片傳送與接收可能會含有界于0伏特(Volt,V)與3.3V之間的電壓擺動范圍，以建立各種電路運作，其中3.3V代表高狀態(tài)(即，邏輯1)和0V代表低狀態(tài)(即，邏輯0)。然而，當半導體制程涉及朝向深半微米(semi-micron)的先進程序，當前芯片采用低電壓裝置(例如，晶體管)以開發(fā)集成電路。相對于含有界于0V與3.3V之間的電壓擺動范圍的芯片，低電壓裝置含有界于0V與1.8V之間的較低的電壓擺動范圍，例如1.8V的低電壓反相器，其中1.8V代表高狀態(tài)和0V代表低狀態(tài)。

為了整合各種芯片的功能使得芯片相互地交換數據與信號，每一種芯片皆含有接收電路，以接收從其他芯片傳送的信號以及正確地傳送信號。在傳統(tǒng)的接收電路設計中，電平移位器被應用于接收電路之中，以實現(xiàn)位移接收信號的電壓擺動范圍的功能，以達到信號在電路板與具有低電壓裝置的芯片之間傳輸。然而，傳統(tǒng)的電平移位器有漏電流路徑的問題。由流過電平移位器的漏電流而引起的功率消耗可能嚴重地增加，因而導致高功率耗損。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明提供一種接收電路。此接收電路能夠將外部信號反轉為具有低漏電流的內部信號。

本發(fā)明提供一種接收電路，適于接收外部信號并且響應于外部信號而提 供內部信號。此接收電路包括外部端、電平移位器、重置電路以及反相電路。外部端接收外部信號。電平移位器位移外部信號的電壓擺動范圍以產生電平移位信號。電平移位器包括拉升單元及拉降單元，其以串聯(lián)方式耦接。拉升單元及拉降單元根據外部信號和內部信號被分別交替切換，使得電平移位器的漏電流路徑在外部信號的不同狀態(tài)期間被斷開。重置電路耦接外部端和電平移位器。重置電路根據外部信號提供重置路徑，以支援拉升單元及拉降單元的切換。反相電路耦接電平移位器。反相電路反轉電平移位信號以產生內部信號。

在本發(fā)明的一實施例中，當外部信號在第一狀態(tài)時，拉升單元被開啟，重置電路響應于外部信號分別斷開重置路徑，以及拉降單元響應于內部信號而被關閉，以產生具有第一供應電壓的電平移位信號。當外部信號在第二狀態(tài)時，拉升單元被關閉，重置電路響應于外部信號分別提供重置路徑，以及拉降單元在重置路徑被提供之后響應于內部信號被開啟，以產生具有接地電壓的電平移位信號。

在本發(fā)明的一實施例中，外部信號具有第一電壓擺動范圍及內部信號具有第二電壓擺動范圍，第一電壓擺動范圍通過第二供應電壓和接地電壓被定義，以及第二電壓擺動范圍通過第一供應電壓和接地電壓被定義。

在本發(fā)明的一實施例中，外部信號的第一狀態(tài)對應于第二供應電壓，以及外部信號的第二狀態(tài)對應于接地電壓。

在本發(fā)明的一實施例中，第一供應電壓小于第二供應電壓，以及接收電路被應用在執(zhí)行第一供應電壓的芯片內。

在本發(fā)明的一實施例中，電平移位器包括第一晶體管、電阻以及第二晶體管。第一晶體管具有第一端、第二端以及控制端。第一晶體管的第一端耦接第一供應電壓。第一晶體管的第二端耦接反相電路用以輸出電平移位信號。第一晶體管的控制端耦接外部端。第一晶體管形成拉升單元。電阻具有第一端以及第二端。電阻的第一端耦接第一晶體管的第二端。第二晶體管具有第一端、第二端以及控制端。第二晶體管的第一端耦接電阻的第二端。第二晶體管第二端耦接具有接地電壓的接地端。第二晶體管的控制端耦接反相電路用以接收內部信號。第二晶體管形成拉降單元。

在本發(fā)明的一實施例中，重置電路包括第三晶體管、第一反相器以及第 四晶體管。第三晶體管具有第一端、第二端以及控制端。第三晶體管的第一端耦接外部端。第三晶體管的控制端耦接第一供應電壓。第一反相器具有輸入端以及輸出端。第一反相器的輸入端耦接第三晶體管的第二端。第四晶體管具有第一端、第二端以及控制端。第四晶體管的第一端耦接電阻的第二端和第二晶體管的第一端。第四晶體管的第二端耦接接地端。第四晶體管的控制端耦接第一反相器的輸出端。第四晶體管形成重置路徑。

在本發(fā)明的一實施例中，當外部信號在第一狀態(tài)時，第四晶體管響應于第一反相器的輸出被關閉，以斷開重置路徑，以及當外部信號在第二狀態(tài)時，第四晶體管響應于第一反相器的輸出被開啟，以提供重置路徑。

在本發(fā)明的一實施例中，反相電路包括第二反相器。第二反相器具有輸入端以及輸出端。輸入端耦接第一晶體管的第二端和電阻的第一端。輸出端耦接第二晶體管的控制端，用以輸出內部信號。

在本發(fā)明的一實施例中，接收電路還包括電壓限制器。電壓限制器具有輸入端以及輸出端。電壓限制器的輸入端耦接外部端。電壓限制器的輸出端耦接電平移位器和重置電路。電壓限制器限制外部信號的電壓擺動，并輸出限制的外部信號至電平移位器和重置電路。

基于上述，本發(fā)明實施例提供了一種接收電路，此接收電路通過使用具有拉升單元和拉降單元的電平移位器，能夠將外部信號反轉為具有低漏電流的內部信號。由于拉升單元和拉降單元響應于外部信號和內部信號被交替地切換，電平移位器的漏電流路徑可以被斷開，進而得以降低流經電平移位器的漏電流的功率耗損。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是依照本發(fā)明一實施例所示出的接收電路的方塊示意圖；

圖2是依照本發(fā)明一實施例所示出的接收電路的電路示意圖；

圖3A～3C是依照本發(fā)明一實施例所示出的接收電路從低狀態(tài)切換至高狀態(tài)的等效電路示意圖；

圖4是依照本發(fā)明一實施例所示出圖3A～3C的接收電路的信號波形示意 圖；

圖5A～5B是依照本發(fā)明一實施例所示出的接收電路從高狀態(tài)切換至低狀態(tài)的等效電路示意圖；

圖6是依照本發(fā)明一實施例所示出圖5A～5B的接收電路的信號波形示意圖。

附圖標記說明：

100、200：接收電路；

110、210：外部端；

120、220：電平移位器；

122、222：拉升單元；

124、224：拉降單元；

130、230：重置電路；

140、240：反相電路；

150、250：電壓限制器；

GND：接地電壓；

INV1、INV2：反相器；

M1、M2、M3、M4：晶體管；

R：電阻；

RP：重置路徑；

Si：內部信號；

Sls：電平移位信號；

Spd：外部信號；

Spd’：經限制的外部信號；

VCC、VDD：供應電壓；

Vlim：限制電壓。

具體實施方式

圖1是依照本發(fā)明一實施例所示出的接收電路的方塊示意圖。在本實施例中，接收電路100用以接收外部信號Spd，并響應于外部信號Spd而提供內部信號Si。外部信號Spd被反轉為內部信號Si，并且內部信號Si具有不同 于外部信號Spd的電壓擺動范圍。在本發(fā)明的一實施例中，外部信號Spd具有介于供應電壓VDD和接地電壓GND之間的電壓擺動范圍，以及內部信號Si具有介于供應電壓VCC和接地電壓GND之間的電壓擺動范圍，其中供應電壓VDD大于供應電壓VCC。舉例來說，供應電壓VDD和VCC分別為3.3伏特(Volt,V)和1.8V。接地電壓為接地端的電壓，例如0V的接地電壓。

請參照圖1，接收電路100包括外部端110、電平移位器120、重置電路130、反相電路140以及電壓限制器150。在本發(fā)明的一實施例中，電平移位器120、重置電路130、反相電路140以及電壓限制器150可以通過低電壓裝置形成，其中低電壓裝置具有在供應電壓VCC和接地電壓GND之間擺動的執(zhí)行電壓。

外部端110用以接收從外部電路傳送的外部信號Spd。電壓限制器150具有輸入端與輸出端。電壓限制器150的輸入端耦接外部端110以接收外部信號Spd。電壓限制器150的輸出端耦接電平移位器120和重置電路130。電壓限制器150用以限制外部信號Spd的電壓擺動并輸出經限制的外部信號Spd’給電平移位器120和重置電路130。在本發(fā)明的一實施例中，電壓限制器150可以通過兩個電阻(未示出)和升壓電路(未示出)組成，但本發(fā)明并不限于此。

電平移位器120用以位移經限制的外部信號Spd’的電壓擺動范圍，以產生電平移位信號Sls。在本發(fā)明的一實施例中，電平移位器120可以通過電平降移位器(level down shifter)實施。電平移位器120包括拉升單元(pull-up unit)122和拉降單元(pull-down unit)124。詳言之，拉升單元122通過電壓限制器150耦接外部端110以接收經限制的外部信號Spd’。拉降單元124耦接重置電路130和反相電路140以接收內部信號Si。此外，拉升單元122和拉降單元124以串聯(lián)方式耦接。在電平移位器120中，拉升單元122響應于經限制的外部信號Spd’的狀態(tài)被開啟或關閉，以及拉降單元124響應于內部信號Si的狀態(tài)被開啟或關閉。

換句話說，自內部信號Si的狀態(tài)從外部信號Spd實質上的被反轉以來，拉升單元122及拉降單元124根據經限制的外部信號Spd’及內部信號Si分別被交互地切換。因此，當拉升單元122及拉降單元124同步地被開啟時所形成的漏電流路徑通過交互地切換拉升單元122及拉降單元124可以被斷 開，進而降低流經電平移位器120的功率耗損。

重置電路130通過電壓限制器150和電平移位器120耦接外部端110。重置電路130根據經限制的外部信號Spd’用以提供重置路徑RP以支援拉升單元122及拉降單元124的切換。反相電路140耦接電平移位器120，并反轉電平移位信號Sls以產生內部信號Si。

具體來說，在接收電路100的運作期間，當外部信號Spd為高狀態(tài)時(即，供應電壓VDD)，拉升單元122響應于經限制的外部信號Spd’首先被開啟，以拉升電平移位信號Sls至高狀態(tài)(即，供應電壓VCC)。除此之外，重置電路130響應于經限制的外部信號Spd’的高狀態(tài)斷開重置路徑RP。在反相電路140根據電平移位信號Sls產生內部信號Si之后，拉降單元124響應于內部信號Si的低狀態(tài)(即，接地電壓GND)被斷開。因此，電平移位器120的漏電流路徑可以通過拉降單元124的關閉而被斷開。

另一方面，當外部信號Spd為低狀態(tài)時，拉升單元122被關閉以及重置電路130響應于經限制的外部信號Spd’分別提供重置路徑RP，以拉降電平移位信號Sls至低狀態(tài)(即，接地電壓GND)。在重置路徑RP被提供以拉降電平移位信號Sls至接地電壓GND之后，反相電路140根據具有接地電壓GND的電平移位信號Sls產生在高狀態(tài)的內部信號Si，以及開啟拉降單元124以重置電平移位器120。因此，電平移位器120的漏電流路徑可以通過拉升單元122的關閉而被斷開。

更具體來說，由于拉升單元122以及拉降單元124交互地被切換和非同步地被開啟，使得電平移位器120的漏電流路徑永遠被斷開。

圖2是依照本發(fā)明一實施例所示出的接收電路的電路示意圖。請參照圖2，接收電路200包括外部端210、電平移位器220、重置電路230、反相電路240以及電壓限制器250。在本發(fā)明的一實施例中，電平移位器220可以通過晶體管M1、M2以及電阻R實現(xiàn)，其中晶體管M1形成拉升單元222和晶體管M2形成拉降單元224。重置電路230可以通過晶體管M3、M4以及反相器INV1實現(xiàn)。反相電路240可以通過反相器INV2實現(xiàn)。此外，晶體管M1～M4可以通過N通道金氧半(N-Channel MOS，NMOS)晶體管實現(xiàn)，每一個晶體管M1～M4具有第一端(例如，漏極端)、第二端(例如，源極端)以及控制端(例如，柵極端)，但本發(fā)明不限于此。

在電平移位器220中，晶體管M1的漏極端耦接供應電壓VCC。晶體管M1的源極端耦接反相器INV2的輸入端，其在供應電壓VCC與接地電壓GND之間運作，用以輸出電平移位信號Sls。晶體管M1的柵極端經由電壓限制器250耦接外部端210。電阻R的第一端耦接晶體管M1的源極端。晶體管M2的漏極端耦接電阻R的第二端。晶體管M2的源極端耦接具有接地電壓GND的接地端。此外，晶體管M2的柵極端耦接反相器INV2的輸出端，用以接收內部信號Si。

在重置電路230中，晶體管M3的漏極端經由電壓限制器250耦接外部端210。晶體管M3的柵極端耦接供應電壓VCC。晶體管M3的源極端耦接反相器INV1的輸入端。反相器INV1在供應電壓VCC與接地電壓GND之間運作。晶體管M4的漏極端耦接電阻R的第二端和晶體管M2的漏極端。晶體管M4的源極端耦接接地電壓GND。晶體管M4的柵極端耦接反相器INV1的輸出端。在本實施例中，重置路徑RP經由晶體管M4被開啟而被提供，并且重置路徑RP經由晶體管M4被關閉而被斷開。換句話說，晶體管M4形成重置路徑RP。

在反相電路240中，反相器INV2從輸入端接收電平移位信號Sls并反轉電平移位信號Sls，以從輸出端輸出內部信號Si。

基于信號時序波形(signal timing waveforms)，接收電路200的運作描述如下。圖3A～3C是依照本發(fā)明一實施例所示出的接收電路從低狀態(tài)切換至高狀態(tài)的等效電路示意圖。圖4是依照本發(fā)明一實施例所示出圖3A～3C的接收電路的信號波形示意圖。

請同時參照圖3A和圖4，當外部信號Spd從低狀態(tài)(例如，接地電壓GND)切換至高狀態(tài)(例如，供應電壓VDD)時，當外部信號Spd的電壓電平低于限制電壓Vlim(例如，2.8V)時，電壓限制器250直接傳送所接收的外部信號Spd作為經限制的外部信號Spd’至電平移位器220和重置電路230。當外部信號Spd的電壓電平高于限制電壓Vlim時，電壓限制器250可維持外部信號Spd的電壓電平于限制電壓Vlim，并輸出此電壓作為經限制的外部信號Spd’。換句話說，在外部信號Spd的上升緣(rising edge)期間，電壓限制器250追蹤(或檢測)外部信號Spd。詳言之，當外部信號Spd接近限制電壓Vlim時，外部信號Spd的電壓電平被限制至限制電壓Vlim，并 輸出以作為經限制的外部信號Spd’。

接下來，經限制的外部信號Spd’在高狀態(tài)被傳送至晶體管M1的柵極端，其中此信號開啟晶體管M1。同時，經限制的外部信號Spd’在高狀態(tài)經由晶體管M3被傳送至反相器INV1的輸入端，其中反相器INV1反轉經限制的外部信號Spd’并在低狀態(tài)輸出信號以關閉耦接至反相器INV1的輸出端的晶體管M4。換句話說，在等效電路的配置之下，晶體管M4響應于反相器INV1的輸出端而被關閉，以斷開重置路徑RP。

請同時參照圖3B和圖4，在重置路徑RP已被斷開和晶體管M1已被開啟之后，開啟的晶體管M1導致電平移位信號Sls從接地電壓GND上升至供應電壓VCC，并實質上地維持在供應電壓VCC。反相器INV2接著反轉電平移位信號Sls以在低狀態(tài)產生內部信號Si，并且反饋內部信號Si至晶體管M2的柵極端，其響應于在低狀態(tài)的內部信號Si而關閉晶體管M2。

請同時參照圖3C和圖4，在等效電路的配置中，晶體管M1被開啟，以響應于在高狀態(tài)(例如，供應電壓GND)的外部信號Spd拉降內部信號Si至低狀態(tài)(例如，接地電壓GND)。電平移位器220的漏電流路徑由于晶體管M2和M4被關閉而被斷開。

圖5A～5B是依照本發(fā)明一實施例所示出的接收電路從高狀態(tài)切換至低狀態(tài)的等效電路示意圖。圖6是依照本發(fā)明一實施例所示出圖5A～5B的接收電路的信號波形示意圖。

請同時參照圖5A和圖6，當外部信號Spd從高狀態(tài)(例如，供應電壓VDD)切換至低狀態(tài)(例如，接地電壓GND)時，通過電壓限制器250產生的經限制的外部信號Spd’的電壓電平從限制電壓Vlim降低至接地電壓GND。

接著，在低狀態(tài)經限制的外部信號Spd’被傳送至晶體管M1的柵極端，其關閉晶體管M1。同時，經限制的外部信號Spd’經由晶體管M3被傳送至反相器INV1的輸入端，其中反相器INV1反轉在低狀態(tài)經限制的外部信號Spd’并輸出在高狀態(tài)的信號以開啟晶體管M4。換言之，在圖5A所示的等效電路的配置之下，晶體管M4響應于反相器INV1的輸出而被開啟，從而提供重置路徑RP。應該注意的是，此時(即，外部信號Spd從高狀態(tài)切換至低狀態(tài)的初期)，晶體管M2(于圖5A中未示出)仍然在關閉狀態(tài)，原因在 于內部信號Si還未被拉升至高狀態(tài)。

請同時參照圖5B和圖6，在重置路徑RP被提供和晶體管M1被關閉之后，開啟的晶體管M4導致電壓電平移位信號Sls從供應電壓VCC降低至接地電壓GND，并且實質地維持在接地電壓GND。反相器INV2接著反轉電平移位信號Sls，以在高狀態(tài)產生內部信號Si并反饋內部信號Si至晶體管M2的柵極端，以響應內部信號Si而開啟晶體管M2。在圖5B所示的等效電路的配置之下，晶體管M1被關閉以及晶體管M2和M4被開啟，以響應在低狀態(tài)(例如，接地電壓GND)的外部信號Spd拉升內部信號Si至高狀態(tài)(例如，供應電壓VCC)。電平移位器220的漏電流路徑由于晶體管M1被關閉而被斷開。

應該注意的是，晶體管M1的臨界電壓在上述提到的等效電路配置中被忽視，但本發(fā)明并不限于此。若將晶體管M1的臨界電壓納入考量，電平移位信號Sls的電壓電平應被維持在大約0.4V左右。

綜上所述，本發(fā)明的實施例提供一種接收電路，其通過采用具有拉升單元及拉降單元的電平移位器，能夠反轉外部信號為具有低漏電流的內部信號。由于拉升單元及拉降單元響應于外部信號和內部信號被交替地切換，電平移位器的漏電流路徑可以永遠被斷開，進而降低流經電平移位器的漏電流的功率耗損。

最后應說明的是：以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發(fā)明各實施例技術方案的范圍。