鎖相環(huán)電路及射頻收發(fā)芯片的制作方法
【專利摘要】本實用新型提供了一種鎖相環(huán)電路及射頻收發(fā)芯片，鎖相環(huán)電路包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器、分頻器以及VCO頻率曲線確定電路，其中：所述VCO頻率曲線確定電路包括第一計數(shù)器、第二計數(shù)器、數(shù)字邏輯控制電路以及寄存器組；所述第一計數(shù)器的輸入端輸入?yún)⒖紩r鐘信號；所述第二計數(shù)器的輸入端電連接至所述分頻器的輸出端；所述數(shù)字邏輯控制電路的輸入端輸入目標(biāo)頻率；所述數(shù)字邏輯控制電路電連接至所述壓控振蕩器、所述低通濾波器的輸入端、所述第一計數(shù)器、所述第二計數(shù)器以及所述寄存器。本實用新型可以實現(xiàn)目標(biāo)頻率的快速鎖定。
【專利說明】鎖相環(huán)電路及射頻收發(fā)芯片
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及通信【技術(shù)領(lǐng)域】，尤其涉及一種鎖相環(huán)電路及射頻收發(fā)芯片。
【背景技術(shù)】
[0002]鎖相環(huán)(PLL,Phase Locked Loop)電路是射頻收發(fā)芯片的重要組成部分之一。請參考圖1，圖1是現(xiàn)有技術(shù)中鎖相環(huán)電路的結(jié)構(gòu)示意圖。如圖所示，鎖相環(huán)電路包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器以及分頻器，其中，鑒頻鑒相器具有兩個輸入端，其中一個輸入端輸入?yún)⒖紩r鐘信號，鑒頻鑒相器的輸出端電連接至荷泵的輸入端，電荷泵的輸出端電連接至低通濾波器的輸入端，低通濾波器的輸出端電連接至壓控振蕩器的輸入端，壓控振蕩器的輸出端電連接至分頻器的輸入端，分頻器的輸出端電連接至鑒頻鑒相器的另一個輸入端以形成反饋電路。鎖相環(huán)電路鎖定目標(biāo)頻率的過程如下:鑒頻鑒相器對參考時鐘信號和壓控振蕩器輸出信號經(jīng)分頻后所得到的信號進(jìn)行比較，得到相位誤差信號，該相位誤差信號經(jīng)過電荷泵和低通濾波器之后形成壓控振蕩器的控制電壓，該控制電壓作用于壓控振蕩器使其輸出信號的頻率向目標(biāo)頻率逐步靠攏，直至壓控振蕩器輸出信號的頻率等于目標(biāo)頻率，此時，鎖相環(huán)電路完成目標(biāo)頻率的鎖定。
[0003]在現(xiàn)有技術(shù)中，射頻收發(fā)芯片對鎖相環(huán)電路提出了越來越高的要求。除了快的鎖定速度之外，還希望鎖相環(huán)電路具有寬的頻率調(diào)諧范圍以及低的相位噪聲，但是，頻率調(diào)諧范圍、鎖定速度以及相位噪聲三者之間是相互制約的。具體地，如果希望鎖相環(huán)電路達(dá)到寬的頻率調(diào)諧范圍，通常需要將總的頻率調(diào)諧范圍分為多段，每一段由壓控振蕩器的一條頻率曲線(下文中稱為VCO頻率曲線)進(jìn)行覆蓋，這種情況下，每條VCO頻率曲線的增益將會較小，不會制約相位噪聲，但鎖相環(huán)電路在每次鎖定目標(biāo)頻率前要先采用相應(yīng)的算法確定要其工作的VCO頻率曲線，當(dāng)頻率調(diào)諧范圍較大、VCO頻率曲線數(shù)量較多時，例如圖2所示的64條VCO頻率曲線，查找和確定VCO頻率曲線的時間將會較長，無法達(dá)到快速鎖定的要求。在頻率調(diào)諧范圍不變的前提下，如果減少VCO頻率曲線的數(shù)量，固然可以減小鎖定時間，但會使每條VCO頻率曲線的增益增大，從而導(dǎo)致相位噪聲的惡化。
實用新型內(nèi)容
[0004]為了克服現(xiàn)有技術(shù)中的上述缺陷，本實用新型提供了一種鎖相環(huán)電路，該鎖相環(huán)電路包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器、分頻器以及VCO頻率曲線確定電路，其中:
[0005]所述VCO頻率曲線確定電路包括第一計數(shù)器、第二計數(shù)器、數(shù)字邏輯控制電路以及寄存器組；
[0006]所述第一計數(shù)器的輸入端輸入?yún)⒖紩r鐘信號；
[0007]所述第二計數(shù)器的輸入端電連接至所述分頻器的輸出端；
[0008]所述數(shù)字邏輯控制電路的輸入端輸入目標(biāo)頻率；
[0009]所述數(shù)字邏輯控制電路電連接至所述壓控振蕩器、所述低通濾波器的輸入端、所述第一計數(shù)器、所述第二計數(shù)器以及所述寄存器組。
[0010]相應(yīng)地，本實用新型還提供了一種射頻收發(fā)芯片，該射頻收發(fā)芯片包括上述鎖相環(huán)電路。
[0011]本實用新型提供的鎖相環(huán)電路及射頻收發(fā)芯片具有以下優(yōu)點:鎖相環(huán)電路在啟動時，首先確定所有VCO頻率曲線中每條頻率曲線的中心頻率并對其進(jìn)行記錄，當(dāng)鎖相環(huán)電路需要鎖定目標(biāo)頻率時，可以根據(jù)記錄直接選定中心頻率與目標(biāo)頻率最為接近的VCO頻率曲線并使壓控振蕩器工作在該VCO頻率曲線上，省卻了傳統(tǒng)鎖相環(huán)電路每次都要查找確定所需VCO頻率曲線的過程。因此，與傳統(tǒng)鎖相環(huán)電路相比，在頻率調(diào)諧范圍以及相位噪聲相同的前提下，本實用新型所提供的鎖相環(huán)電路可以更快地實現(xiàn)目標(biāo)頻率的鎖定。
【專利附圖】

【附圖說明】
[0012]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本實用新型的其它特征、目的和優(yōu)點將會變得更明顯:
[0013]圖1是現(xiàn)有技術(shù)中鎖相環(huán)電路的結(jié)構(gòu)示意圖；
[0014]圖2是64條VCO頻率曲線的示意圖；
[0015]圖3是根據(jù)本實用新型的鎖相環(huán)電路的一個【具體實施方式】的結(jié)構(gòu)示意圖；
[0016]圖4是根據(jù)本實用新型的鎖相環(huán)電路的另一個【具體實施方式】的結(jié)構(gòu)示意圖。
[0017]附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
【具體實施方式】
[0018]為使本實用新型的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合對本實用新型的實施例作詳細(xì)描述。
[0019]本實用新型提供了一種鎖相環(huán)電路。請參考圖3，圖3是根據(jù)本實用新型的鎖相環(huán)電路的一個【具體實施方式】的結(jié)構(gòu)示意圖。如圖所示，該鎖相環(huán)電路包括該鎖相環(huán)電路包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器、分頻器以及VCO頻率曲線確定電路，其中:所述VCO頻率曲線確定電路包括第一計數(shù)器、第二計數(shù)器、數(shù)字邏輯控制電路以及寄存器組；所述第一計數(shù)器的輸入端輸入?yún)⒖紩r鐘信號；所述第二計數(shù)器的輸入端電連接至所述分頻器的輸出端；所述數(shù)字邏輯控制電路的輸入端輸入目標(biāo)頻率；所述數(shù)字邏輯控制電路電連接至所述壓控振蕩器、所述低通濾波器的輸入端、所述第一計數(shù)器、所述第二計數(shù)器以及所述寄存器組。
[0020]下面，對本實用新型所提供的鎖相環(huán)電路的結(jié)構(gòu)及其工作過程進(jìn)行詳細(xì)說明。
[0021]具體地，鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器以及分頻器形成一個反饋電路，其中，鑒頻鑒相器具有兩個輸入端以及一個輸出端，鑒頻鑒相器的一個輸入端輸入?yún)⒖紩r鐘信號，該參考時鐘信號可以由例如晶體振蕩器等信號源提供，鑒頻鑒相器的另一個輸入端與分頻器的輸出端連接，接收分頻器輸出的反饋信號。鑒頻鑒相器根據(jù)參考時鐘和反饋信號生成相位誤差信號，并通過輸出端將該相位誤差信號傳送至電荷泵的輸入端，電荷泵收到相位誤差信號后根據(jù)該相位誤差信號生成連續(xù)的模擬信號，并將該模擬信號通過輸出端發(fā)送至低通濾波器的輸入端，低通濾波器濾除該模擬信號的高頻部分后通過輸出端將其發(fā)送至壓控振蕩器，作為壓控振蕩器的控制電壓VCT&，壓控振蕩器在該控制電壓Vcm的作用下輸出信號，并將輸出信號通過輸出端發(fā)送至分頻器的輸入端，分頻器接收到輸入信號后對該輸出信號進(jìn)行分頻以得到反饋信號，并將該反饋信號發(fā)送至鑒頻鑒相器。
[0022]所述VCO頻率曲線確定電路包括第一計數(shù)器、第二計數(shù)器、寄存器組以及數(shù)字邏輯控制電路。其中，所述第一計數(shù)器的輸入端接收參考時鐘信號，在本實施例中，該參考時鐘信號與鑒頻鑒相器輸入端接收的參考時鐘信號由同一信號源提供，所述第二計數(shù)器的輸入端電連接至所述分頻器的輸出端，接收壓控振蕩器輸出信號經(jīng)分頻后得到的反饋信號，所述數(shù)字邏輯控制電路的輸入端用于接收鎖相環(huán)電路的目標(biāo)頻率。在VCO頻率曲線確定電路內(nèi)部，所述數(shù)字邏輯控制電路分別與第一計數(shù)器、第二計數(shù)器以及寄存器組電連接；在VCO頻率曲線確定電路的外部，所述數(shù)字邏輯控制電路的兩路輸出信號中一路連接至壓控振蕩器，另一路連接至低通濾波器的輸入端。
[0023]VCO頻率曲線確定電路的工作過程主要包括兩個階段，分別為建表階段和工作階段。下面對VCO頻率曲線確定電路的工作過程進(jìn)行具體說明。
[0024]鎖相環(huán)啟動后，VCO頻率曲線確定電路首先進(jìn)入建表階段。以64條VCO頻率曲線為例，針對于序號為K的VCO頻率曲線來說，其中K=l，2，3...64，建表過程如下:
[0025]a)數(shù)字邏輯控制電路輸出設(shè)定電壓至低通濾波器的輸入端，該設(shè)定電壓經(jīng)過低通濾波器之后形成壓控振蕩器的控制電壓V.，其中，該設(shè)定電壓的大小等于第K條VCO頻率曲線所對應(yīng)的控制電壓工作范圍的中間值；
[0026]b)數(shù)字邏輯控制電路向第一計數(shù)器以及第二計數(shù)器發(fā)送控制信號，第一計數(shù)器在控制信號的作用下根據(jù)參考時鐘產(chǎn)生一個長度為T的時間窗口，第二計數(shù)器在控制信號的作用下在該長度為T的時間窗口內(nèi)對壓控振蕩器輸出信號分頻后得到的反饋信號的脈沖進(jìn)行計數(shù)，得到該時間窗口內(nèi)的脈沖數(shù)(用Nt表示)；
[0027]c)數(shù)字邏輯控制電路根據(jù)T及Nt計算出此時VCO的振蕩頻率(即VCO頻率曲線的中心頻率)為Fvco=NT*M/Ta，其中M表示分頻比，并將Fvaj的數(shù)值與該VCO頻率曲線的序號K發(fā)送至寄存器組中進(jìn)行存儲。
[0028]重復(fù)上述步驟a至C，直到遍歷全部64條VCO頻率曲線，則建表階段結(jié)束。
[0029]建表階段結(jié)束之后，鎖相環(huán)電路進(jìn)入工作階段。當(dāng)數(shù)字邏輯控制電路接收到壓控振蕩器所需要輸出的目標(biāo)頻率后，數(shù)字邏輯控制電路首先將目標(biāo)頻率與寄存器組中存儲的中心頻率進(jìn)行比較，找出中心頻率與目標(biāo)頻率最接近的VCO頻率曲線的序號；接著，數(shù)字邏輯控制電路將該VCO頻率曲線所對應(yīng)的序號發(fā)送至壓控振蕩器。壓控振蕩器根據(jù)VCO頻率曲線的序號調(diào)整其輸出信號，使其工作在該VCO頻率曲線上，此時，若壓控振蕩器的輸出信號的頻率恰好等于目標(biāo)頻率，則鎖相環(huán)電路完成目標(biāo)頻率的鎖定，若壓控振蕩器的輸出信號的頻率不等于目標(biāo)頻率，則鎖相環(huán)電路繼續(xù)進(jìn)行目標(biāo)頻率的鎖定，由于此時壓控振蕩器的輸出信號的頻率已經(jīng)比較接近目標(biāo)頻率，因此很快即可鎖定目標(biāo)頻率。
[0030]進(jìn)一步地，本實用新型所提供的鎖相環(huán)電路還包括監(jiān)測電路。低通濾波器輸出控制電壓Vcm至壓控振蕩器的同時，也將該控制電壓Vcm通過傳送至監(jiān)測電路。其中，鎖相環(huán)電路鎖定目標(biāo)頻率后，如果外界因素(例如溫度等)發(fā)生變化，將會導(dǎo)致壓控振蕩器輸出信號的頻率偏離目標(biāo)頻率，此時壓控振蕩器的控制電壓也會發(fā)生改變，監(jiān)測電路接收到該控制電壓后判斷該控制電壓VCT&是否位于預(yù)設(shè)電壓范圍內(nèi)，若該控制電壓VCTm超出所述預(yù)設(shè)電壓范圍，則說明壓控振蕩器不再適合工作在當(dāng)前的VCO頻率曲線上，此時監(jiān)測電路將向數(shù)字邏輯控制電路發(fā)出報警信號，數(shù)字邏輯控制電路根據(jù)該報警信號從寄存器組中相應(yīng)確定一條新的VCO頻率曲線，并將該新的VCO頻率曲線的序號發(fā)送至壓控振蕩器令其工作在新的VCO頻率曲線上。下面，將以一個具體實施例對監(jiān)測電路的結(jié)構(gòu)以及工作過程進(jìn)行詳細(xì)說明。
[0031]請參考圖4，圖4是根據(jù)本實用新型的鎖相環(huán)電路的另一個【具體實施方式】的結(jié)構(gòu)示意圖。其中，圖4與圖3的區(qū)別在于，圖4所示的鎖相環(huán)電路進(jìn)一步包括監(jiān)測電路。為了簡明起見，在此僅對監(jiān)測電路進(jìn)行說明，而圖4中與圖3所示結(jié)構(gòu)相同的部分請參考前文中的相應(yīng)描述。如圖4所示，所述監(jiān)測電路包括參考電壓生成電路、第一比較器、第二比較器以及邏輯判斷電路。所述參考電壓生成電路電連接至所述第一比較器和所述第二比較器；所述低通濾波器的輸出端電連接至所述第一比較器和所述第二比較器；所述第一比較器和所述第二比較器電連接至所述邏輯判斷電路；所述邏輯判斷電路電連接至VCO頻率曲線確定電路中的數(shù)字邏輯控制電路。
[0032]具體地，參考電壓生成電路生成預(yù)設(shè)電壓范圍的兩個端點值，即第一閾值電壓Vh和第二閾值電壓\，其中，第一閾值電SVh的數(shù)值高于第二閾值電壓'的數(shù)值。參考電壓生成電路通過兩個輸出端將第一閾值電壓Vh和第二閾值電壓\分別傳送至第一比較器和第二比較器。
[0033]第一比較器具有兩個輸入端以及一個輸出端。其中，第一比較器的一個輸入端接收參考電壓生成電路傳送的第一閾值電壓Vh,另一個輸入端口接收從壓控振蕩器的輸入端口傳送的壓控振蕩器的控制電壓Vcm。第一比較器接收到壓控振蕩器的控制電壓Vcm以及第一閾值電壓Vh之后，對其二者進(jìn)行比較，并通過輸出端將該比較結(jié)果傳送至邏輯判斷電路。
[0034]第二比較器具有兩個輸入端以及一個輸出端。其中，第二比較器的一個輸入端接收參考電壓生成電路傳送的第二閾值電壓\，另一個輸入端口接收從壓控振蕩器的輸入端口傳送的壓控振蕩器的控制電壓Vcm。第二比較器接收到壓控振蕩器的控制電壓Vcm以及第二閾值電壓'之后，對其二者進(jìn)行比較，并通過輸出端將該比較結(jié)果傳送至邏輯判斷電路。
[0035]邏輯判斷電路根據(jù)第一比較器和第二比較器傳送的比較結(jié)果做出判斷，其中，若控制電壓Vcm小于第一閾值電壓Vh并且大于第二閾值電壓\，這種情況表明壓控振蕩器可以繼續(xù)工作在當(dāng)前的VCO頻率曲線上；若控制電壓Vem大于第一閾值電壓Vh或者控制電壓V.小于第二閾值電壓'，則說明控制電壓V.超出了預(yù)設(shè)電壓范圍，這種情況表明壓控振蕩器不再適合工作在當(dāng)前的VCO頻率曲線上，此時，邏輯判斷電路將通過輸出端向數(shù)字邏輯控制電路發(fā)送報警信號。數(shù)字邏輯控制電路收到報警信號后，根據(jù)報警信號控制VCO頻率曲線序號的增加(例如加I)或減小(例如減1)，并將新的VCO頻率曲線的序號發(fā)送至壓控振蕩器，從而使得壓控振蕩器可以再次快速鎖定在新的VCO頻率曲線上。
[0036]根據(jù)本實用新型的另一方面，還提供了一種射頻收發(fā)芯片，該射頻收發(fā)芯片中包括前述鎖相環(huán)電路。需要說明的是，凡是需要采用鎖相環(huán)電路的射頻收發(fā)芯片均包括在本實用新型所保護(hù)的范圍內(nèi)，為了簡明起見，在此不再對射頻收發(fā)芯片的所有可能結(jié)構(gòu)進(jìn)行
列舉。
[0037]對于本領(lǐng)域技術(shù)人員而言，顯然本實用新型不限于上述示范性實施例的細(xì)節(jié)，而且在不背離本實用新型的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本實用新型。因此，無論從哪一點來看，均應(yīng)將實施例看作是示范性的，而且是非限制性的，本實用新型的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化涵括在本實用新型內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。此外，顯然“包括”一詞不排除其他部件、單元或步驟，單數(shù)不排除復(fù)數(shù)。系統(tǒng)權(quán)利要求中陳述的多個部件、單元或裝置也可以由一個部件、單元或裝置通過軟件或者硬件來實現(xiàn)。
[0038]本實用新型提供的鎖相環(huán)電路及射頻收發(fā)芯片具有以下優(yōu)點:鎖相環(huán)電路在啟動時，首先確定所有VCO頻率曲線中每條頻率曲線的中心頻率并對其進(jìn)行記錄，當(dāng)鎖相環(huán)電路需要鎖定目標(biāo)頻率時，可以根據(jù)記錄直接選定中心頻率與目標(biāo)頻率最為接近的VCO頻率曲線并使壓控振蕩器工作在該VCO頻率曲線上，省卻了傳統(tǒng)鎖相環(huán)電路每次都要查找確定所需VCO頻率曲線的過程。因此，與傳統(tǒng)鎖相環(huán)電路相比，在頻率調(diào)諧范圍以及相位噪聲相同的前提下，本實用新型所提供的鎖相環(huán)電路可以更快地實現(xiàn)目標(biāo)頻率的鎖定。
[0039]以上所揭露的僅為本實用新型的幾種較佳的實施例而已，當(dāng)然不能以此來限定本實用新型之權(quán)利范圍，因此依本實用新型權(quán)利要求所作的等同變化，仍屬本實用新型所涵蓋的范圍。
【權(quán)利要求】
1.一種鎖相環(huán)電路，包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器以及分頻器，其特征在于，該鎖相環(huán)電路還包括VCO頻率曲線確定電路，其中: 所述VCO頻率曲線確定電路包括第一計數(shù)器、第二計數(shù)器、數(shù)字邏輯控制電路以及寄存器組； 所述第一計數(shù)器的輸入端輸入?yún)⒖紩r鐘信號； 所述第二計數(shù)器的輸入端電連接至所述分頻器的輸出端； 所述數(shù)字邏輯控制電路的輸入端輸入目標(biāo)頻率； 所述數(shù)字邏輯控制電路電連接至所述壓控振蕩器、所述低通濾波器的輸入端、所述第一計數(shù)器、所述第二計數(shù)器以及所述寄存器組。
2.根據(jù)權(quán)利要求1所述的鎖相環(huán)電路，其特征在于，所述鎖相環(huán)電路還包括監(jiān)測電路，其中: 所述監(jiān)測電路包括參考電壓生成電路、第一比較器、第二比較器以及邏輯判斷電路； 所述參考電壓生成電路電連接至所述第一比較器和所述第二比較器； 所述低通濾波器的輸出端電連接至所述第一比較器和所述第二比較器； 所述第一比較器和所述第二比較器電連接至所述邏輯判斷電路； 所述邏輯判斷電路電連接至所述數(shù)字邏輯控制電路。
3.一種射頻收發(fā)芯片，其特征在于，該射頻收發(fā)芯片包括如權(quán)利要求1或2所述的鎖相環(huán)電路。
【文檔編號】H03L7/099GK203813765SQ201420191100
【公開日】2014年9月3日 申請日期:2014年4月18日 優(yōu)先權(quán)日:2014年4月18日
【發(fā)明者】楊清華, 楊沛鋒 申請人:上海翰微電子技術(shù)有限公司