一種降低數(shù)字預(yù)失真中adc采樣速率的方法及裝置制造方法
【專利摘要】本發(fā)明提出了一種降低數(shù)字預(yù)失真中ADC采樣速率的方法及裝置，所述方法包括如下步驟：采用平移輸入方式將功率放大器的輸入信號與輸出信號進行時間對齊；通過正向模型估計出所述功率放大器的正向模型參數(shù)；根據(jù)估計得到的正向模型參數(shù)，估計所述功率放大器的滿采樣率輸出信號；根據(jù)估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預(yù)失真器的參數(shù)；將所述預(yù)失真參數(shù)復(fù)制到預(yù)失真器以進行數(shù)字預(yù)失真處理。本發(fā)明大幅度了降低設(shè)備對高速ADC的需求。
【專利說明】一種降低數(shù)字預(yù)失真中ADC采樣速率的方法及裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及數(shù)字預(yù)失真處理【技術(shù)領(lǐng)域】，特別涉及一種降低數(shù)字預(yù)失真中ADC采樣 速率的方法及裝置。
【背景技術(shù)】
[0002] 隨著通信技術(shù)的發(fā)展，寬帶信號和復(fù)雜的調(diào)制方式被應(yīng)用其中。例如： QPSKQuadrature Phase Shift Keying，正交相移鍵控）、16QAM(Quadrature Amplitude Modulation，正交幅度調(diào)制）、64QAM等，復(fù)雜的調(diào)制方式將會帶來誤差向量幅度（EVM， Error Vector Magnitude)和鄰近信道功率比（ACPR)的惡化，預(yù)失真技術(shù)也被應(yīng)用其中，而 目前研究較多的是數(shù)字預(yù)失真技術(shù)。
[0003] 圖1示出了現(xiàn)有的基于間接學(xué)習(xí)的數(shù)字預(yù)失真系統(tǒng)。從圖1看出，現(xiàn)有的基于間接 學(xué)習(xí)的數(shù)字預(yù)失真系統(tǒng)包括功率放大器（PA,Power Amplifier)、衰減控制裝置5'、上下變頻 器、ADC采樣裝置6'、DAC采樣裝置7'、預(yù)失真器4'和預(yù)失真器復(fù)制模塊3'。在數(shù)字預(yù)失 真系統(tǒng)中，由于功率放大器的非線性特性造成輸出夾雜了三階交調(diào)和五階交調(diào)分量，導(dǎo)致 輸出信號帶寬為原來的3倍甚至5倍。對于一個寬帶的發(fā)射機系統(tǒng)，假若信號帶寬為40M， ADC的采樣率需要200M以上才能將整個帶寬內(nèi)的失真情況采集下來，而高精度高速ADC的 價格較高，這也是目前寬帶通信系統(tǒng)數(shù)字預(yù)失真應(yīng)用的一個缺點。
【發(fā)明內(nèi)容】
[0004] 本發(fā)明的目的旨在至少解決所述技術(shù)缺陷之一。
[0005] 為此，本發(fā)明的一個目的在于提出一種降低數(shù)字預(yù)失真中ADC采用速率的方法， 該方法大幅度了降低設(shè)備對高速ADC的需求。
[0006] 為了實現(xiàn)上述目的，本發(fā)明一方面的實施例提供一種降低數(shù)字預(yù)失真中ADC采用 速率的方法，包括如下步驟：
[0007] Sl :米用平移輸入方式將功率放大器的輸入信號與輸出信號進行時間對齊，其中 所述
[0008] 輸出信號為ADC米樣數(shù)據(jù)；
[0009] S2 :根據(jù)時間對齊后的輸入信號和輸出信號，建立正向模型，通過正向模型估計出 所述功率放大器的正向模型參數(shù)；
[0010] S3 :根據(jù)估計得到的正向模型參數(shù)，估計所述功率放大器的滿采樣率輸出信號；
[0011] S4:根據(jù)估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立 逆向模型，估計出預(yù)失真器的參數(shù)；以及
[0012] S5 :將所述預(yù)失真參數(shù)復(fù)制到預(yù)失真器以進行數(shù)字預(yù)失真處理。
[0013] 根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采用速率的方法，采用低頻采樣作數(shù) 字預(yù)失真的方法，解決現(xiàn)有技術(shù)中需要將整個頻帶內(nèi)的失真信號全部采集下來的問題。本 發(fā)明通過先建立正向模型估計輸出然后再建立逆向模型作預(yù)失真器的參數(shù)，解決了在采樣 頻率在低于信號帶寬的情況下的進行數(shù)字預(yù)失真方法，大幅度了降低設(shè)備對高速ADC的需 求。
[0014] 進一步，所述采用平移輸入方式將功率放大器的輸入信號與ADC采樣數(shù)據(jù)進行對 齊，包括如下步驟：
[0015] 511:開始，令1^ = 0;
[0016] S12:將輸入信號向左和向右每隔N'平移一次，左右各平移N-I次，得到總共 2Ν-1個序列，分別記序號為-(Ν-1),…，0,…，（N-I)，然后將上述序列與輸出的低米樣率信 號進行相關(guān)運算，求得各相關(guān)峰，其中最大的序號為n e [-(N-I)，（N-I)]，將原來的輸入信 號平移n/Pfk代替輸入信號，
[0017] S13:比較誤差范圍N^k與所允許的最小模對齊精度e的大小，如果大于e，，則設(shè)置 k = k+Ι循環(huán)S12和S13,如果到達模型精度則終止循環(huán)；
[0018] S14:最終的延遲可以表示為Etu叫
[0019] 本發(fā)明的另一個目的在于提出一種降低數(shù)字預(yù)失真中ADC采樣速率的裝置，該裝 置大幅度了降低設(shè)備對高速ADC的需求。
[0020] 為了實現(xiàn)上述目的，本發(fā)明一方面的實施例提供一種降低數(shù)字預(yù)失真中ADC采樣 速率的裝置，包括：正向模型估計模塊，所述正向模型估計模塊的輸入端分別與ADC采樣裝 置和DAC采樣裝置相連，所述ADC采樣裝置通過下變頻器與衰減控制裝置相連，所述DAC采 樣裝置通過上變頻器與功率放大器相連，所述模型估計模塊用于采用平移輸入方式將所述 功率放大器的輸入信號與所述ADC采樣裝置的ADC采樣數(shù)據(jù)進行對齊，并通過正向模型估 計出所述功率放大器的正向模型參數(shù)；輸出補全模塊，所述輸出補全模塊的輸入端與所述 正向模型估計模塊的輸出端相連，所述輸出補全模塊的輸出端與預(yù)失真器的輸入端相連， 用于根據(jù)估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向模 型，估計出預(yù)失真器的參數(shù)；預(yù)失真器復(fù)制模塊，所述預(yù)失真復(fù)制模塊的輸出端與所述輸出 補全模塊的輸入端相連，用于將所述預(yù)失真參數(shù)復(fù)制到所述預(yù)失真器以進行數(shù)字預(yù)失真處 理。
[0021] 根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的裝置，采用低頻采樣作數(shù) 字預(yù)失真的方法，解決現(xiàn)有技術(shù)中需要將整個頻帶內(nèi)的失真信號全部采集下來的問題。本 發(fā)明通過先建立正向模型估計輸出然后再建立逆向模型作預(yù)失真器的參數(shù)，解決了在采樣 頻率在低于信號帶寬的情況下的進行數(shù)字預(yù)失真方法，大幅度了降低設(shè)備對高速ADC的需 求。
[0022] 進一步，所述正向模型估計模塊采用下述步驟將所述功率放大器的輸入信號與輸 出信號進行時間對齊：
[0023] 511:開始，令1^ = 0;
[0024] S12 :所述正向模型估計模塊將輸入信號向左和向右每隔N'平移一次，左 右各平移N-I次，得到總共2Ν-1個序列，分別記序號為-(Ν-1)，…，0,…，（N-I)，然后 將上述序列與輸出的低采樣率信號進行相關(guān)運算，求得各相關(guān)峰，其中最大的序號為 n e [-(N-l)，（Ν-1)]，將原來的輸入信號平移η/#代替輸入信號，
[0025] S13:所述正向模型估計模塊比較誤差范圍與所允許的最小模型對齊精度e的 大小，如果大于e，則設(shè)置k = k+Ι循環(huán)S12和S13,如果到達模型精度則終止循環(huán)；
[0026] S14:所述正向模型估計模塊設(shè)置最終的延遲可以表示為EtU?
[0027] 本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發(fā)明的實踐了解到。
【專利附圖】
【附圖說明】
[0028] 本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變 得明顯和容易理解，其中 ：
[0029] 圖1為現(xiàn)有技術(shù)的降低數(shù)字預(yù)失真中ADC采樣速率的裝置的示意圖；
[0030] 圖2為根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的方法的流程圖；
[0031] 圖3為根據(jù)本發(fā)明實施例的功率放大器輸入信號和ADC采集來的數(shù)據(jù)未對齊的示 意圖；
[0032] 圖4為根據(jù)本發(fā)明實施例的平移輸入信號后功率放大器輸入信號和ADC采集來的 數(shù)據(jù)對齊的示意圖；
[0033] 圖5為根據(jù)本發(fā)明實施例的估計出的輸出與真實輸出以及輸入的對比的示意圖；
[0034] 圖6為根據(jù)本發(fā)明實施例的AB類GaN功率放大器兩種方法的對比結(jié)果的示意圖；
[0035] 圖7為根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的裝置的示意圖。
【具體實施方式】
[0036] 下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0037] 本發(fā)明提供一種降低數(shù)字預(yù)失真中ADC采樣速率的方法及裝置，該方法 及裝置是針對通信、廣播、微波傳輸?shù)认到y(tǒng)中使用的射頻功率放大器的數(shù)字預(yù)失真 (DPD, DigitalPre-DistortiON)，采用本發(fā)明進行設(shè)計可以大幅度降低設(shè)備對高速ADC的 需求。
[0038] 本發(fā)明的核心思想在于正向模型對輸出采樣率的要求不明顯，而對輸入的采樣率 有較大的要求，可以通過正向模型估計出功率放大器的模型參數(shù)，然后估計出功率放大器 的滿采樣率輸出，然后再利用傳統(tǒng)的基于間接學(xué)習(xí)的方法進行數(shù)字預(yù)失真的實驗。
[0039] 下面參考圖2對本發(fā)明的降低數(shù)字預(yù)失真中ADC采樣速率的方法進行說明。設(shè) DAC的速率是信號帶寬的5倍，而ADC的采樣速率是信號帶寬的1/2倍。
[0040] 本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的方法，包括如下步驟：
[0041] 步驟Sl :采用平移輸入方式將功率放大器的輸入信號與輸出信號進行對齊。
[0042] 首先將輸入信號和輸出信號對齊，由于輸入信號和輸出信號的米樣率不同。其中， 輸出信號即為ADC采樣裝置輸出的ADC采樣數(shù)據(jù)，對齊方法的步驟如下：
[0043] 511:開始1^ = 0;
[0044] S12:將輸入信號向左和向右每隔N'平移一次，左右各平移N-I次，得到總共 2Ν-1個序列，分別記序號為-(N-I)，…，0,…，（N-I)，然后將這些序列與輸出的低采樣率信 號做相關(guān)運算，求得各相關(guān)峰，其中最大的序號為n e [-(N-I)，（N-I)]。將原來的輸入信號 平移n/N^k代替輸入信號。
[0045] S13:比較誤差范圍P與所允許的最小模型對齊精度e的大小，如果大于e，則設(shè) 置k = k+Ι循環(huán)步驟S12和S13,如果到達模型精度就終止循環(huán)。
[0046] 下面以采樣率降低倍數(shù)N = 10為例，對上述步驟進行詳細說明。其中，時間對其 誤差為le-4.那么需要循環(huán)4次。
[0047] 步驟 S11，設(shè)置 k = 0。
[0048] 步驟S12,將輸入信號向左和向右每平移單位記為一個序列，左右各平移N-I = 9次，總共2N-1 = 19個序列。然后從序列的開始處每隔10個數(shù)抽取一個，得到19個離散 的序列，分別與輸出做相關(guān)運算，找到最大的一個序列，記為n k，為整數(shù)（-9?9)，這樣就可 以把對齊時間誤差精確到N'然后平移輸入信號n/Nk以作為新的輸入信號。
[0049] 步驟S13,假設(shè)對齊精度要求為le-4,那么判斷是否小于le-4,如果小于就終 止，如果大于則設(shè)置k = k+Ι，然后循環(huán)步驟S12和步驟S13,直至達到精度le-4,則終止循 環(huán)。
[0050] 步驟S14,最終的延遲可計算為ELni/N1·
[0051] 在本步驟中，將輸入信號向左和向右每1/N個單位平移一次，分別抽取后與輸出 信號ADC采樣數(shù)據(jù)進行相關(guān)處理，找出最大者，即延遲的小數(shù)點后第一位，再將輸入信號平 移該單位。具體地，每〇次迭代都會使時間對齊的誤差變小，以N= 10為例，第一次使對齊 的可以使誤差在一個單位之內(nèi)。第一次迭代可以使對齊誤差在〇. 1個單位之內(nèi)，第二次就 0. 01個單位了。
[0052] 圖3示出了未對齊的功率放大器輸入信號和ADC采樣數(shù)據(jù)的圖像。圖4示出了平 移輸入信號后兩者對齊后的圖像。從圖4中可以看出，經(jīng)過步驟Sl，輸入信號和ADC采樣數(shù) 據(jù)已經(jīng)實現(xiàn)對齊。
[0053] 步驟S2 :根據(jù)對齊后的輸入信號和輸出信號，建立正向模型，通過正向模型估計 出功率放大器的正向模型參數(shù)。
[0054] 根據(jù)步驟Sl中對齊后的輸入信號和輸出信號建立正向模型，通過正向模型估計 出功率放大器的正向模型參數(shù)。
[0055] 步驟S3 :根據(jù)估計得到的正向模型參數(shù)，估計功率放大器的滿采樣率輸出信號。
[0056] 圖5為根據(jù)本發(fā)明實施例的估計出的輸出與真實輸出以及輸入的對比的示意圖。 從圖5中可以看出，估計得到的輸出信號與真實輸出信號差別非常小，一般來說經(jīng)過功率 放大器后輸出信號與輸入信號的NMSE (Normalized Mean Square Error,歸一化均方誤差） 在-25?30dB之間，而估計得到的輸出信號與真實輸出信號的匪SE在-40左右。如果不 經(jīng)過功率放大器，直接將信號源與頻譜儀相接，輸入信號與輸出信號的匪SE也是在-50dB 左右，可見估計的輸出信號可以作為真實輸出信號來應(yīng)用。
[0057] 步驟S4 :根據(jù)估計得到的功率放大器的輸出信號和實際功率放大器輸入信號建 立逆向模型，估計出預(yù)失真器的參數(shù)。
[0058] 步驟S5 :將預(yù)失真參數(shù)復(fù)制到預(yù)失真器以進行數(shù)字預(yù)失真處理。
[0059] 在實驗過程中，采用LTE20M的信號，通過高倍采樣率的輸入信號對欠采樣的輸出 信號進行估計得到的高倍采樣率的輸出信號，其與真實的高倍采樣率的輸出之間的匪SE 一般在_40dB左右。實驗中做了 ADC采樣率為DAC速率的1/10、1/40和1/80倍時的數(shù)字 預(yù)失真實驗，與直接用高倍采樣率輸出建立逆向模型得到的結(jié)果作對比，ACLR(Adjacent Channel Leakage Ratio,相鄰頻道泄漏比）基本無差別。為了驗證該方法的有效性，實驗 中對GaN，LDMOS的AB類功率放大器以及GaN的Doherty功率放大器進行驗證。圖6為根 據(jù)本發(fā)明實施例的AB類GaN功率放大器兩種方法的對比結(jié)果的示意圖。此前國際上已知 采用的最低的ADC采樣率也在一倍帶寬以上，而本發(fā)明提供的方法可以輕易實現(xiàn)ADC采樣 率在一倍帶寬下的數(shù)字預(yù)失真。
[0060] 根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的方法，采用低頻采樣作數(shù) 字預(yù)失真的方法，解決現(xiàn)有技術(shù)中需要將整個頻帶內(nèi)的失真信號全部采集下來的問題。本 發(fā)明通過先建立正向模型估計輸出然后再建立逆向模型作預(yù)失真器的參數(shù)，解決了在采樣 頻率在低于信號帶寬的情況下的進行數(shù)字預(yù)失真方法，大幅度了降低設(shè)備對高速ADC的需 求。
[0061] 下面參考圖7對本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的裝置進行描 述。
[0062] 如圖7所示，本發(fā)明實施例提供的降低數(shù)字預(yù)失真中ADC采樣速率的裝置，包括： 正向模型估計模塊1、輸出補全模塊2和預(yù)失真器復(fù)制模塊3。
[0063] 具體地，正向模型估計模塊1的輸入端分別與ADC采樣裝置6和DAC采樣裝置7 相連，其中ADC采樣裝置6通過下變頻器與衰減控制裝置5相連，DAC采樣裝置7通過上變 頻器與功率放大器PA相連。模型估計模塊1用于采用平移輸入方式將功率放大器PA的輸 入信號Xpd (η)與ADC采樣裝置6的ADC采樣數(shù)據(jù)Yd(n)進行對齊，并通過正向模型估計出 功率放大器PA的正向模型參數(shù)。
[0064] 具體地，正向模型估計模塊1將功率放大器PA的輸入信號Xpd (η)以預(yù)設(shè)間隔N 采樣，然后分成N份信號，將每份信號分別與ADC采樣數(shù)據(jù)Yd (η)進行相關(guān)處理以獲取整數(shù) 個延遲，將輸入信號平移該延遲個單位，然后將輸入信號向左和向右每一固定單位個單位 平移一次，該固定的時間平移距離是上一次循環(huán)的1/Ν。分別抽取后與ADC采樣數(shù)據(jù)Yd (η) 進行相關(guān)處理，，找到相關(guān)峰的最大值，再將輸入信號平移相當于該最大相關(guān)峰所在序列的 延遲，并通過判斷該循環(huán)所能達到的最小時間誤差是否小于所要求的時間誤差來決定是否 重復(fù)本步驟。
[0065] 正向模型估計模塊1采用下述步驟將功率放大器PA的輸入信號Xpd (η)與輸出信 號Yd (η)進行時間對齊：
[0066] 511:開始，令1^ = 0;
[0067] S12 :正向模型估計模塊1將輸入信號Xpd(n)向左和向右每隔ΝΛ平移一次，左 右各平移N-I次，得到總共2Ν-1個序列，分別記序號為-(N-I)，…，0,…，（N-I)，然后將 上述序列與輸出的低采樣率信號Yd(η)進行相關(guān)運算，求得各相關(guān)峰，其中最大的序號為 n e [-(N-I)，（N-I)]，將原來的輸入信號平移η/#代替輸入信號。
[0068] S13:正向模型估計模塊1比較誤差范圍P與所允許的最小模型對齊精度e的大 小，如果大于e，則設(shè)置k = k+Ι循環(huán)步驟S12和S13,如果到達模型精度則終止循環(huán)；
[0069] S14:正向模型估計模塊1設(shè)置最終的延遲可以表示為Σ^()η?/Λ^輸出補全模塊 2的輸入端與正向模型估計模塊1的輸出端相連，輸出補全模塊2的輸出端與預(yù)失真器4的 輸入端相連，用于根據(jù)估計得到的功率放大器PA的輸出信號和實際功率放大器輸入信號 建立逆向模型，從而估計出預(yù)失真器4的參數(shù)e (η)。
[0070] 預(yù)失真器復(fù)制模塊3的輸出端與輸出補全模塊2的輸入端相連，用于將預(yù)失真參 數(shù)e (η)復(fù)制到預(yù)失真器4,進行數(shù)字預(yù)失真處理。
[0071] 根據(jù)本發(fā)明實施例的降低數(shù)字預(yù)失真中ADC采樣速率的裝置，采用低頻采樣作數(shù) 字預(yù)失真的方法，解決現(xiàn)有技術(shù)中需要將整個頻帶內(nèi)的失真信號全部采集下來的問題。本 發(fā)明通過先建立正向模型估計輸出然后再建立逆向模型作預(yù)失真器的參數(shù)，解決了在采樣 頻率在低于信號帶寬的情況下的進行數(shù)字預(yù)失真方法，大幅度了降低設(shè)備對高速ADC的需 求。
[0072] 在本說明書的描述中，參考術(shù)語"一個實施例"、"一些實施例"、"示例"、"具體示 例"、或"一些示例"等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特 點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不 一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何 的一個或多個實施例或示例中以合適的方式結(jié)合。
[0073] 盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例 性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨 的情況下在本發(fā)明的范圍內(nèi)可以對上述實施例進行變化、修改、替換和變型。本發(fā)明的范圍 由所附權(quán)利要求極其等同限定。
【權(quán)利要求】
1. 一種降低數(shù)字預(yù)失真中ADC采樣速率的方法，其特征在于，包括如下步驟： 51 :米用平移輸入方式將功率放大器的輸入信號與輸出信號進行時間對齊，其中所述 輸出信號為ADC采樣數(shù)據(jù)； 52 :根據(jù)時間對齊后的輸入信號和輸出信號，建立正向模型，通過正向模型估計出所述 功率放大器的正向模型參數(shù)； 53 :根據(jù)估計得到的正向模型參數(shù)，估計所述功率放大器的滿采樣率輸出信號； S4:根據(jù)估計得到的所述功率放大器的輸出信號和實際功率放大器輸入信號建立逆向 模型，估計出預(yù)失真器的參數(shù)；以及 S5 :將所述預(yù)失真參數(shù)復(fù)制到預(yù)失真器以進行數(shù)字預(yù)失真處理。
2. 如權(quán)利要求1所述的降低數(shù)字預(yù)失真中ADC采樣速率的方法，其特征在于，所述采用 平移輸入方式將功率放大器的輸入信號與ADC采樣數(shù)據(jù)進行時間對齊，包括如下步驟： 511 :開始，令k=O; 512 :將輸入信號向左和向右每隔N'平移一次，左右各平移N-I次，得到總共2N-1個 序列，分別記序號為-(N-I)，...，0, ...，（N-I)，然后將上述序列與輸出的低采樣率信號進 行相關(guān)運算，求得各相關(guān)峰，其中最大的序號為ne[-(N-l)，（Ν-1)]，將原來的輸入信號平 移n/Pfk代替輸入信號， S13:比較誤差范圍N^k與所允許的最小模對齊精度e的大小，如果大于e，則設(shè)置k=k+Ι循環(huán)S12和S13,如果到達模型精度則終止循環(huán)； S14:最終的延遲可以表示為Σ?,η?/Λ^。
3. -種降低數(shù)字預(yù)失真中ADC采樣速率的裝置，其特征在于，包括： 正向模型估計模塊，所述正向模型估計模塊的輸入端分別與ADC采樣裝置和DAC采樣 裝置相連，所述ADC采樣裝置通過下變頻器與衰減控制裝置相連，所述DAC采樣裝置通過上 變頻器與功率放大器相連，所述模型估計模塊用于采用平移輸入方式將所述功率放大器的 輸入信號與所述ADC采樣裝置的ADC采樣數(shù)據(jù)進行對齊，并通過正向模型估計出所述功率 放大器的正向模型參數(shù)； 輸出補全模塊，所述輸出補全模塊的輸入端與所述正向模型估計模塊的輸出端相連， 所述輸出補全模塊的輸出端與預(yù)失真器的輸入端相連，用于根據(jù)估計得到的所述功率放大 器的輸出信號和實際功率放大器輸入信號建立逆向模型，估計出預(yù)失真器的參數(shù)；以及 預(yù)失真器復(fù)制模塊，所述預(yù)失真復(fù)制模塊的輸出端與所述輸出補全模塊的輸入端相 連，用于將所述預(yù)失真參數(shù)復(fù)制到所述預(yù)失真器以進行數(shù)字預(yù)失真處理。
4. 如權(quán)利要求3所述的降低數(shù)字預(yù)失真中ADC采樣速率的裝置，其特征在于，所述正向 模型估計模塊采用下述步驟將所述功率放大器的輸入信號與輸出信號進行時間對齊： 511 :開始，令k= 0 ; 512 :所述正向模型估計模塊將輸入信號向左和向右每隔N'平移一次，左右各 平移Ν-1次，得到總共2Ν-1個序列，分別記序號為-(Ν-1)，. . .，0,. . .，（Ν-1)，然后 將上述序列與輸出的低采樣率信號進行相關(guān)運算，求得各相關(guān)峰，其中最大的序號為 ne[-(N-l)，（Ν-1)]，將原來的輸入信號平移η/#代替輸入信號， S13:所述正向模型估計模塊比較誤差范圍N^k與所允許的最小模對齊精度e的大小， 如果大于e，則設(shè)置k=k+1循環(huán)S12和S13,如果到達模型精度則終止循環(huán)；S14:所述正向模型估計模塊設(shè)置最終的延遲可以表示為心.
【文檔編號】H03F1/32GK104320095SQ201410573047
【公開日】2015年1月28日 申請日期:2014年10月23日 優(yōu)先權(quán)日:2014年10月23日
【發(fā)明者】王宗浩, 陳文華, 蘇公喆 申請人:清華大學(xué)