一種數(shù)字化自動(dòng)電平控制方法
【專利摘要】本發(fā)明屬于信號(hào)源領(lǐng)域，具體公開了一種數(shù)字化自動(dòng)電平控制方法。所述數(shù)字化電平控制方法，采用如下控制步驟：由信號(hào)源輸出電路產(chǎn)生的信號(hào)進(jìn)入檢波器并產(chǎn)生檢波電壓；檢波電壓進(jìn)入ADC轉(zhuǎn)換電路進(jìn)行ADC采樣處理成數(shù)字信號(hào)并發(fā)送到FPGA電路，在FPGA電路中對該數(shù)字信號(hào)進(jìn)行放大及對數(shù)運(yùn)算得到與FPGA電路中存儲(chǔ)的功率參考電壓數(shù)據(jù)呈線性關(guān)系的電壓數(shù)據(jù)，然后將該電壓數(shù)據(jù)與功率參考電壓數(shù)據(jù)直接進(jìn)行比較；比較后的結(jié)果經(jīng)過比例轉(zhuǎn)換后進(jìn)入DAC轉(zhuǎn)換電路轉(zhuǎn)換成模擬控制電壓；模擬控制電壓經(jīng)過驅(qū)動(dòng)器反饋到信號(hào)源輸出電路中，實(shí)現(xiàn)對信號(hào)源輸出電路進(jìn)行功率穩(wěn)幅控制。本發(fā)明方法通過簡單的硬件電路設(shè)計(jì)，即可實(shí)現(xiàn)對通用信號(hào)源在一定功率范圍內(nèi)的精確輸出控制。
【專利說明】一種數(shù)字化自動(dòng)電平控制方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于信號(hào)源領(lǐng)域，具體涉及一種數(shù)字化自動(dòng)電平控制方法。

【背景技術(shù)】
[0002] 在通用信號(hào)源領(lǐng)域，一般要求輸出信號(hào)的幅度滿足一定的準(zhǔn)確度，為了實(shí)現(xiàn)對輸 出功率的精確控制，要用到自動(dòng)電平控制技術(shù)，以確保輸出功率的準(zhǔn)確度。自動(dòng)電平控制技 術(shù)是一種自動(dòng)、精確控制信號(hào)幅度的常用方法，它直接影響到信號(hào)源輸出信號(hào)的功率特性， 諸如精度及穩(wěn)定性等指標(biāo)。在通用信號(hào)源領(lǐng)域，傳統(tǒng)模擬自動(dòng)電平控制環(huán)路一般由功率監(jiān) 測電路、功率比較電路和控制電壓形成電路組成，環(huán)路框圖如圖1所示。
[0003] 由圖1可知，功率監(jiān)測電路，包括耦合器、檢波器和對數(shù)放大器，用于完成對功率 信號(hào)的模擬監(jiān)測功能；功率比較電路包括參考DAC和比較器，用于完成對監(jiān)測功率與標(biāo)準(zhǔn) 功率的比較功能；控制電壓形成電路包括積分器和驅(qū)動(dòng)器，用于完成最終控制電壓的形成。
[0004] 其中，檢波器中檢波電路一般由檢波二極管組成，其輸出電壓隨輸入信號(hào)的電平 不同，呈現(xiàn)明顯的區(qū)間特性，在小信號(hào)時(shí)與輸入電壓呈平方律特性，大信號(hào)時(shí)與輸入電壓呈 線性特性。如圖2所示。因此，通常需要設(shè)置對數(shù)放大電路對檢波電壓進(jìn)行對數(shù)轉(zhuǎn)換，使得 轉(zhuǎn)換后的電壓與功率（dBm)呈線性關(guān)系，才能將該電壓與DAC轉(zhuǎn)換后的參考電平比較，進(jìn)而 對比較的結(jié)果進(jìn)行積分，產(chǎn)生的電壓經(jīng)過驅(qū)動(dòng)器去調(diào)節(jié)幅度控制器的電流，來實(shí)現(xiàn)功率穩(wěn) 幅控制的目的。為了實(shí)現(xiàn)對數(shù)放大電路在整個(gè)模擬功率區(qū)間內(nèi)正常工作，一般還需要增加 補(bǔ)償電路來實(shí)現(xiàn)大功率對數(shù)拐點(diǎn)和小功率檢波偏置的補(bǔ)償。
[0005] 采用傳統(tǒng)模擬自動(dòng)電平控制方法，電路比較復(fù)雜、調(diào)試工作量大、環(huán)路穩(wěn)定時(shí)間較 長，主要表現(xiàn)在：
[0006] 1)傳統(tǒng)模擬自動(dòng)電平控制方法為了使檢波電平與參考電平按比例對應(yīng)，需要加入 對數(shù)放大、補(bǔ)償電路，在與參考電平的比較和積分等環(huán)節(jié)也使用模擬電路，整個(gè)系統(tǒng)硬件電 路較為復(fù)雜、成本較高，對硬件電路技術(shù)要求較高；
[0007] 2)傳統(tǒng)模擬自動(dòng)電平控制方法為了實(shí)現(xiàn)對數(shù)放大電路在整個(gè)模擬功率區(qū)間內(nèi)正 常工作，需要增加對數(shù)拐點(diǎn)和檢波偏置補(bǔ)償，便于調(diào)節(jié)區(qū)間兩端即大信號(hào)和小信號(hào)輸入時(shí) 的線性特性，因此對于每臺(tái)整機(jī)的差異性都需要進(jìn)行手動(dòng)調(diào)試，過程較為繁瑣，影響系統(tǒng)調(diào) 試的工作效率；
[0008] 3)傳統(tǒng)模擬自動(dòng)電平控制方法將與參考電平的比較結(jié)果通過模擬積分環(huán)節(jié)去調(diào) 節(jié)信號(hào)通路的線性調(diào)制電壓，根據(jù)積分帶寬的不同，控制電壓的響應(yīng)速度不同，一般在μ s 級(jí)，影響了最終功率的穩(wěn)定速度。


【發(fā)明內(nèi)容】

[0009] 針對現(xiàn)有技術(shù)中存在的上述技術(shù)問題，本發(fā)明提出了一種數(shù)字化自動(dòng)電平控制方 法，通過簡單的硬件電路設(shè)計(jì)，即可實(shí)現(xiàn)對通用信號(hào)源在一定功率范圍內(nèi)的精確輸出控制。 [0010] 為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案： toon] 一種數(shù)字化自動(dòng)電平控制方法，包括數(shù)字化自動(dòng)電平控制電路，所述數(shù)字化自動(dòng) 電平控制電路，包括檢波器、ADC轉(zhuǎn)換電路、FPGA電路、DAC轉(zhuǎn)換電路和驅(qū)動(dòng)器；所述數(shù)字化 自動(dòng)電平控制方法，采用如下電平控制步驟：
[0012] S1、由信號(hào)源輸出電路產(chǎn)生的信號(hào)進(jìn)入檢波器，并產(chǎn)生檢波電壓；
[0013] S2、步驟S1中產(chǎn)生的檢波電壓進(jìn)入ADC轉(zhuǎn)換電路，進(jìn)行ADC采樣處理成數(shù)字信號(hào)；
[0014] S3、步驟S2中產(chǎn)生的數(shù)字信號(hào)進(jìn)入FPGA電路，在FPGA電路中對所述數(shù)字信號(hào)進(jìn) 行放大及對數(shù)運(yùn)算，得到與FPGA電路中存儲(chǔ)的功率參考電壓數(shù)值呈線性關(guān)系的電壓數(shù)值， 并將該電壓數(shù)值與功率參考電壓數(shù)值直接進(jìn)行比較，比較后的結(jié)果經(jīng)過比例轉(zhuǎn)換處理；
[0015] S4、步驟S3中經(jīng)過比例轉(zhuǎn)換處理后的結(jié)果進(jìn)入DAC轉(zhuǎn)換電路，轉(zhuǎn)換成模擬控制電 壓；
[0016] S5、步驟S4中得到的模擬控制電壓經(jīng)過驅(qū)動(dòng)器反饋到信號(hào)源輸出電路中，實(shí)現(xiàn)對 信號(hào)源輸出電路進(jìn)行功率穩(wěn)幅控制。
[0017] 進(jìn)一步，上述信號(hào)源輸出電路包括幅度控制器、信號(hào)調(diào)理電路、耦合器和數(shù)字化 自動(dòng)電平控制電路；輸入信號(hào)依次經(jīng)過幅度控制器、信號(hào)調(diào)理電路和耦合器后得到輸出信 號(hào)；
[0018] 在所述步驟S1中，由耦合器產(chǎn)生的輸出信號(hào)進(jìn)入檢波器，并產(chǎn)生所述檢波電壓；
[0019] 在所述步驟S5中，所述模擬控制電壓經(jīng)過驅(qū)動(dòng)器到達(dá)幅度控制器，通過調(diào)節(jié)幅度 控制器的電流來實(shí)現(xiàn)功率穩(wěn)幅控制。
[0020] 與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)：
[0021] 1)本發(fā)明中數(shù)字化自動(dòng)電平控制方法，采用FPGA電路并配合ADC轉(zhuǎn)換電路和DAC 轉(zhuǎn)換電路，即可實(shí)現(xiàn)傳統(tǒng)模擬控制電路中的對數(shù)轉(zhuǎn)換、補(bǔ)償、參考電壓產(chǎn)生及比較和積分功 能，降低了數(shù)字化自動(dòng)電平控制電路的設(shè)計(jì)成本和復(fù)雜度；
[0022] 2)本發(fā)明中數(shù)字化自動(dòng)電平控制方法，由于不需要進(jìn)行模擬控制電路中的對數(shù)補(bǔ) 償運(yùn)算，因此降低了手動(dòng)調(diào)試工作量，提高了系統(tǒng)調(diào)試的工作效率；
[0023] 3)本發(fā)明中數(shù)字化自動(dòng)電平控制方法，在產(chǎn)生模擬控制電壓的環(huán)節(jié)，由于不需要 積分運(yùn)算，只要A/D及D/A時(shí)鐘速度滿足要求，即可實(shí)現(xiàn)比模擬控制電路更快的穩(wěn)定速度。

【專利附圖】

【附圖說明】
[0024] 圖1為傳統(tǒng)模擬自動(dòng)電平控制電路的結(jié)構(gòu)框圖；
[0025] 圖2為二極管檢波特性示意圖；
[0026] 圖3為本發(fā)明中數(shù)字化自動(dòng)電平控制電路的結(jié)構(gòu)框圖；
[0027] 圖4為本發(fā)明中數(shù)字化自動(dòng)電平控制方法的流程框圖。

【具體實(shí)施方式】
[0028] 下面結(jié)合附圖以及【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)說明：
[0029] 本發(fā)明的基本思想是：通過對模擬功率監(jiān)測電路輸出信號(hào)的特性分析，提出一種 數(shù)字化自動(dòng)電平控制方法，除了前端檢波、ADC轉(zhuǎn)換電路和后端模擬控制電路外，其余環(huán)節(jié) 均由FPGA電路進(jìn)行數(shù)字化處理，可以有效地降低自動(dòng)電平控制電路的成本及技術(shù)復(fù)雜性， 利于提1?系統(tǒng)調(diào)試的工作效率。
[0030] 具體的，結(jié)合圖3所示，信號(hào)源輸出電路，包括幅度控制器、信號(hào)調(diào)理電路、耦合器 和數(shù)字化自動(dòng)電平控制電路。
[0031] 數(shù)字化自動(dòng)電平控制電路，包括檢波器、ADC轉(zhuǎn)換電路、FPGA電路、DAC轉(zhuǎn)換電路和 驅(qū)動(dòng)器。輸入信號(hào)依次經(jīng)過幅度控制器、信號(hào)調(diào)理電路和耦合器后得到輸出信號(hào)。
[0032] 耦合器的輸出端與檢波器的輸入端連接，驅(qū)動(dòng)器的輸出端與幅度控制器的輸入端 連接。
[0033] 由f禹合器產(chǎn)生的輸出信號(hào)進(jìn)入檢波器并產(chǎn)生檢波電壓，產(chǎn)生的檢波電壓進(jìn)入ADC 轉(zhuǎn)換電路進(jìn)行ADC采樣，處理成數(shù)字信號(hào)并發(fā)送到FPGA電路，在FPGA電路中對該數(shù)字信號(hào) 進(jìn)行放大及對數(shù)運(yùn)算，得到與FPGA電路中存儲(chǔ)的功率參考電壓數(shù)據(jù)呈線性關(guān)系的電壓數(shù) 據(jù)，然后將該電壓數(shù)據(jù)與功率參考電壓數(shù)據(jù)直接進(jìn)行比較，比較后的結(jié)果經(jīng)過比例轉(zhuǎn)換后 進(jìn)入DAC轉(zhuǎn)換電路轉(zhuǎn)換成模擬控制電壓，模擬控制電壓經(jīng)過驅(qū)動(dòng)器反饋到幅度控制器上， 通過調(diào)節(jié)幅度控制器的電流來實(shí)現(xiàn)功率穩(wěn)幅控制。
[0034] 在本發(fā)明數(shù)字化自動(dòng)電平控制電路中，檢波電壓不經(jīng)過模擬對數(shù)轉(zhuǎn)換電路，而是 直接通過ADC轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號(hào)，然后對該數(shù)字信號(hào)進(jìn)行對數(shù)運(yùn)算，從而得到與功 率參考電壓呈線性關(guān)系的電壓，并且不需要對數(shù)拐點(diǎn)和檢波偏置等模擬補(bǔ)償電路；另外，在 與功率參考電壓的比較環(huán)節(jié)，全部采用數(shù)字模擬技術(shù)，不需要功率參考電壓的模擬生成電 路及硬件比較電路；在模擬控制電壓的生成環(huán)節(jié)，直接采用簡單的DAC轉(zhuǎn)換電路，不需要積 分電路。以上結(jié)構(gòu)的設(shè)計(jì)，大大簡化了自動(dòng)電平控制電路的設(shè)計(jì)成本和復(fù)雜度。
[0035] 結(jié)合圖4所示，一種數(shù)字化自動(dòng)電平控制方法，采用上述數(shù)字化自動(dòng)電平控制電 路。具體的，數(shù)字化自動(dòng)電平控制方法，包括如下電平控制步驟：
[0036] S1、由信號(hào)源輸出電路產(chǎn)生的信號(hào)進(jìn)入檢波器，并產(chǎn)生檢波電壓；
[0037] S2、步驟S1中產(chǎn)生的檢波電壓進(jìn)入ADC轉(zhuǎn)換電路，進(jìn)行ADC采樣處理成數(shù)字信號(hào)；
[0038] S3、步驟S2中產(chǎn)生的數(shù)字信號(hào)進(jìn)入FPGA電路，在FPGA電路中對所述數(shù)字信號(hào)進(jìn) 行放大及對數(shù)運(yùn)算，得到與FPGA電路中存儲(chǔ)的功率參考電壓數(shù)據(jù)呈線性關(guān)系的電壓數(shù)據(jù)， 并將該電壓數(shù)據(jù)與功率參考電壓數(shù)據(jù)直接進(jìn)行比較，比較后的結(jié)果經(jīng)過比例轉(zhuǎn)換處理；
[0039] S4、步驟S3中經(jīng)過比例轉(zhuǎn)換處理后的結(jié)果進(jìn)入DAC轉(zhuǎn)換電路，轉(zhuǎn)換成模擬控制電 壓；
[0040] S5、步驟S4中得到的模擬控制電壓經(jīng)過驅(qū)動(dòng)器反饋到信號(hào)源輸出電路中，并對信 號(hào)源輸出電路進(jìn)行功率穩(wěn)幅控制，實(shí)現(xiàn)了對通用信號(hào)源在一定功率范圍內(nèi)的精確輸出控 制。
[0041] 在步驟S1中，由耦合器產(chǎn)生的輸出信號(hào)進(jìn)入檢波器并產(chǎn)生所述檢波電壓；
[0042] 在步驟S5中，模擬控制電壓經(jīng)過驅(qū)動(dòng)器到達(dá)幅度控制器，通過調(diào)節(jié)幅度控制器的 電流來實(shí)現(xiàn)功率穩(wěn)幅控制。
[0043] 本發(fā)明中的數(shù)字化自動(dòng)電平控制方法，由于不需要進(jìn)行模擬控制電路中的對數(shù)補(bǔ) 償運(yùn)算，因此降低了手動(dòng)調(diào)試工作量，提高了系統(tǒng)調(diào)試的工作效率；另外，在產(chǎn)生模擬控制 電壓的環(huán)節(jié)，由于不需要進(jìn)行模擬控制電路中的積分運(yùn)算，只要A/D及D/A時(shí)鐘速度滿足要 求，即可實(shí)現(xiàn)比模擬控制電路更快的穩(wěn)定速度。
[0044] 當(dāng)然，以上說明僅僅為本發(fā)明的較佳實(shí)施例，本發(fā)明并不限于列舉上述實(shí)施例，應(yīng) 當(dāng)說明的是，任何熟悉本領(lǐng)域的技術(shù)人員在本說明書的教導(dǎo)下，所做出的所有等同替代、明 顯變形形式，均落在本說明書的實(shí)質(zhì)范圍之內(nèi)，理應(yīng)受到本發(fā)明的保護(hù)。
【權(quán)利要求】
1. 一種數(shù)字化自動(dòng)電平控制方法，包括數(shù)字化自動(dòng)電平控制電路，其特征在于，所述數(shù) 字化自動(dòng)電平控制電路，包括檢波器、ADC轉(zhuǎn)換電路、FPGA電路、DAC轉(zhuǎn)換電路和驅(qū)動(dòng)器；所 述數(shù)字化自動(dòng)電平控制方法，采用如下電平控制步驟： 51、 由信號(hào)源輸出電路產(chǎn)生的信號(hào)進(jìn)入檢波器，并產(chǎn)生檢波電壓； 52、 步驟S1中產(chǎn)生的檢波電壓進(jìn)入ADC轉(zhuǎn)換電路，進(jìn)行ADC采樣處理成數(shù)字信號(hào)； 53、 步驟S2中產(chǎn)生的數(shù)字信號(hào)進(jìn)入FPGA電路，在FPGA電路中對所述數(shù)字信號(hào)進(jìn)行放 大及對數(shù)運(yùn)算，得到與FPGA電路中存儲(chǔ)的功率參考電壓數(shù)值呈線性關(guān)系的電壓數(shù)值，并將 該電壓數(shù)值與功率參考電壓數(shù)值直接進(jìn)行比較，比較后的結(jié)果經(jīng)過比例轉(zhuǎn)換處理； 54、 步驟S3中經(jīng)過比例轉(zhuǎn)換處理后的結(jié)果進(jìn)入DAC轉(zhuǎn)換電路，轉(zhuǎn)換成模擬控制電壓； 55、 步驟S4中得到的模擬控制電壓經(jīng)過驅(qū)動(dòng)器反饋到信號(hào)源輸出電路中，實(shí)現(xiàn)對信號(hào) 源輸出電路進(jìn)行功率穩(wěn)幅控制。
2. 根據(jù)權(quán)利要求1所述的一種數(shù)字化自動(dòng)電平控制方法，其特征在于，所述信號(hào)源輸 出電路包括幅度控制器、信號(hào)調(diào)理電路、耦合器和數(shù)字化自動(dòng)電平控制電路；輸入信號(hào)依次 經(jīng)過幅度控制器、信號(hào)調(diào)理電路和耦合器后得到輸出信號(hào)； 在所述步驟S1中，由耦合器產(chǎn)生的輸出信號(hào)進(jìn)入檢波器，并產(chǎn)生所述檢波電壓； 在所述步驟S5中，所述模擬控制電壓經(jīng)過驅(qū)動(dòng)器到達(dá)幅度控制器，通過調(diào)節(jié)幅度控制 器的電流來實(shí)現(xiàn)功率穩(wěn)幅控制。
【文檔編號(hào)】H03K19/0175GK104124955SQ201410336728
【公開日】2014年10月29日 申請日期:2014年7月16日 優(yōu)先權(quán)日:2014年7月16日
【發(fā)明者】齊彥君, 宮夏, 劉娜, 牛大勝 申請人:中國電子科技集團(tuán)公司第四十一研究所