用于便攜式設(shè)備的揚(yáng)聲器的電路的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種用于揚(yáng)聲器(104)電路(100)，揚(yáng)聲器具有第一差分輸入端子(t1)和第二差分輸入端子(t2)，電路(100)包括：差分功率放大器(103)，其具有操作地連接至揚(yáng)聲器(104)的第一差分輸入端子(t1)的第一差分輸出端子(t3)和操作地連接至揚(yáng)聲器(104)的第二差分輸入端子(t2)的第二差分輸出端子(t4)；第一電阻器(RS1)，其布置在差分功率放大器(103)的第一差分輸出端子(t3)和揚(yáng)聲器(104)的第一差分輸入端子(t1)之間；第二電阻器(RS2)，其布置在差分功率放大器(103)的第二差分輸出端子(t4)和揚(yáng)聲器(104)的第二差分輸入端子(t2)之間。所述電路(100)還包括：第一電阻模塊(RR1，RR2)，其布置成在相應(yīng)的輸出端子(t5)上產(chǎn)生第一控制電壓(VIN)，第一電阻模塊(RR1，RR2)具有連接至功率放大器(103)的第一差分輸出端子(t3)的第一輸入端子(t6)和連接至揚(yáng)聲器(104)的第二差分輸入端子(t2)的第二輸入端子(t7)；第二電阻模塊(RR3，RR4)，其布置成在相應(yīng)的輸出端子(t8)上產(chǎn)生第二控制電壓(VIP)，第二電阻模塊(RR3，RR4)具有連接至功率放大器(103)的第二差分輸出端子(t4)的第一輸入端子(t9)和連接至揚(yáng)聲器(104)的第一差分輸入端子(t1)的第二輸入端子(t10)。揚(yáng)聲器電路(100)被布置成基于第一控制電壓(VIN)和第二控制電壓(VIP)控制差分功率放大器(103)。
【專(zhuān)利說(shuō)明】用于便攜式設(shè)備的揚(yáng)聲器的電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及便攜式設(shè)備且尤其涉及用于便攜式設(shè)備的揚(yáng)聲器的電路。

【背景技術(shù)】
[0002] 便攜式設(shè)備（例如移動(dòng)電話）的制造商需要估計(jì)揚(yáng)聲器膜位移頻率響應(yīng)，以對(duì)揚(yáng) 聲器的造成其損壞的峰值提供最佳補(bǔ)償。
[0003] 揚(yáng)聲器膜位移的峰值同步于可以在揚(yáng)聲器的電阻抗傳遞函數(shù)中觀察到的峰值，因 此可以從揚(yáng)聲器的電阻抗響應(yīng)確定揚(yáng)聲器膜位移的峰值的限制。
[0004] 因此，需要監(jiān)控表征揚(yáng)聲器的電阻抗傳遞函數(shù)的參數(shù)，以限制揚(yáng)聲器膜的峰值。
[0005] 揚(yáng)聲器的電阻抗傳遞函數(shù)的表征可以在移動(dòng)電話生產(chǎn)階段通過(guò)向揚(yáng)聲器施加特 定模式但最佳限制揚(yáng)聲器膜的峰值來(lái)完成，應(yīng)當(dāng)在正常的監(jiān)聽(tīng)期間實(shí)時(shí)完成電阻抗傳遞函 數(shù)，以還追蹤揚(yáng)聲器的電阻抗傳遞函數(shù)隨溫度的變化。
[0006] 在該情況下，在現(xiàn)有技術(shù)中已知這樣的揚(yáng)聲器結(jié)構(gòu)：其監(jiān)控流入揚(yáng)聲器的電流以 表征揚(yáng)聲器的電阻抗傳遞函數(shù)。
[0007] 典型的揚(yáng)聲器結(jié)構(gòu)包括布置成驅(qū)動(dòng)揚(yáng)聲器的功率放大器的驅(qū)動(dòng)電路。
[0008] 在功率放大器和揚(yáng)聲器之間設(shè)置電流檢測(cè)模塊，以建立待被發(fā)送到功率放大器的 驅(qū)動(dòng)電路的這種電流的復(fù)制。該驅(qū)動(dòng)電路被布置成基于這種電流的副本估計(jì)揚(yáng)聲器的電阻 抗傳遞函數(shù)且建立適當(dāng)?shù)钠胶?，以適應(yīng)于音頻刺激，從而限制電流峰值和不正常的揚(yáng)聲器 膜位移。
[0009] 還在正常監(jiān)聽(tīng)期間，為了最好地驅(qū)動(dòng)功率放大器，以限制揚(yáng)聲器膜的峰值，從而減 小損壞揚(yáng)聲器的風(fēng)險(xiǎn)，建立基本上對(duì)應(yīng)于流入揚(yáng)聲器的電流的副本是非常重要的。


【發(fā)明內(nèi)容】

[0010] 本發(fā)明的目的是提供用于便攜式設(shè)備的揚(yáng)聲器的改進(jìn)的電路，相比現(xiàn)有技術(shù)的結(jié) 構(gòu)，該改進(jìn)的電路導(dǎo)致更精確的且更可靠的結(jié)構(gòu)，且尤其創(chuàng)建流入揚(yáng)聲器的電流的副本，其 基本上對(duì)應(yīng)于流入揚(yáng)聲器的電流。
[0011] 根據(jù)本發(fā)明，一種用于揚(yáng)聲器的電路，所述揚(yáng)聲器具有第一差分輸入端子和第二 差分輸入端子，所述電路包括：差分功率放大器，所述差分功率放大器操作地連接至所述揚(yáng) 聲器，所述差分功率放大器具有操作地連接至所述揚(yáng)聲器的所述第一差分輸入端子的第一 差分輸出端子和操作地連接至所述揚(yáng)聲器的所述第二差分輸入端子的第二差分輸出端子； 第一電阻器，所述第一電阻器布置在所述差分功率放大器的所述第一差分輸出端子和所述 揚(yáng)聲器的所述第一差分輸入端子之間；第二電阻器，所述第二電阻器布置在所述差分功率 放大器的所述第二差分輸出端子和所述揚(yáng)聲器的所述第二差分輸入端子之間。所述電路還 包括：第一電阻模塊，所述第一電阻模塊被布置成在相應(yīng)的輸出端子上產(chǎn)生第一控制電壓， 所述第一電阻模塊具有連接至所述功率放大器的所述第一差分輸出端子的第一輸入端子 和連接至所述揚(yáng)聲器的所述第二差分輸入端子的第二輸入端子；第二電阻模塊，所述第二 電阻模塊被布置成在相應(yīng)的輸出端子上產(chǎn)生第二控制電壓，所述第二電阻模塊具有連接至 所述功率放大器的所述第二差分輸出端子的第一輸入端子和連接至所述揚(yáng)聲器的所述第 一差分輸入端子的第二輸入端子。所述電路被布置成基于所述第一控制電壓和所述第二控 制電壓控制所述差分功率放大器。
[0012] 根據(jù)本發(fā)明，本發(fā)明的另一實(shí)施方式是包括揚(yáng)聲器和用于揚(yáng)聲器的電路的便攜式 設(shè)備。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0013] 從下面的本發(fā)明的一個(gè)實(shí)施方式的詳細(xì)描述中將更好地理解本發(fā)明的用于揚(yáng)聲 器的電路的特征和優(yōu)點(diǎn)，該實(shí)施方式參照附圖以示例性的而非限制性的示例給出，其中：
[0014] -圖1示出本發(fā)明的電路的框圖；
[0015] -圖2從電路觀點(diǎn)示出圖1中的電路的一部分；
[0016]-圖3示出在本發(fā)明的電路中采用的差分級(jí)的實(shí)施方式的電路圖；和 [0017]-圖4示出在本發(fā)明的電路中采用的差分級(jí)的另一實(shí)施方式的電路圖。

【具體實(shí)施方式】
[0018] 參考圖1的框圖，可以描述用于便攜式設(shè)備的揚(yáng)聲器104的電路100。
[0019] 本發(fā)明的電路可以用在其中具有使用者可通過(guò)揚(yáng)聲器收聽(tīng)的音頻信號(hào)的任何便 攜式設(shè)備中，例如移動(dòng)電話、MP3播放器、PDA (個(gè)人數(shù)字助理）、手提電腦等。
[0020] 電路100包括驅(qū)動(dòng)模塊106、功率運(yùn)算放大器103和操作模塊200。為了更好地描 述本發(fā)明的電路100,在圖1和圖2中還示出了揚(yáng)聲器104。
[0021] 在圖1中象征性地描述了操作模塊200,其替代下文將參照?qǐng)D2描述的本發(fā)明的電 路元件，在圖2中還具有功率運(yùn)算放大器103和揚(yáng)聲器104。
[0022] 再次參考圖1的電路100,驅(qū)動(dòng)模塊106具有第一差分輸入端子cl和第二差分輸 入端子c2,第一差分輸入端子cl與包括在操作模塊200中的差分級(jí)（下面參照?qǐng)D3和圖4 詳細(xì)描述）的第一差分輸出端子0UT1操作地連接，第二差分輸入端子c2與上述差分級(jí)的 第二差分輸出端子0UT2操作地連接。
[0023] 另外，驅(qū)動(dòng)電路106具有與差分功率放大器103的第一差分輸入端子操作地連接 的第一差分輸出端子c3和與差分功率放大器103的第二差分輸入端子操作地連接的第二 差分輸出端子c4。
[0024] 更詳細(xì)地，驅(qū)動(dòng)模塊106包含數(shù)字處理單元101、數(shù)模轉(zhuǎn)換器（DAC) 102和模數(shù)轉(zhuǎn)換 器（ADC)105。
[0025] AD轉(zhuǎn)換器105具有分別對(duì)應(yīng)于驅(qū)動(dòng)電路的第一差分輸入端子cl和第二差分輸入 端子c2的差分輸入端子。
[0026] DA轉(zhuǎn)換器102具有對(duì)應(yīng)于驅(qū)動(dòng)模塊106的第一差分輸出端子c3和第二差分輸出 端子c4的差分輸出端子。
[0027] AD轉(zhuǎn)換器105被布置成將從操作模塊200接收的模擬操作信號(hào)轉(zhuǎn)換為數(shù)字操作信 號(hào)，以提供給數(shù)字處理單元101。
[0028] 數(shù)字處理單元101被布置成向DA轉(zhuǎn)換器102提供音頻數(shù)字信號(hào)（即音頻數(shù)字比 特流），該音頻數(shù)字信號(hào)表示要提供給功率運(yùn)算放大器103的驅(qū)動(dòng)信號(hào)。數(shù)字處理單元101 被布置成基于所述數(shù)字操作信號(hào)產(chǎn)生所述數(shù)字驅(qū)動(dòng)信號(hào)。
[0029] DA轉(zhuǎn)換器102被布置成將從數(shù)字處理單元101接收的音頻數(shù)字信號(hào)轉(zhuǎn)換為要提供 給運(yùn)算放大器106的模擬驅(qū)動(dòng)信號(hào)。
[0030] 現(xiàn)參照?qǐng)D2至圖4,描述本發(fā)明的電路100的優(yōu)選實(shí)施方式的電路圖。
[0031] 如前所述，本發(fā)明涉及已經(jīng)參照?qǐng)D1提到的用于揚(yáng)聲器104的電路100,該揚(yáng)聲器 104具有第一差分輸入端子tl和第二差分輸入端子t2。
[0032] 揚(yáng)聲器指任何音頻換能器，因此，除了便攜式設(shè)備自身的揚(yáng)聲器外，它還包含可與 便攜式設(shè)備連接的耳用揚(yáng)聲器或耳機(jī)。
[0033] 電路100包括參照?qǐng)D1已經(jīng)提及的且操作地連接至揚(yáng)聲器104的差分功率放大器 103。該差分功率放大器103具有與揚(yáng)聲器104的第一差分輸入端子tl操作地連接的第一 差分輸出端子t3和與揚(yáng)聲器104的第二差分輸入端子t2操作地連接的第二差分輸出端子 t4〇
[0034] 另外，電路100包括設(shè)置在差分功率放大器103的第一差分輸出端子t3和揚(yáng)聲器 104的第一差分輸入端子tl之間的第一電阻器RS1。
[0035] 此外，電路100還包括設(shè)置在差分功率放大器103的第二差分輸出端子t4和揚(yáng)聲 器104的第二差分輸入端子t2之間的第二電阻器RS2。
[0036] 應(yīng)該注意，優(yōu)選地，第一電阻器RS1和第二電阻器RS2是在制造電路100的芯片的 內(nèi)部，且它們的類(lèi)型取決于芯片本身的工藝特性，例如，多晶硅、金屬、擴(kuò)散等。
[0037] 電路100還包括布置成在輸出端子t5上產(chǎn)生第一控制電壓VIN的第一電阻模塊 RR1、RR2。該第一電阻模塊RR1、RR2具有與功率放大器103的第一差分輸出端子t3連接的 第一輸入端子t6、和與揚(yáng)聲器104的第二差分輸入端子t2連接的第二輸入端子t7。
[0038] 另外，電路100還包括布置成在輸出端子t8上產(chǎn)生第二控制電壓VIP的第二電阻 模塊RR3、RR4。該第二電阻模塊RR3、RR4具有與功率放大器103的第二差分輸出端子t4 連接的第一輸入端子t9、和與揚(yáng)聲器的第一差分輸入端子tl連接的第二輸入端子tlO。
[0039] 如下文還將詳細(xì)描述的，電路100被布置成基于第一控制電壓VIN和第二控制電 壓VIP來(lái)控制差分功率放大器103。
[0040] 更詳細(xì)地，第一電阻模塊RR1、RR2包含第三電阻器RR1和第四電阻器RR2。第三 電阻器RR1具有對(duì)應(yīng)于第一電阻模塊RR1、RR2的第一輸入端子t6的相應(yīng)的第一端子和相 應(yīng)的第二端子t6'。第四電阻器RR2具有對(duì)應(yīng)于第一電阻模塊RR1、RR2的第二輸入端子 t7的相應(yīng)的第一端子和相應(yīng)的第二端子t7'。第三電阻器RR1的第二端子t6'和第四電 阻器RR2的第二端子t7' -起被連接至節(jié)點(diǎn)N1。第一電阻模塊RR1、RR2的輸出端子t5連 接至節(jié)點(diǎn)N1。
[0041] 第二電阻模塊RR3、RR4包括第五電阻器RR3和第六電阻器RR4。第五電阻器RR3 具有對(duì)應(yīng)于第二電阻模塊RR3、RR4的第一輸入端子t9的相應(yīng)的第一端子和相應(yīng)的第二端 子t9'。第六電阻器RR4具有對(duì)應(yīng)于第二電阻模塊RR3、RR4的第二輸入端子tlO的第一 端子和第二端子tlO'。第五電阻器RR3的第二端子t9'和第六電阻器RR4的第二端子 tl(V -起被連接到節(jié)點(diǎn)N2。第二電阻模塊RR3、RR4的輸出端子t8連接至節(jié)點(diǎn)N2。
[0042] 關(guān)于在圖2中所描述的電路圖的電阻器的值，應(yīng)該考慮，有利地限定這些電阻器 的值，以獲得電路100的具體操作，這一點(diǎn)如在下面的對(duì)電路本身的操作的描述中所描述 的那樣。
[0043] 特別地，第三電阻器RR1、第四電阻器RR2(都包含在第一電阻模塊RR1、RR2中）、 第五電阻器RR3、第六電阻器RR4(都包含在第二電阻模塊RR3、RR4中）具有基本上相同的 第一參考值。
[0044] 另外，第一電阻器RS1和第二電阻器RS2具有基本上相同的第二參考值。
[0045] 根據(jù)本發(fā)明的其它實(shí)施方式，應(yīng)當(dāng)注意，第一電阻模塊和第二電阻模塊可由與參 照?qǐng)D2的實(shí)施方式描述的第一電阻模塊RR1、RR2和第二電阻模塊RR3、RR4有相同效果的其 它電阻器的組合來(lái)組成。
[0046] 應(yīng)當(dāng)注意，有利地，第二參考值比第一參考值小。實(shí)際上，例如，第一參考值可被包 含在1ΚΩ到20ΚΩ的范圍內(nèi)，而第二參考值可被包含在50mΩ到200mΩ的范圍內(nèi)。
[0047] 還應(yīng)當(dāng)注意，有利地，第二參考值如此小，以獲得揚(yáng)聲器104中的小的電壓增益損 失，該小的電壓增益損失可通過(guò)增加差分功率放大器103增益而容易地補(bǔ)償。
[0048] 再次參考圖2,電路100還包括差分級(jí)300,該差分級(jí)300簡(jiǎn)單地示出為框，將參照 圖3和圖4詳細(xì)地描述該差分級(jí)。
[0049] 如圖2示意性地示出，差分級(jí)300具有第一差分輸入端子和第二差分輸入端子，該 第一差分輸入端子與第一電阻模塊RR1、RR2的輸出端子t5操作地連接，以接收第一控制電 壓VIN，且第二差分輸入端子與第二電阻模塊RR3、RR4的輸出端子t8操作地連接，以接收 第二控制電壓VIP。如圖2所示，差分級(jí)300還具有第一差分輸出端子0UT1和第二差分輸 出端子0UT2,該第一差分輸出端子0UT1和第二差分輸出端子0UT2待被連接到如之前參照 圖1的框圖描述的差分功率放大器103的驅(qū)動(dòng)電路106。
[0050] 應(yīng)觀察到，在圖2中，將第一電阻器RS1、第二電阻器RS2、第一電阻模塊RR1、RR2、 第二電阻模塊RR3、RR4和差分級(jí)300示出為包含在一個(gè)框（用虛線表示）中，該框表示之 前參照?qǐng)D1中的框圖示意性地描述的操作模塊200。
[0051] 現(xiàn)參照?qǐng)D3的電路圖，描述根據(jù)第一實(shí)施方式的差分級(jí)300。
[0052] 圖3的差分級(jí)300包括布置成接收第一控制電壓VIN的第一差分輸入端子dl、和 布置成接收第二控制電壓VIP的第二差分輸入端子d2。而且，圖3的差分級(jí)300包括第一 差分輸出端子0UT1和第二差分輸出端子0UT2。
[0053] 更詳細(xì)地，差分級(jí)300包括第一輸入NM0S晶體管Ml，該第一輸入NM0S晶體管Ml具 有對(duì)應(yīng)于差分級(jí)300的第一差分輸入端子dl的相應(yīng)的柵極端子、通過(guò)第一電流發(fā)生器MB1 與第一基準(zhǔn)電壓VDD操作地連接的相應(yīng)的漏極端子、和通過(guò)差分級(jí)300的第一源極電阻器 RD1和第二電流發(fā)生器ΜΒ0與第二電源電壓GND操作地連接的源極端子。
[0054] 此外，差分級(jí)300包括第二輸入NM0S晶體管M2,該第二輸入NM0S晶體管M2具有 對(duì)應(yīng)于差分級(jí)300的第二差分輸入端子d2的相應(yīng)的柵極端子、通過(guò)第三電流發(fā)生器MB2與 第一基準(zhǔn)電壓VDD操作地連接的相應(yīng)的漏極端子、和通過(guò)差分級(jí)300的第二源極電阻器RD2 和第二電流發(fā)生器ΜΒ0與第二基準(zhǔn)電壓GND操作地連接的相應(yīng)的源極端子。
[0055] 例如，第一基準(zhǔn)電壓是通過(guò)便攜式設(shè)備的電池提供的電源，在該便攜式設(shè)備中包 括電路100。第一基準(zhǔn)電壓的值的示例是3. 2V至4. 8V。第二基準(zhǔn)電壓例如是地電位（即 0V)。
[0056] 第一電流發(fā)生器MB1例如是PM0S晶體管，該P(yáng)M0S晶體管具有與第一偏壓VB1連 接的相應(yīng)的柵極端子、與第一基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和與差分級(jí)300的第一 輸入NM0S晶體管Ml的源極端子連接的相應(yīng)的漏極端子。
[0057] 同樣地，第三電流發(fā)生器MB2例如是PM0S晶體管，該P(yáng)M0S晶體管具有與第一偏壓 VB1連接的相應(yīng)的柵極端子、與第一基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和與差分級(jí)300 的第二輸入NM0S晶體管M2的源極端子連接的相應(yīng)的漏極端子。
[0058] 第一源極電阻器RD1具有與差分級(jí)300的第一輸入NM0S晶體管Ml的源極端子連 接的相應(yīng)的第一端子、和相應(yīng)的第二端子。
[0059] 第二源極電阻器RD2具有與差分級(jí)300的第二輸入NM0S晶體管M2的源極端子連 接的相應(yīng)的第一端子、和相應(yīng)的第二端子。
[0060] 第一源極電阻器RD1的第二端子和第二源極電阻器RD2的第二端子一起連接至節(jié) 點(diǎn)N3。
[0061] 第二電流發(fā)生器ΜΒ0例如是NM0S晶體管，該NM0S晶體管具有與第二偏壓VB0連 接的相應(yīng)的柵極端子，與節(jié)點(diǎn)N3連接的相應(yīng)的漏極端子和與第二基準(zhǔn)電壓GND連接的相應(yīng) 的源極端子。
[0062] 關(guān)于第一偏壓VB1和第二偏壓VB0,應(yīng)當(dāng)注意，這些偏壓應(yīng)當(dāng)設(shè)定為恰當(dāng)?shù)闹?，?使在第二電流發(fā)生器ΜΒ0中的電流高于在第一電流發(fā)生器MB1和第三電流發(fā)生器MB2中的 電流的和。第二電流發(fā)生器ΜΒ0中的電流與第一電流發(fā)生器MB1和第三電流發(fā)生器MB2中 的電流的和之間的差值等于第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第二電流鏡 M4、M6、MB4的第一 PM0S晶體管M4中的電流的和。
[0063] 例如，第二偏壓VB0可以設(shè)定為在第二電流發(fā)生器ΜΒ0中具有200μΑ的電流，然 而第一偏壓VB1可以設(shè)定為在第一電流發(fā)生器ΜΒ1和第三電流發(fā)生器ΜΒ2中具有50 μ Α的 電流。因此，第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第二電流鏡M4、M6、MB4的第 一 PM0S晶體管M4兩者中所產(chǎn)生的電流將是50 μ A。
[0064] 第一源極電阻器RD1和第二源極電阻器RD2具有基本上相同的值，例如100 Ω至 400 Ω。
[0065] 再次參照?qǐng)D3,差分級(jí)300還包括第一電流鏡M3、Μ5、ΜΒ3,該第一電流鏡M3、Μ5、 ΜΒ3布置成將流經(jīng)差分級(jí)300的第一源極電阻器RD1的電流鏡像到與差分級(jí)300的第一差 分輸出端子0UT1連接的第一輸出支路Μ5、ΜΒ3。
[0066] 同樣，差分級(jí)300還包括第二電流鏡Μ4、Μ6、ΜΒ4,該第二電流鏡Μ4、Μ6、ΜΒ4布置成 將流經(jīng)差分級(jí)300的第二源極電阻器RD2的電流鏡像到與差分級(jí)300的第二差分輸出端子 0UT2連接的第二輸出支路Μ6、ΜΒ4。
[0067] 更詳細(xì)地，第一電流鏡M3、Μ5、ΜΒ3包括相應(yīng)的第一 PM0S晶體管M3,該第一 PM0S 晶體管M3具有與差分級(jí)300的第一輸入NM0S晶體管Ml的漏極端子連接的相應(yīng)的柵極端 子、與第一基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和與差分級(jí)300的第一輸入NM0S晶體管 Ml的源極端子連接的相應(yīng)的漏極端子。
[0068] 此外，第一電流鏡M3、M5、MB3的第一輸出支路M5、MB3包括相應(yīng)的第二PM0S晶體 管M5,該第二PM0S晶體管M5具有與差分級(jí)300的第一輸入NM0S晶體管Ml的漏極端子連 接的柵極端子、與第一基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和通過(guò)相應(yīng)的電流發(fā)生器MB3 與第二基準(zhǔn)電壓GND連接的相應(yīng)的漏極端子。
[0069] 差分級(jí)300、400的第一差分輸出端子0UT1對(duì)應(yīng)于第一輸出支路M5、MB3的第二 PM0S晶體管M5的漏極端子。
[0070] 第一輸出支路M5、MB3的電流發(fā)生器MB3是NM0S晶體管MB3,該NM0S晶體管MB3 具有與第三偏壓VB2連接的相應(yīng)的柵極端子、與第一輸出支路M5、MB3的第二PM0S晶體管 M5的漏極端子連接的相應(yīng)的漏極端子、和與第二基準(zhǔn)電壓GND連接的相應(yīng)的源極端子。
[0071] 第二電流鏡M4、M6、MB4包括相應(yīng)的第一 PM0S晶體管M4,該第一 PM0S晶體管M4 具有與差分級(jí)300的第二輸入NM0S晶體管M2的漏極端子連接的相應(yīng)的柵極端子、與第一 基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和與差分級(jí)300的第二輸入NM0S晶體管M2的源極 端子連接的相應(yīng)的漏極端子。
[0072] 而且，第二電流鏡M4、M6、MB4的第二輸出支路M6、MB4包含相應(yīng)的第二PM0S晶體 管M6,該第二PM0S晶體管M6具有與差分級(jí)300的第二輸入NM0S晶體管M2的漏極端子連 接的柵極端子、與第一基準(zhǔn)電壓VDD連接的相應(yīng)的源極端子、和與通過(guò)相應(yīng)的電流發(fā)生器 MB4與第二基準(zhǔn)電壓GND連接的相應(yīng)的漏極端子。
[0073] 應(yīng)當(dāng)注意，差分級(jí)300的第二差分輸出端子0UT2對(duì)應(yīng)于第二輸出支路M6、MB4的 第二PM0S晶體管M6的漏極端子。
[0074] 第二輸出支路M6、MB4的電流發(fā)生器MB4是NM0S晶體管MB4,該NM0S晶體管MB4 具有與第三偏壓VB2連接的相應(yīng)的柵極端子，與第二PM0S晶體管M6的漏級(jí)端子連接的相 應(yīng)的漏極端子、和與第二基準(zhǔn)電勢(shì)GND連接的相應(yīng)的源極端子。
[0075] 應(yīng)當(dāng)注意，第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第二電流鏡M4、M6、 MB4的第一 PM0S晶體管M4布置成分別表示圍繞第一輸入NM0S晶體管Ml和第二輸入NM0S 晶體管M2的反饋回路。另外，例如，第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第二 電流鏡M4、M6、MB4的第一 PM0S晶體管M4可以分別與表示第一電流發(fā)生器MB1和第三電流 發(fā)生器MB2的晶體管相同的尺寸。因此，上述晶體管MB1、M3、M4、MB2均可以布置成承載由 第二電流發(fā)生器ΜΒ0產(chǎn)生的偏置電流的四分之一。
[0076] 現(xiàn)參照?qǐng)D4的電路圖，描述根據(jù)第二實(shí)施方式的差分級(jí)400。
[0077] 圖4中的差分級(jí)400和參照?qǐng)D3的電路圖描述的差分級(jí)基本上相似。
[0078] 由于這個(gè)原因，用相同的附圖標(biāo)記表示圖3的電路圖和圖4的電路圖中的相同的 元件。
[0079] 圖3的電路圖的描述可被重復(fù)用來(lái)描述4的電路圖。然而，為了簡(jiǎn)潔起見(jiàn)，現(xiàn)在只 描述差分級(jí)400相對(duì)于差分級(jí)300的差異。
[0080] 具體地，通過(guò)共源共柵配置，表示差分級(jí)的電流發(fā)生器的NM0S晶體管MBO、MB3、 MB4中的每一個(gè)和PM0S晶體管MB1、MB2中的每一個(gè)，分別與相應(yīng)的NM0S晶體管MCB0、MCB3、 MCB4和PM0S晶體管MCB1、MCB2串聯(lián)地電連接。
[0081] 同樣地，通過(guò)共源共柵配置，第一電流鏡M3、M5、MB3的PM0S晶體管M3、M5分別與 相應(yīng)的PM0S晶體管MC3、MC5串聯(lián)地電連接，且通過(guò)共源共柵配置，第二電流鏡M4、M6、MB4 的PM0S晶體管M4、M6分別與相應(yīng)的PM0S晶體管MC4、MC6串聯(lián)地電連接。
[0082] 另外，應(yīng)當(dāng)注意，圖4的差分級(jí)400包括第一電平的第一基準(zhǔn)電壓VDDH和第二電 平的第一基準(zhǔn)電壓VDDL，而不是如圖3的差分級(jí)300的單一的第一基準(zhǔn)電壓VDD。
[0083] 通過(guò)共源共柵配置，差分級(jí)400的第一電流發(fā)生器MB1布置成將第一輸入NM0S晶 體管Ml的漏極端子與第一電平的第一基準(zhǔn)電壓VDDH連接。相應(yīng)地，通過(guò)共源共柵配置，差 分級(jí)400的第三電流發(fā)生器MB2布置成將第二輸入NM0S晶體管M2的漏極端子與第一電平 的第一基準(zhǔn)電壓連接。
[0084] 第一電流鏡M3、MC3、M5、MC5、MB3、MCB3的第一 PM0S晶體管M3的漏極端子和第 二PM0S晶體管M5的漏極端子與第二電平的第一基準(zhǔn)電壓VDDL連接。相應(yīng)地，第二電流鏡 M4、MC4、M6、MC6、MB4、MCB4的第一 PM0S晶體管M4的漏極端子和第二PM0S晶體管M6的漏 極端子與第二電平的第一基準(zhǔn)電壓VDDL連接。
[0085] 第一電平的第一基準(zhǔn)電壓VDDH比第二電平的第一基準(zhǔn)電壓VDDL高。例如，第一 電平的第一基準(zhǔn)電壓VDDH對(duì)應(yīng)于差分功率放大器103的供電電壓，例如3. 2V，然而，第二電 平的第一基準(zhǔn)電壓VDDL對(duì)應(yīng)于模擬信號(hào)處理器的供電電壓，例如1. 5V。
[0086] 相對(duì)于圖3的差分級(jí)300,圖4的差分級(jí)400具有第二電流發(fā)生器ΜΒ0的偏置電流 的改進(jìn)的電流鏡像。這有利地允許，在面對(duì)電路100的工藝/溫度/供給電壓變化時(shí)，獲得 在圖4的電路圖的每個(gè)支路中的電流信號(hào)值的提高的精度。
[0087] 現(xiàn)參照?qǐng)D2和圖3的電路圖，描述用于揚(yáng)聲器104的本發(fā)明的電路100的操作示 例。
[0088] 在音頻收聽(tīng)情況下，電流信號(hào)込（在圖2中由相應(yīng)的箭頭指出）從差分功率放大器 103通過(guò)第一電阻器RS1傳遞到揚(yáng)聲器104,且從揚(yáng)聲器104通過(guò)第二電阻器RS2傳遞到差 分功率放大器103。
[0089] 由于電流信號(hào)L而產(chǎn)生的第一電阻器RS1和第二電阻器RS2上的電壓降dV被第 一電阻模塊RR1、RR2使用以產(chǎn)生第一控制電壓VIN，且被第二電阻模塊RR3、RR4使用以產(chǎn) 生第二控制電壓VIP。
[0090] 實(shí)際上，考慮到電阻器RR1、RR2、RR3、RR4的第一參考值比第一電阻器RS1和第二 電阻器RS2的第二參考值大，且考慮到圖2的差分結(jié)構(gòu)，可以如下寫(xiě)出：
[0091] VA = VCM-V
[0092] VB = VCM-V+dV
[0093] VC = VCM+V
[0094] VD = VCM+V-dV
[0095] 其中，
[0096] VCM是差分功率放大器103的共模輸出電壓，和
[0097] V是電壓信號(hào)振幅。
[0098] 鑒于上述情況，也可以寫(xiě)為：
[0099] VIP = (VB+VC)/2 = VCM+(dV/2) = VCM+(RS1 · 1)/2
[0100] VIN = (VA+VD)/2 = VCM-(dV/2) = VCM-(RS2 · 1)/2
[0101] 現(xiàn)參照?qǐng)D3,在差分級(jí)300的第一差分輸入端子dl和第二差分輸入端子d2上分別 提供第一基準(zhǔn)電壓VIN和第二基準(zhǔn)電壓VIP。
[0102] 特別的，第一電阻器RS1和第二電阻器RS2的電壓降dV以差分的方式分別提供至 第一輸入NM0S晶體管Ml的柵極端子和第二輸入NM0S晶體管M2的柵極端子上。
[0103] 以這種方式，存在第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2和分別流 入第一源極電阻器RD1和第二源極電阻器RD2的相應(yīng)的電流信號(hào)的對(duì)稱(chēng)不平衡。
[0104] 由于分別圍繞第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2的第一電流鏡 M3、M5、MB3的第一 PM0S晶體管M3和第二電流鏡M4、M6、MB4的第一 PM0S晶體管M4所引入 的反饋回路，第一源極電阻器RD1上存在的幾乎所有電流信號(hào)被第一電流鏡M3、M5、MB3的 第一 PM0S晶體管M3獲得，第二源極電阻器RD2上存在的幾乎所有電流信號(hào)被第二電流鏡 M4、M6、MB4的第一 PM0S晶體管M4獲得。
[0105] 相反，通過(guò)第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2分別獲得的電流 信號(hào)部分是可忽略不計(jì)的且等于使第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3的柵極端 子和第二電流鏡M4、M6、MB4的第一 PM0S晶體管M4的柵極端子不平衡所需的量。從而有利 地允許它們獲得分別在第一源極電阻器RD1和第二源極電阻器RD2上存在的電流信號(hào)。
[0106] 此外，由于第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3的柵極端子和第二電流 鏡M4、M6、MB4的第一 PM0S晶體管M4的柵極端子是高抗阻點(diǎn)，因此在第一輸入匪0S晶體管 Ml和第二輸入NM0S晶體管M2中的電流信號(hào)不平衡是可忽略不計(jì)的。
[0107] 鑒于此，第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2兩者的柵極和源極 之間由于它們的呈現(xiàn)分別與第一源極電阻器RD1和第二源極電阻器RD2串聯(lián)的相應(yīng)的跨導(dǎo) 而沒(méi)有顯著的電壓降。
[0108] 因此，第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2分別作為幾乎理想的 電壓跟隨器，分別利用跟隨第一控制電壓VIN和第二控制電壓VIP的相應(yīng)的控制電壓驅(qū)動(dòng) 第一源極電阻器RD1和第二源極電阻器RD2,這有利地導(dǎo)致精確的、過(guò)程獨(dú)立的電壓復(fù)制電 路。
[0109] 應(yīng)當(dāng)注意，在第一源極電阻器RD1和第二源極電阻器RD2由與第一電阻器RS1和 第二電阻器RS2相同類(lèi)型的電阻器制成的情況下，在第一電阻器RS1和第二電阻器RS2中 存在的電流信號(hào)與在第一源極電阻器RD1和第二源極電阻器RD2中存在的電流信號(hào)之間可 以獲得精確的比例，該比例等于第一電阻器RS1和第一源極電阻器RD1的比例且等于第二 電阻器RS2和第二源極電阻器RD2的比例。此外，由于上述電阻器（RS1、RD1、RS2、RD2)的 類(lèi)型相同且因此它們的值追隨溫度，因此該比例不受溫度影響。僅需要采取的預(yù)防措施是 在設(shè)計(jì)形狀和接近性方面在這些電阻器之間具有足夠好的布局匹配。
[0110] 流入第一源極電阻器RD1也流入第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3的 信號(hào)電流和流入第二源極電阻器RD2也流入第二電流鏡M4、M6、MB4的第一 PM0S晶體管M4 的信號(hào)電流分別由第一電流鏡M3、M5、MB3的第一輸出支路M5、MB3的第二PM0S晶體管M5 和第二輸出支路M6、MB4的第二PM0S晶體管M6鏡像。
[0111] 另外，應(yīng)當(dāng)注意，使用在第一電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第一輸出 支路M5、MB3的第二PM0S晶體管M5之間的確定的比例（例如，5 : 1)以及第二電流鏡M4、 M6、MB4的第一 PM0S晶體管M4和第二輸出支路M6、MB4的第二PM0S晶體管M6之間的相同 的比例，可以獲得進(jìn)一步的電流縮放。
[0112] 在第一輸出支路M5、MB3的第二PM0S晶體管M5中存在的電流信號(hào)與在第二輸出 支路M6、MB4的PM0S晶體管M4中存在的電流信號(hào)分別從第一輸出端子0UT1和第二輸出端 子0UT2流出，這表示待提供至驅(qū)動(dòng)模塊106的AD轉(zhuǎn)換器105的第一差分輸入端子cl和第 二差分輸入端子c2的差分信號(hào)。
[0113] 應(yīng)當(dāng)注意，用于諸如移動(dòng)電話的便攜式設(shè)備的音頻的大多數(shù)音頻AD轉(zhuǎn)換器符合 差分級(jí)300所提供的電流信號(hào)不需要電流到電壓的模擬轉(zhuǎn)換器。在任何情況下，如果需要， 這些選項(xiàng)可以容易地插入電路中。
[0114] 從噪聲的觀點(diǎn)來(lái)看，因?yàn)槭褂幂^少的M0S晶體管（這容易被優(yōu)化），所以圖3(和圖 4)的差分級(jí)的電路圖在本質(zhì)上是低噪聲的。最主要的噪聲來(lái)源是第一源極電阻器RD1和第 二源極電阻器RD2、第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2和分別在第一輸出 支路M5、MB3和第二輸出支路M6、MB4中存在的PM0S晶體管M5和PM0S晶體管M6。以如在 標(biāo)準(zhǔn)的差分放大器中通常使用的相同方法，通過(guò)設(shè)定尺寸，可以使第一電流發(fā)生器MB1和 第二電流發(fā)生器MB2的噪聲比第一輸入NM0S晶體管Ml和第二輸入NM0S晶體管M2的噪聲 低得多。電流鏡M3、M5、MB3的第一 PM0S晶體管M3和第二電流鏡M4、M6、MB4的第一 PM0S 晶體管M4的貢獻(xiàn)是極小的，這是因?yàn)樗麄兊脑肼暢訴IP/VIN和它們各自的柵極端子之間 的AC增益。
[0115] 相比現(xiàn)有技術(shù)的結(jié)構(gòu)，本發(fā)明的用于便攜式設(shè)備的揚(yáng)聲器的電路的結(jié)果是更精確 的和更可靠的，且尤其有利地創(chuàng)建流入揚(yáng)聲器的電流的副本，其基本上對(duì)應(yīng)于流入揚(yáng)聲器 的電流。
[0116] 由于電流復(fù)印機(jī)，可以獲得揚(yáng)聲器的實(shí)時(shí)阻抗檢測(cè)，該電流復(fù)印機(jī)監(jiān)控流入揚(yáng)聲 器的電流信號(hào)，以利用驅(qū)動(dòng)模塊的AD轉(zhuǎn)換器和數(shù)字處理單元測(cè)量阻抗。
[0117] 以這種方法，即使功率被增加到以前從來(lái)沒(méi)使用過(guò)的水平，過(guò)大的電流峰值也可 以被補(bǔ)償，而沒(méi)有損壞。同時(shí)，利用該峰值補(bǔ)償改善音頻質(zhì)量。
【權(quán)利要求】
1. 一種用于揚(yáng)聲器（104)的電路（100)，所述揚(yáng)聲器具有第一差分輸入端子（tl)和第 二差分輸入端子（t2)，所述電路（100)包括： -差分功率放大器（103)，所述差分功率放大器具有操作地連接至所述揚(yáng)聲器（104)的 所述第一差分輸入端子（tl)的第一差分輸出端子（t3)和操作地連接至所述揚(yáng)聲器（104) 的所述第二差分輸入端子（t2)的第二差分輸出端子（t4); -第一電阻器（RS1)，所述第一電阻器布置在所述差分功率放大器（103)的所述第一差 分輸出端子（t3)和所述揚(yáng)聲器（104)的所述第一差分輸入端子（tl)之間； -第二電阻器（RS2)，所述第二電阻器布置在所述差分功率放大器（103)的所述第二差 分輸出端子（t4)和所述揚(yáng)聲器（104)的所述第二差分輸入端子（t2)之間， 所述電路（100)的特征在于，所述電路還包括： -第一電阻模塊（RR1，RR2)，所述第一電阻模塊被布置成在相應(yīng)的輸出端子（t5)上產(chǎn) 生第一控制電壓（VIN)，所述第一電阻模塊（RR1，RR2)具有連接至所述功率放大器（103)的 所述第一差分輸出端子（t3)的第一輸入端子（t6)和連接至所述揚(yáng)聲器（104)的所述第二 差分輸入端子（t2)的第二輸入端子（t7); -第二電阻模塊（RR3, RR4)，所述第二電阻模塊被布置成在相應(yīng)的輸出端子（t8)上產(chǎn) 生第二控制電壓（VIP)，所述第二電阻模塊（RR3，RR4)具有連接至所述功率放大器（103)的 所述第二差分輸出端子（t4)的第一輸入端子（t9)和連接至所述揚(yáng)聲器（104)的所述第一 差分輸入端子（tl)的第二輸入端子（tlO)， 所述電路（100)被布置成基于所述第一控制電壓（VIN)和所述第二控制電壓（VIP)控 制所述差分功率放大器（103)。
2. 根據(jù)權(quán)利要求1所述的電路（100)，其中，所述第一電阻模塊（RR1，RR2)包括第三 電阻器（RR1)和第四電阻器（RR2)，所述第三電阻器（RR1)具有對(duì)應(yīng)于所述第一電阻模塊 (RR1，RR2)的所述第一輸入端子（t6)的相應(yīng)的第一端子、和相應(yīng)的第二端子（t6')，所 述第四電阻器（RR2)具有對(duì)應(yīng)于所述第一電阻模塊（RR1，RR2)的所述第二輸入端子（t7) 的相應(yīng)的第一端子、和相應(yīng)的第二端子（t7')，所述第三電阻器（RR1)的所述第二端子 (t6')和所述第四電阻器（RR2)的所述第二端子（t7') -起連接至節(jié)點(diǎn)（N1)，所述第一 電阻模塊（RR1，RR2)的所述輸出端子（t5)連接至所述節(jié)點(diǎn)（N1)。
3. 根據(jù)權(quán)利要求1或2所述的電路（100)，其中，所述第二電阻模塊（RR3，RR4)包括第 五電阻器（RR3)和第六電阻器（RR4)，所述第五電阻器（RR3)具有對(duì)應(yīng)于所述第二電阻模塊 (RR3，RR4)的所述第一輸入端子（t9)的相應(yīng)的第一端子、和相應(yīng)的第二端子（t9')，所述 第六電阻器（RR4)具有對(duì)應(yīng)于所述第二電阻模塊（RR3，RR4)的所述第二輸入端子（tlO)的 相應(yīng)的第一端子、和相應(yīng)的第二端子（tlO')，所述第五電阻器（RR3)的第二端子與所述第 六電阻器（RR4)的第二端子一起連接至節(jié)點(diǎn)（N2)，所述第二電阻模塊（RR3，RR4)的所述輸 出端子（t8)連接至所述節(jié)點(diǎn)（N2)。
4. 根據(jù)權(quán)利要求3所述的電路（100)，其中，所述第一電阻模塊（RR1，RR2)的所述第 三電阻器（RR1)、所述第一電阻模塊（RR1，RR2)的所述第四電阻器（RR2)、所述第二電阻模 塊（RR3，RR4)的所述第五電阻器（RR3)和所述第二電阻模塊（RR3，RR4)的所述第六電阻器 (RR4)具有基本上相同的第一參考值。
5. 根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的電路（100)，其中，所述第一電阻器（RS1)和所 述第二電阻器（RS2)具有基本上相同的第二參考值。
6. 根據(jù)權(quán)利要求4或5所述的電路（100)，其中，所述第二參考值小于所述第一參考 值。
7. 根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電路（100)，還包括：差分級(jí)（300 ;400)，所述差 分級(jí)具有用于接收所述第一控制電壓（VIN)的第一差分輸入端子（dl)和用于接收所述第 二控制電壓（VIP)的第二差分輸入端子（d2)，所述差分級(jí)（300 ;400)具有第一差分輸出端 子（OUT1)和第二差分輸出端子（OUT2)。
8. 根據(jù)權(quán)利要求7所述的電路（100)，其中，所述差分級(jí)（300 ;400)包括： -第一輸入NMOS晶體管（Ml)，所述第一輸入NMOS晶體管具有對(duì)應(yīng)于所述差分級(jí)（300 ; 400)的所述第一差分輸入端子（dl)的柵極端子、通過(guò)第一電流發(fā)生器（MB1)與第一基準(zhǔn)電 壓（VDD)操作地連接的漏極端子、和通過(guò)所述差分級(jí)（300 ;400)的第一源極電阻器（RD1) 和第二電流發(fā)生器（ΜΒ0)與第二電源電壓（GND)操作地連接的源極端子； -第二輸入NMOS晶體管（M2)，所述第二輸入NMOS晶體管具有對(duì)應(yīng)于所述差分級(jí)（300 ; 400)的所述第二差分輸入端子（d2)的柵極端子、通過(guò)第三電流發(fā)生器（MB2)與所述第一 基準(zhǔn)電壓（VDD)操作地連接的漏極端子、和通過(guò)所述差分級(jí)（300 ;400)的第二源極電阻器 (RD2)和所述第二電流發(fā)生器（ΜΒ0)與第二基準(zhǔn)電壓（GND)操作地連接的源極端子。
9. 根據(jù)權(quán)利要求8所述的電路（100)，其中，所述差分級(jí)（300 ;400)還包括： -第一電流鏡（M3, M5, MB3)，所述第一電流鏡布置成將流過(guò)所述差分級(jí)（300 ;400)的 所述第一源極電阻器（RD1)的電流鏡像至與所述差分級(jí)（300 ;400)的所述第一差分輸出端 子（0UT1)連接的第一輸出支路（M5，MB3); -第二電流鏡（M4, M6, MB4)，所述第二電流鏡布置成將流過(guò)所述差分級(jí)（300 ;400)的 所述第二源極電阻器（RD2)的電流鏡像至與所述差分級(jí)（300 ;400)的所述第二差分輸出端 子（0UT2)連接的第二輸出支路（M6，MB4)。
10. 根據(jù)權(quán)利要求9所述的電路（100)，其中， 所述第一電流鏡（M3，M5，MB3)包括第一 PM0S晶體管（M3)，所述第一 PM0S晶體管具有 與所述差分級(jí)（300 ;400)的所述第一輸入NMOS晶體管（Ml)的漏極端子連接的柵極端子、 與所述第一參考電壓（VDD)連接的源極端子、和與所述差分級(jí)（300 ;400)的所述第一輸入 NMOS晶體管（Ml)的源極端子連接的漏極端子，和 所述第一輸出支路（M5, MB3)包括第二PM0S晶體管（M5)，所述第二PM0S晶體管具有 與所述差分級(jí)（300 ;400)的所述第一輸入NMOS晶體管（Ml)的漏極端子連接的柵極端子、 與所述第一參考電壓（VDD)連接的源極端子、和通過(guò)相應(yīng)的電流發(fā)生器（MB3)與所述第二 參照電壓（GND)連接的漏極端子，所述差分級(jí)（300 ;400)的所述第一差分輸出端子（0UT1) 對(duì)應(yīng)于所述第一輸出支路（M5，MB3)的所述第二PM0S晶體管（M5)的漏極端子。
11. 根據(jù)權(quán)利要求9或10所述的電路（100)，其中： 所述第二電流鏡（M4，M6，MB4)包括第一 PM0S晶體管（M4)，所述第一 PM0S晶體管具有 與所述差分級(jí)（300 ;400)的所述第二輸入NMOS晶體管（M2)的漏極端子連接的柵極端子、 與所述第一參考電壓（VDD)連接的源極端子、和與所述差分級(jí)（300 ;400)的所述第二輸入 NMOS晶體管（M2)的源極端子連接的漏極端子，和 所述第二輸出支路（M6, MB4)包括第二PM0S晶體管（M6)，所述第二PM0S晶體管具有 與所述差分級(jí)（300 ;400)的所述第二輸入NMOS晶體管（M2)的漏極端子連接的柵極端子、 與所述第一參考電壓（VDD)連接的源極端子、和通過(guò)相應(yīng)的電流發(fā)生器（MB4)與所述第二 參照電壓（GND)連接的漏極端子，所述差分級(jí)（300 ;400)的所述第二差分輸出端子（0UT2) 對(duì)應(yīng)于所述第二輸出支路（M6，MB4)的所述第二PM0S晶體管（M6)的漏極端子。
12. 根據(jù)權(quán)利要求8至11中任一項(xiàng)所述的電路（100)，其中： 通過(guò)共源共柵配置，表示所述差分級(jí)（300 ;400)的所述電流發(fā)生器的NM0S晶體管 (MBO, MB3, MB4)和 PM0S 晶體管（MB1，MB2)分別與相應(yīng)的 NM0S 晶體管（MBCO, MCB3, MCB4) 和PM0S晶體管（MBC1，MCB2)串聯(lián)地電連接， 通過(guò)共源共柵配置，所述第一電流鏡（M3, M5)的PM0S晶體管（M3, M5)分別與相應(yīng)的 PM0S晶體管（MC3, MC5)串聯(lián)地電連接；且通過(guò)共源共柵配置，所述第二電流鏡（M4, M6)的 PM0S晶體管（M4, M6)分別與相應(yīng)的PM0S晶體管（MC4, MC6)串聯(lián)地電連接。
13. 根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電路（100)，還包括：驅(qū)動(dòng)模塊（106)，所述驅(qū) 動(dòng)模塊具有與所述差分級(jí)（300 ;400)的所述第一差分輸出端子（0UT1)操作地連接的第一 差分輸入端子（cl)、和與所述差分級(jí)（300 ;400)的所述第二差分輸出端子（0UT2)操作地 連接的第二差分輸入端子（c2)，所述驅(qū)動(dòng)電路（106)具有與所述差分功率放大器（103)的 所述第一差分輸入端子操作地連接的第一差分輸出端子（c3)、和與所述差分功率放大器 (103)的所述第二差分輸入端子操作地連接的第二差分輸出端子（c4)。
14. 根據(jù)權(quán)利要求13所述的電路（100)，其中，所述驅(qū)動(dòng)模塊（106)包括： -數(shù)字處理單元（101); -數(shù)模轉(zhuǎn)換器（102); -模數(shù)轉(zhuǎn)換器（105)。
15. -種包括揚(yáng)聲器（104)和根據(jù)前述權(quán)利要求中任一項(xiàng)所述的電路（100)便攜式設(shè) 備。
【文檔編號(hào)】H03F3/45GK104106269SQ201380009105
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2013年2月11日 優(yōu)先權(quán)日:2012年2月27日
【發(fā)明者】塞爾吉奧·佩爾尼奇, 杰爾馬諾·尼科利尼 申請(qǐng)人:意法愛(ài)立信有限公司