一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路的制作方法
【專利摘要】本實(shí)用新型涉及一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，包括：無和/或異步和/或同步復(fù)位信號(hào)的寄存器，用作邏輯運(yùn)算的邏輯電路，耦合到寄存器控制端的全局異步復(fù)位信號(hào)；其中，邏輯電路將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。本實(shí)用新型可確保FPGA芯片中全部的寄存器獲得全局異步復(fù)位信號(hào)，既保證了設(shè)計(jì)的穩(wěn)定性，也可以保證設(shè)計(jì)的跨平臺(tái)可移植性。
【專利說明】一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及異步復(fù)位信號(hào)的集成電路，具體涉及到FPGA芯片中，一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路。
【背景技術(shù)】
[0002]在許多FPGA (Field-Programmable Gate Array,即現(xiàn)場(chǎng)可編程門陣列)的設(shè)計(jì)中，需要確保寄存器從一個(gè)確定的狀態(tài)開始工作，因此需要對(duì)FPGA芯片上所使用到的寄存器進(jìn)行統(tǒng)一的復(fù)位操作，復(fù)位操作多數(shù)時(shí)候會(huì)借助上電復(fù)位功能實(shí)現(xiàn)。然而現(xiàn)有的FPGA芯片的上電復(fù)位實(shí)現(xiàn)方式各有不同，甚至有些芯片根本沒有上電復(fù)位功能，或者上電復(fù)位功能并不穩(wěn)定，從而使得一個(gè)依賴于上電復(fù)位功能的應(yīng)用設(shè)計(jì)很難實(shí)現(xiàn)跨平臺(tái)的移植。
[0003]設(shè)計(jì)一種能夠?qū)PGA芯片進(jìn)行全局異步復(fù)位的集成電路，以達(dá)到設(shè)計(jì)中全部寄存器可獲得全局異步復(fù)位信號(hào)、設(shè)計(jì)的穩(wěn)定性以及設(shè)計(jì)的跨平臺(tái)可移植性，是亟待解決的問題。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的目的是提供一種可實(shí)現(xiàn)全局異步復(fù)位信號(hào)的集成電路，以解決現(xiàn)有技術(shù)下的FPGA芯片設(shè)計(jì)不穩(wěn)定，不可跨平臺(tái)移植的問題。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種基于一個(gè)已知的外部或內(nèi)部生成的復(fù)位信號(hào)源，自動(dòng)為設(shè)計(jì)中全部的寄存器添加上全局異步復(fù)位信號(hào)。當(dāng)復(fù)位信號(hào)源與上電復(fù)位的信號(hào)波形相一致時(shí)，設(shè)計(jì)中的全部寄存器即可確保獲得上電復(fù)位功能，既確保了設(shè)計(jì)的穩(wěn)定性，也可以保證設(shè)計(jì)的跨平臺(tái)可移植性。
[0006]本實(shí)用新型提供了一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，包括:無和/或異步和/或同步復(fù)位信號(hào)的寄存器，用作邏輯運(yùn)算的邏輯電路，耦合到寄存器控制端的全局異步復(fù)位信號(hào)；其中，邏輯電路將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，所述全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。
[0007]本實(shí)用新型解決了傳統(tǒng)的設(shè)計(jì)不穩(wěn)定性以及跨平臺(tái)不可移植性的問題，使用了較少的通用器件，低成本的實(shí)現(xiàn)了全局異步復(fù)位信號(hào)的自動(dòng)生成，保持了設(shè)計(jì)的穩(wěn)定性。
【專利附圖】

【附圖說明】
[0008]圖1為本實(shí)用新型中一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法流程圖；
[0009]圖2為本實(shí)用新型一個(gè)實(shí)施例中寄存器的無\異步\同步復(fù)位信號(hào)的示意圖；
[0010]圖3為本實(shí)用新型中無復(fù)位信號(hào)時(shí)復(fù)位方案示意圖；
[0011]圖4為本實(shí)用新型中含聞電平有效的異步復(fù)位彳目號(hào)復(fù)位方案不意圖；
[0012]圖5為本實(shí)用新型中含低電平有效的異步復(fù)位信號(hào)復(fù)位方案示意圖；
[0013]圖6為本實(shí)用新型中含高電平有效的同步復(fù)位信號(hào)復(fù)位方案示意圖；
[0014]圖7為本實(shí)用新型中含低電平有效的同步復(fù)位信號(hào)復(fù)位方案示意圖?！揪唧w實(shí)施方式】
[0015]圖1是本實(shí)用新型中一種自動(dòng)生成全局異步復(fù)位信號(hào)的工藝映射方法流程圖。該方法包括以下步驟:
[0016]在步驟100，根據(jù)用戶設(shè)計(jì)里不同的RTL寫法對(duì)應(yīng)映射出寄存器。RTL(Register-transfer Level),即寄存器傳輸級(jí),RTL模型寫法中的語句與實(shí)際寄存器的結(jié)構(gòu)模型之間存在直接映射關(guān)系，分析該RTL的行為模型可決定所需要的寄存器的類型和數(shù)量。
[0017]在步驟110，對(duì)映射出的寄存器進(jìn)行邏輯運(yùn)算，將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，通過該全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。根據(jù)步驟100映射出的寄存器，如圖2所示，其類型可分為五種:不包含復(fù)位信號(hào)的寄存器、含高電平有效的異步復(fù)位信號(hào)的寄存器、含低電平有效的異步復(fù)位信號(hào)的寄存器、含高電平有效的同步復(fù)位信號(hào)的寄存器以及含低電平有效的同步復(fù)位信號(hào)的寄存器。
[0018]下面結(jié)合圖3-圖7，對(duì)自動(dòng)生成全局異步復(fù)位信號(hào)的具體實(shí)施過程作具體的描述。圖3是無復(fù)位信號(hào) 的寄存器復(fù)位方案示意圖，其RTL寫法如下:
[0019]alwaysi (posedge CLK)
[0020]begin
[0021]Q=D;
[0022]end
[0023]根據(jù)RTL寫法，映射出該寄存器的類型以及數(shù)量，其中該寄存器不包含復(fù)位信號(hào)，可以直接將全局復(fù)位信號(hào)GC耦合到寄存器的異步復(fù)位端ACLR，作為該寄存器的異步復(fù)位信號(hào)。例如:當(dāng)該寄存器的復(fù)位端為低電平有效時(shí)，直接將全局復(fù)位信號(hào)GC連接至寄存器的復(fù)位信號(hào)端ACLR，當(dāng)寄存器的復(fù)位端為高電平有效時(shí)，將全局復(fù)位信號(hào)通過取反(可以是連接非門)后，連接到寄存器的復(fù)位信號(hào)端ACLR。當(dāng)將全局異步復(fù)位信號(hào)GC置于低電平時(shí)，復(fù)位信號(hào)有效，該寄存器被復(fù)位。
[0024]需要說明的是，該全局復(fù)位信號(hào)可能來自于外部軟件或者內(nèi)部設(shè)計(jì)中的復(fù)位信號(hào)源。
[0025]圖4是包含高電平有效的異步復(fù)位信號(hào)的寄存器，其RTL寫法如下:
[0026]

a/ways @ (posedge CLK or posedge AC)

begin


if (AC)


Q = o；


else
[0027]


Q = D;

end
[0028]該寄存器中，邏輯電路包括或門和非門，將全局異步復(fù)位信號(hào)輸入到非門后連接到或門的第一輸入端，高電平有效的異步復(fù)位信號(hào)AC (即原異步復(fù)位信號(hào)AC)連接至或門的第二輸入端，該或門的輸出端連接至寄存器的異步復(fù)位端ACLR，當(dāng)全局異步復(fù)位信號(hào)GC處于低電平時(shí)，寄存器被復(fù)位，該寄存器所含的高電平有效的異步復(fù)位信號(hào)AC失效，寄存器在全局異步復(fù)位信號(hào)GC的控制下復(fù)位。圖5是包含低電平有效的異步復(fù)位信號(hào)的寄存器，其RTL寫法如下:
[0029]
【權(quán)利要求】
1.一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，包括:無和/或異步和/或同步復(fù)位信號(hào)的寄存器，用作邏輯運(yùn)算的邏輯電路，耦合到寄存器控制端的全局異步復(fù)位信號(hào)；其中，邏輯電路將寄存器中無和/或異步和/或同步復(fù)位信號(hào)映射成全局異步復(fù)位信號(hào)，所述全局異步復(fù)位信號(hào)進(jìn)行全局復(fù)位。
2.如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所述集成電路中，寄存器為不包含復(fù)位信號(hào)的寄存器，全局異步復(fù)位信號(hào)耦合到該寄存器的異步復(fù)位端，當(dāng)全局異步復(fù)位信號(hào)有效時(shí)，寄存器被復(fù)位。
3.如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所述集成電路中，寄存器為含高電平有效的異步復(fù)位信號(hào)的寄存器，所述邏輯電路包括非門、或門；全局異步復(fù)位信號(hào)輸入到非門后連接到或門的第一輸入端，將所述高電平有效的異步復(fù)位信號(hào)連接至或門的第二輸入端，該或門的輸出端耦合至所述寄存器的異步復(fù)位端。
4.如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所述集成電路中，寄存器為低電平有效的異步復(fù)位信號(hào)的寄存器，所述邏輯電路包括與門；其中，全局異步復(fù)位信號(hào)連接至與門的第一輸入端，所述低電平有效的異步復(fù)位信號(hào)作為與門的第二輸入端，該與門的輸出端耦合至寄存器的異步復(fù)位端。
5.如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所述集成電路中，寄存器是含高電平有效的同步復(fù)位信號(hào)的寄存器，所述邏輯電路包括非門、與門；其中，該高電平有效的同步復(fù)位信號(hào)輸入到非門后連接至與門的第一輸入端，所述寄存器的原輸入信號(hào)連接至與門的第二輸入端，該與門的輸出端連接至該寄存器的數(shù)據(jù)輸入端，全局復(fù)位信號(hào)耦合至所述寄存器的異步復(fù)位端。
6.如權(quán)利要求1所述的一種自動(dòng)生成全局異步復(fù)位信號(hào)的集成電路，其特征在于，所述集成電路中寄存器是含低電平有效的同步復(fù)位信號(hào)的寄存器，所述邏輯電路包括與門；其中，該低電平有效的同步復(fù)位信號(hào)連接至與門的第一輸入端，寄存器原輸入信號(hào)連接至與門的第二輸入端，該與門的輸出信號(hào)連接至寄存器的數(shù)據(jù)輸入端，全局復(fù)位信號(hào)耦合至所述寄存器的異步復(fù)位端。
【文檔編號(hào)】H03K17/22GK203504515SQ201320514496
【公開日】2014年3月26日 申請(qǐng)日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】耿嘉, 樊平, 劉明 申請(qǐng)人:京微雅格（北京）科技有限公司