具有子adc校準的多步式adc的制作方法
【專利摘要】本發(fā)明涉及一種具有子ADC校準的多步式ADC。本發(fā)明的各個實施例允許具有多個級聯(lián)的ADC級的模數(shù)轉換器(ADC)中的誤差校準。ADC級交換校準過程中所使用的信息。各個實施例允許通過利用來自至少一個后續(xù)級的反饋信號的一個級的校準。本發(fā)明的部分實施例通過利用粗略和精細子ADC來提高校準過程的速度。
【專利說明】具有子ADC校準的多步式ADC

【技術領域】
[0001]本發(fā)明涉及模數(shù)轉換器(ADC)，并且更具體地涉及用于向多級ADC提供校準的系統(tǒng)、裝置和方法。

【背景技術】
[0002]多步式ADC是用于數(shù)字化模擬輸入信號的已知架構并通常優(yōu)選用于高速和高分辨率的應用中。在流水線(pipeline)ADC中，量化輸入信號的任務分布在多級中。每一級具有:量化輸入信號的子ADC，減去輸入信號的估計值的DAC，和放大將由后續(xù)的級進一步處理的差的殘差放大器。DAC和殘差放大器一起稱作乘法數(shù)模轉換器(MDAC)。較大數(shù)量的子ADC級允許在第一級中使用高的增益，這緩解了第一級殘差放大器的線性度需求，減少了級數(shù)，并且顯著地抑制了之后級的噪聲和誤差。在實際實施中，子ADC受到增加輸出電壓范圍的靜態(tài)和動態(tài)誤差的影響，超出該輸出電壓范圍時，殘差放大器必須達到高等級的精度。其結果是，MDAC中使用的量化等級的實際數(shù)量是有限的。
[0003]傳統(tǒng)地，流水線ADC中的子ADC使用FLASH(閃速)架構來實現(xiàn)，以提供具有最小延遲量的適當數(shù)量的等級。該方法中的靜態(tài)子ADC誤差源自FLASH ADC中隨機的和系統(tǒng)性的比較器偏移。比較器參考電壓的隨機的和系統(tǒng)性的誤差，例如參考階梯電壓中的誤差，引起了類似的子ADC以差，事實上導致了額外的比較器偏移。盡管出于性能原因增加子ADC位的數(shù)量是可取的，但是這既會增加比較器數(shù)量也會增加匹配需求。為了維持合理量的面積和功耗而不校準每個比較器的偏移，F(xiàn)LASH子ADC解決方案實際限制在大約4位。除了靜態(tài)子ADC誤差之外，還存在由于子ADC和MDAC的輸入采樣之間的定時和帶寬失配而導致的第一級的子ADC量化中的動態(tài)誤差。
[0004]如圖1的現(xiàn)有技術所示，沒有采樣保持放大器(SHA)的流水線ADC前端可以節(jié)電，但是在子ADC和MDAC電容兩者上都執(zhí)行連續(xù)時間至離散時間的采樣操作。在高輸入頻率下，兩條路徑之間定時或帶寬失配將引入附加至靜態(tài)失配誤差的動態(tài)誤差。在多步式或流水線ADC中，假設誤差在超量程邊界內，第二和后續(xù)級的超量程能力可除去由定時和帶寬不匹配引起的誤差。然而，隨著FLASH比較器偏移，定時和帶寬誤差增加了殘差放大器的輸出電壓范圍。已經證實，可以校準定時和帶寬誤差；但是這將引入額外的復雜度并且無法解決靜態(tài)比較器偏移。
[0005]需要的是克服上述限制的裝置、方法和系統(tǒng)。


【發(fā)明內容】

[0006]本發(fā)明的各個實施例能夠對具有多個級聯(lián)ADC級的ADC中的靜態(tài)利動態(tài)誤差進行校準。ADC級交換校準過程中使用的信息。具體地，本發(fā)明的某些實施例提供用來通過利用來自至少一個后續(xù)級的反饋信號來對級進行校準。在一個實施例中，反饋信號由量化當前級的輸出殘差信號的緊隨其后的級產生。
[0007]可以使用本領域技術人員已知的各種技術來分析該反饋信號的各種相關屬性。在本發(fā)明的某些實施例中，可通過利用估計模擬輸入電壓的粗略子ADC和補償偏移電壓的精細子ADC來提高校準過程的速度。

【專利附圖】

【附圖說明】
[0008]將參考本發(fā)明的實施例，本發(fā)明的示例可以在附圖中示出。這些圖旨在舉例說明而非限制。雖然通常在這些實施例的內容中描述本發(fā)明，應當理解的是，這并不旨在將本發(fā)明的范圍限制在這些具體實施例。
[0009]圖1是沒有采樣保持放大器的現(xiàn)有技術中的流水線ADC第I級的框圖。
[0010]圖2A是理想比較器閾值的示例性殘差圖。
[0011]圖2B是示出殘差圖上偏移誤差的影響的示例性殘差圖。
[0012]圖3是根據(jù)本發(fā)明的各個實施例的子ADC比較器偏移校準的框圖。
[0013]圖4是通過電壓或電流控制比較器偏移的現(xiàn)有技術示例。
[0014]圖5是使用SAR子ADC架構來消除定時失配的流水線級的現(xiàn)有技術示例。
[0015]圖6是根據(jù)本發(fā)明的各個實施例的去除子ADC和MDAC采樣操作之間的定時失配誤差的粗略/精細子ADC的示例性框圖。
[0016]圖7是根據(jù)本發(fā)明的各個實施例的用于動態(tài)定時誤差和精細確定(decis1n)靜態(tài)誤差的后臺(background)校準的粗略/精細子ADC的示例性框圖。
[0017]圖8是根據(jù)本發(fā)明的各個實施例的用于4.5位流水線級的粗略/精細子ADC配置的示例性框圖。
[0018]圖9是根據(jù)本發(fā)明的各個實施例的用于動態(tài)定時誤差和精細確定靜態(tài)誤差的后臺校準的粗略/中等/精細子ADC的示例性框圖。
[0019]圖10是根據(jù)本發(fā)明的各個實施例的粗略/精細子ADC的示例性時序圖。
[0020]圖11是示出根據(jù)本發(fā)明的各個實施例的粗略和精細確定與電容連接之間的示例性映射的表。
[0021]圖12是根據(jù)本發(fā)明的各個實施例的粗略/精細子ADC的說明性過程的流程圖。

【具體實施方式】
[0022]在以下的描述中，出于說明的目的，列出了具體的細節(jié)以便理解本發(fā)明。然而，本發(fā)明可以在沒有這些細節(jié)的情況下實施對本領域技術人員而言是顯而易見的。本領域技術人員應當認識到，下述本發(fā)明的實施例可以以各種方式，以及可使用各種裝置來實施。本領域技術人員還應當認識到，額外的修改、應用和實施例也落在本發(fā)明的范圍內，如同本發(fā)明可在其他領域提供實用性。因此，下述的實施例是對本發(fā)明具體實施例的說明并且旨在避免使本發(fā)明模糊不清。
[0023]說明書中引用的“一個實施例”或“實施例”表示結合實施例所描述的具體特征、結構、特性或功能包括在本發(fā)明的至少一個實施例中。說明書中不同地方出現(xiàn)的短語“在一個實施例中”，“在實施例中”或類似短語不必都指同一實施例。
[0024]此外，圖中部件之間或方法步驟之間的連接不限于有效的直接連接。相反，在不脫離本發(fā)明教導的情況下，圖中所示部件之間或方法步驟之間的連接可通過向其添加中間部件或方法步驟來進行修改或另外的改變。
[0025]圖1是沒有采樣保持放大器的現(xiàn)有技術的流水線ADC第I級100的框圖。對于具有4個比較器FLASH和2倍增益的流水線級，圖2A和2B中示出了子ADC靜態(tài)誤差的影響。
[0026]圖2A是理想比較器閾值的示例性殘差圖200。設置四個比較器閾值以使得級輸出電壓殘差范圍總是在±Vkef/2之間。
[0027]圖2B是示出殘差圖上比較器偏移的影響的示例性殘差圖250。如圖所示，第三比較器的閾值電壓過大，超過的量等于V㈣。在這和情況下，中心殘差區(qū)域從_Vkef/2擴展至+Veef/ 2+2Veef/ 2 ο
[0028]在一個實施例中，假設輸入信號的米樣電壓電平在Vkef/4和Vkef/4+VoS3之間，由后續(xù)ADC級的組合的數(shù)字輸出代碼來檢測圖2B中超過+Vkef/2的理想值的輸出殘差的延伸。在數(shù)字輸出代碼超過預定閾值的情況下，反饋控制信號來表明第三比較器偏移過大。利用簡單的DAC或其他對V㈣影響的補償，可適當?shù)卦黾踊蛘邷p少控制該特定DAC的數(shù)字寄存器。類似地，反饋一控制信號來表明特定的比較器的閾值過低，并且然后向相反方向修改用于該閾值的數(shù)字寄存器。當檢測到輸出電壓范圍沒有違規(guī)時，數(shù)字累加器維持其當前值。通過這種方式，為每個比較器創(chuàng)建負反饋回路來控制其各自的有效閾值。
[0029]在上述的實施例中，來自后續(xù)級的完整數(shù)字輸出代碼用于確定比較器閾值的一致性(compliance)。然而，在許多情況下，不需要準確設置用于偏移控制回路的一致性閾值，并且僅來自緊隨其后的級的子ADC位的確定就足以實現(xiàn)該反饋。例如，在四個子ADC等級的情況下，頂部和底部比較器的確定可以用來表明輸出電壓殘差超出了范圍。增加子ADC等級的數(shù)量允許對殘差范圍進行更嚴格的控制。該實施例可以簡化數(shù)字邏輯需求并顯著地減小反饋延遲。
[0030]圖3是根據(jù)本發(fā)明的各個實施例的子ADC比較器偏移校準300的框圖。第N級的輸出殘差例如由后續(xù)的第N+1級的子ADC316來量化。被交換回第N級的信息可以包括:后續(xù)的第N+1級的子ADC316的輸出的完整記錄、其子集或者多個后續(xù)數(shù)字化級的組合。例如，第N級用于做出確定的信息可以只包括上溢出和下溢出狀態(tài)位，其中狀態(tài)位可用于或不用于ADC輸入信號的整體數(shù)字化。
[0031 ] 在一個實施例中，子ADC304包括比較器陣列，每個比較器具有可從模擬輸入電壓信號302 (Vin)中減去的獨立可控偏移電壓。比較器偏移電壓由DAC306控制，DAC306位于子ADC304的反饋路徑中。子ADC304的輸出發(fā)送到DAC310，其形成MDAC的一個輸入。MDAC的輸出由殘差放大器314控制。由誤差映射邏輯312寄存子ADC304的輸出以供使用。誤差映射邏輯312例如從具有流水線延遲324的后續(xù)的第N+1級的子ADC316接收信息，以確定哪個比較器的偏移過高或過低。與從第N+1級反饋的信息相關聯(lián)的反饋路徑中的流水線延遲被標記為圖3中的τχ模塊324。由于這個延遲，利用用于正確對準的誤差映射邏輯312來適當?shù)丶拇鎭碜缘贜級的子ADC304的數(shù)據(jù)。
[0032]誤差映射邏輯312耦合至偏移校準回路，該偏移校準回路可以經由偏移累加器322來在數(shù)字域中增大或減小每個DAC310的值。數(shù)字累加器322的大小和增益可以根據(jù)【具體實施方式】而改變。為了避免偏移控制中的極限環(huán)振蕩(limit cycle oscillat1n),數(shù)字偏移累加器322可以具有比偏移控制機制多至少I位的精確度，或者連貫誤差可以被獨特地處理。此外，可以使用除簡單累加器之外的方法。替代方法可以包括:抽取器、非線性數(shù)字控制技術、以及累加和轉儲。這些方法也可以用來減少功率消耗。然而，在先進的CMOS工藝中，通?？梢院雎詳?shù)字邏輯和功率消耗的量。
[0033]在一個實施例中，在子ADC304中可以存在所有比較器的有效系統(tǒng)性偏移。如果模擬輸入電壓302或模擬輸入電壓302的估計，以在估計和實際輸入電壓302之間存在固定差的方式被采樣，則可能導致子ADC304的輸出和期望的子ADC輸出之間的系統(tǒng)性偏移。例如，當模擬輸入電壓302等于用兩相過零檢測器電路實現(xiàn)的前級的殘差放大器的輸出電壓，并且在第一相位末端采樣輸入電壓302時，可能發(fā)生該系統(tǒng)性偏移。當這樣的系統(tǒng)性偏移發(fā)生時，多個數(shù)字累加器322和DAC306可以組合到單個偏移控制路徑中。
[0034]本領域技術人員可使用多種技術來數(shù)字地控制或調整比較器的偏移。這些技術可以包括:在動態(tài)鎖存輸出負載中弓I入差分電容，在比較器差分輸入對的輸出處的差分電流求和，或控制提供給比較器的參考電壓。作為示例，圖4例示了用于在電壓域或電流域中調整用作比較器電路的前置放大器的公知全差分放大器的偏移的兩種方法。可以使用電流偏移Iffi或電壓偏移或兩者的結合來實現(xiàn)參考前置放大器的輸入的偏移。
[0035]本發(fā)明的各種實施例也解決了校準過程中的定時約束。現(xiàn)有技術方案通過組合路徑來為子ADC使用逐次逼近寄存器(SAR)算法，以解決MDAC采樣電容和子ADC之間的定時失配。
[0036]圖5示出了使用SAR子ADC架構以消除定時失配的流水線級的現(xiàn)有技術示例。在殘差放大階段期間傳統(tǒng)使用的MDAC電容器也用于SAR子ADC的確定。在此架構中，來自子ADC確定的試探參考電荷通過MDAC從采樣電荷中減去，并且將差提供給單個比較器。通過逐次逼近算法做出多個確定，直到殘差放大達到期望的區(qū)域為止。這樣的SAR結構的缺點是需要一系列地做出若干個確定，這對流水線ADC的最高工作頻率有負面影響。因此，提供工具以減輕定時失配并減小對流水線最高工作頻率的影響將是有利的。
[0037]圖6是根據(jù)本發(fā)明的各個實施例的除去子ADC利MDAC采樣操作之間的定時失配誤差的粗略/精細子ADC的示例性框圖。在一個實施例中，首先，由粗略閃速子ADC進行的粗略多級確定估計輸入信號601 (Vin)，作為粗略估計602。假設精細估計603初始為零，DAC609將粗略參考電荷施加于MDAC電容器612，從而從輸入信號中減去粗略估計并產生殘差誤差606。其次，具有一個或多個比較器的精細子ADC604做出精細確定603，所述比較器的輸入直接地或間接地耦合至殘差誤差606。然后，精細確定603直接在數(shù)字域中或者與等同DAC功能并行地與粗略確定602結合，并且殘差誤差606隨后被細化作為提供給殘差放大器608的輸入。雖然輸入信號601的粗略估計602對定時失配是敏感的，但精細確定606基于由MDAC電容器所采樣的電荷，其結果是，精細確定606對定時失配不敏感。精細確定606中校正的范圍應該覆蓋從靜態(tài)源和動態(tài)源兩者產生的預期誤差。不同于圖1所示的現(xiàn)有技術的結構，圖6的實施例包括減輕定時失配的附加比較步驟。然而，與圖5的現(xiàn)有技術中的SAR方法相比，精細子ADC604中的附加比較步驟為子ADC確定總共提供了若干個更多的位。這使得時間得以節(jié)省并且與現(xiàn)有技術相比，可獲得的最高工作頻率相對更高。
[0038]圖7是根據(jù)本發(fā)明的各個實施例的用于動態(tài)定時誤差和精細確定靜態(tài)誤差700的后臺校正的粗略/精細子ADC的示例性框圖。在一個實施例中，精細子ADC710的精細確定比較器偏移可以通過本領域技術人員公知的技術在前臺(foreground)被校準，或利用前述的校準技術在后臺被校準，或通過兩者任意結合被校準。本領域技術人員應當意識到，所提出的后臺校準技術也可以應用于圖5的SAR子ADC架構。對精細子ADC710限定校準允許功率和面積被優(yōu)化，因為粗略確定中的變化可通過精細確定來校正，并且精細確定中的變化可以被校準。其結果是，可以優(yōu)化所有比較器的品體管尺以主要增大速度而僅其次考慮失配。
[0039]粗略/精細子ADC架構的好處是比較器偏移校準只用于相對少數(shù)量的比較器，使得能夠簡單地實現(xiàn)校準。對于具有5位分辨率的大型FLASH子ADC，每個比較器具有6位的校準需要2048(25 X 26)個DAC元件和192(25 X 6)個觸發(fā)器，這對于ADC的敏感區(qū)域中的布局和數(shù)字內容兩者而言是累贅的。對于具有相同數(shù)量的校準位數(shù)的2位精細子ADC，只需要256 (22 X 26)個元件和24(22X6)個觸發(fā)器。
[0040]雖然在粗略和精細確定之間具有重疊是有利的，但是由于噪聲，最小化MDAC中需要的電容器的數(shù)量也是有幫助的，因為MDAC電容中的任何增大增加了 MDAC的輸出的噪聲。因此，在一個實施例中，如圖8所示，通過經由數(shù)字邏輯修改其狀態(tài)來重復使用MDAC電容器，而非將精細子ADC輸出簡單連接至額外的電容器。
[0041]圖8是根據(jù)本發(fā)明的各個實施例的用于4.5位流水線級的粗略/精細子ADC結構的示例性框圖。在一個實施例中，4.5位殘差由具有I位重疊冗余的4位粗略子ADC802和2位精細子ADC804構成。粗略子ADC802做出粗略級確定，粗略級確定包括Nkmse個等于I的確定，和16-N_SE個等于O的確定，其中N—是粗略比較器的數(shù)量。16個確定中的每一個映射到一對電容器，使得正極性的ZNkmse個電容器連接到VKEF，并且負極性的32-2ΝωΑΚΕ個電容器連接到VKEF_。然后，粗略子ADC802的電荷估計提供給精細子ADC804，使得精細子ADC804可以做出確定(Dfine[3:0])并且可相應地校正電容器陣列連接。
[0042]根據(jù)本發(fā)明各個實施例，在圖10中示出了代表性的時序圖以例示粗略和精細確定排序。當“VIN跟蹤”為高時跟蹤模擬輸入信號，然后在下降沿采樣輸入信號。片刻后，做出粗略確定并且Dkmse可提供給MDAC，從而可以在合適的穩(wěn)定時間后做出精細確定。當使得Dfine可用時，在半個時鐘周期的剩余時間中可完成最終殘差輸出電壓放大。
[0043]如圖9所示，在可替換的實施例中，存在由粗略920、中等904和精細906分辨率子ADC做出的三個序列位-確定。雖然不是必須，但是期望每個子ADC有多個等級或比較，從而以盡可能少的確定接近最終量化估計。該實施例的優(yōu)點在于減少了用于每個序列確定的硬件或比較器數(shù)量，而缺點是所有子ADC的更大的延遲。在該實施例中，只校準精細確定的偏移。在其他實施例中，通過使用同一級的精細確定，可以額外地校準中等確定的偏移。
[0044]圖11是根據(jù)本發(fā)明各個實施例的示出粗略和精細確定與電容連接之間的示例性映射的表。考慮Dfine[3:0] = 4' bOOll的情況，電容器被正確地配置且不需要修改。如果Dfine [3:0] = 4’b0111，則指示一個具有正極性的電容器需要連接到Vkef+而不是VKEF_。如果無論粗略確定如何都指定Des[31]為1，那么如果在精細確定ΦωΑΚΕ[15] = I)之前Des[31]等于1，這代表沒有改變。然而，這種情況在采樣的輸入信號大于ADC滿量程時出現(xiàn)，這使ADC飽和并處于無效狀態(tài)。在Df通[3:0] = 4’bllll的情況下，可以為DCs[30]做出類似的指定，并且對于相反的情況，可以對化⑴和D&[0]適應相同的邏輯。
[0045]以上建議的邏輯布置優(yōu)選于根據(jù)嚴格的32等級溫度計碼(thermometer code)以精準的順序校正DCs，因為其顯著地簡化了邏輯復雜度和延遲。當需要校準電容器失配時，該布置可能給校準引擎和邏輯帶來略微更多的復雜度。然而，出于定時目的校正邏輯不處于關鍵路徑中，并且與從子ADC到MDAC電容器的簡單映射邏輯的優(yōu)點相比，所增加的復雜度是非常適度的。
[0046]盡管上面的示例示出了如何結合16個粗略等級和4個精細級來表示32個全局等級，應當理解，可以使用粗略等級和精細等級的許多組合。例如，由于粗略等級和精細等級之間的重疊，設計者可以選擇忽略2個極端的粗略確定，同時保持所有32個輸出情況的精準確定。而且，可以根據(jù)應用需求來交換或平衡粗略和精細確定之間的等級數(shù)量。最后，產生的等級的最終數(shù)量是設計確定，并不局限于32個或任何其他數(shù)量。
[0047]在圖8所示的一個實施例中，單個參考電壓施加于精細子ADC和殘差放大器兩者。然而，應當理解，在精細確定之前或期間的時間內，可以使用連接到快速穩(wěn)定復制參考的額外開關。這樣的復制參考可遞送MDAC電容器充電所需的大部分的電荷，從而減少殘差放大期間從精確參考源遞送的參考電荷量?；蛘撸稍诖致院途毚_定之間增大單個的參考電壓以有助于粗略穩(wěn)定。然而，在精細子ADC確定期間參考源的誤差增大了輸出殘差電壓范圍的變化，這在設計期間應當考慮。
[0048]應當理解，在精細確定期間，偏移可能有意或無意地提供給子ADC的比較器。假設該偏移在不同采樣之間是相對一致的，其與比較器偏移自身相比在數(shù)學上沒有任何區(qū)別，并且可通過觀察如上所討論的產生的輸出殘差電壓范圍來去除。作為示例，在使用過零檢測器的流水線級中的輸出復位操作可以通過將圖8中的一個Cfb電容器連接至正電源，另一個連接至負電源，來有意地對子ADC引入系統(tǒng)性偏移。可以使用這個有意的偏移來確保殘差放大期間的一致的或期望的初始狀態(tài)。也可很容易的想到用于精細確定之前的時間的其他用途，包括準備用于放大的殘差放大器。
[0049]由于殘差放大器和精細確定比較器共享關于輸入信號的信息，可以在兩功能之間共用前置放大器。在這種情況下，有效的比較器偏移可能由前置放大器的增益來減小。前置放大器將需要在可以做精細確定之前完全穩(wěn)定，從而不在比較器偏移校準環(huán)中引入依賴于數(shù)據(jù)的變化。
[0050]雖然如前所述，對于流水線ADC而言，比較器偏移的后臺校正和使用粗略/精細子ADC具有明顯的益處，但是本領域技術人員應當理解，其他ADC架構也可以受益于本發(fā)明。例如，本發(fā)明提出的后臺偏移校準技術也可應用于圖5的SAR子ADC架構。此外，粗略/精細方法可適用于SAR ADC中的第一確定，其中精細確定的校準在使用或不使用殘差放大器時可由后續(xù)位確定來校準。
[0051]圖12是根據(jù)本發(fā)明各個實施例的粗略/精細子ADC的說明性過程的流程圖。在步驟1202，可以由粗略子ADC接收模擬輸入電壓。
[0052]在步驟1204，粗略子ADC對模擬輸入電壓進行量化，具產生數(shù)字估計信號。
[0053]在步驟1206，精細子ADC接收取自殘差放大器的輸入電壓的電壓，以在步驟1208對其進行量化。在步驟1210，該量化信號添加到量化的模擬輸入電壓以產生數(shù)字估計電壓。
[0054]在步驟1212，數(shù)字估計電壓施加于DAC，DAC在步驟1214產生源于數(shù)字估計電壓的模擬估計電壓。
[0055]在步驟1216，從模擬輸入電壓中減去模擬估計電壓以便產生殘差輸出電壓，殘差輸出電壓可被放大以用于后續(xù)步驟中的進一步處理。應當理解，步驟1202-1216的順序對于本發(fā)明并非至關重要。
[0056]本領域技術人員應當理解，前面的示例和實施例是示例性的，是出于說明和理解的目的，而不是限制本發(fā)明的范圍。其目的是，對本領域技術人員而言在閱讀本發(fā)明的說明書和研究了本發(fā)明的附圖之后顯而易見的所有的置換、增強、等同、組合和相關改進都包含在本發(fā)明的實質精神和范圍內。因此，其用意在于未來非臨時性申請的權利要求將包括所有這些落入本發(fā)明實質精神和范圍內的修改、置換和等同。
【權利要求】
1.一種模數(shù)轉換器(ADC)，包括: 包括子ADC的第一子ADC級，所述第一子ADC級被耦合以接收可變模擬輸入電壓和第一反饋信號，所述第一子ADC級響應于所述第一反饋信號而輸出模擬輸出電壓殘差信號，所述第一反饋信號包括指示偏移電壓是否超過預定值的數(shù)字輸出代碼； 耦合至所述第一子ADC級的第二子ADC級，所述第二子ADC級對所述模擬輸出電壓殘差信號進行量化并產生所述第一反饋信號；以及 偏移校正電路，其接收所述第一反饋信號并產生偏移信號，所述偏移信號從所述可變模擬輸入電壓中減去并反饋給所述子ADC。
2.根據(jù)權利要求1所述的ADC，其中，所述子ADC包括多個比較器。
3.根據(jù)權利要求2所述的ADC，其中，所述偏移信號被系統(tǒng)性地施加給所述多個比較器。
4.根據(jù)權利要求1所述的ADC，其中，所述偏移校正電路進一步包括: 誤差映射邏輯，其被耦合以響應于所述數(shù)字輸出代碼而產生多個控制信號；以及耦合至所述誤差映射邏輯的數(shù)字累加器，所述數(shù)字累加器響應于所述多個控制信號而增大或減小所述偏移信號，其中所述偏移信號對于所述第一子ADC中的每個比較器而言是能夠獨立控制的。
5.根據(jù)權利要求1所述的ADC，其中，所述偏移校正電路包括DAC。
6.根據(jù)權利要求1所述的ADC，其中，所述數(shù)字輸出代碼包括至少來自所述第二ADC級的子ADC等級的子集。
7.根據(jù)權利要求6所述的ADC，其中，所述子ADC等級的子集包括過狀態(tài)位和欠狀態(tài)位。
8.根據(jù)權利要求6所述的ADC，其中，所述數(shù)字輸出代碼包括至少來自所述第二ADC級的子ADC的確定。
9.根據(jù)權利要求1所述的ADC，其中，所述子ADC產生利用所述誤差映射邏輯寄存的、從所述子ADC輸出信號采樣的輸出信號。
10.一種模數(shù)轉換器(ADC)，包括: 粗略子ADC，其耦合以接收模擬輸入電壓，所述粗略子ADC產生所述模擬輸入電壓的第一估計信號； 乘法數(shù)模轉換器(MDAC)電路，其被耦合以接收所述第一估計信號和第二估計信號以產生放大器輸入電壓，所述MDAC電路包括放大器和第一加法器，所述第一加法器從所述模擬輸入電壓中減去模擬電壓以產生放大器輸入電壓； 精細子ADC，其被耦合至所述放大器的輸入以產生來自所述放大器輸入電壓的量化信號；以及 第二加法器，其被耦合在所述粗略子ADC和所述精細子ADC之間，所述第二加法器耦合所述第一估計信號和所述量化信號以產生所述第二估計信號，其中所述精細子ADC的輸入參考范圍大于所述粗略子ADC的量化步長。
11.一種模數(shù)轉換器(ADC)，包括: 第一子ADC級，其被耦合以接收可變模擬輸入電壓和第一反饋信號，所述第一子ADC級響應于所述第一反饋信號而輸出模擬輸出電壓殘差信號，所述第一反饋信號包括指示一個或多個偏移電壓是否超過預定值的數(shù)字輸出代碼，所述第一子ADC級包括: 耦合至所述反饋信號的精細子ADC，所述精細子ADC對所述偏移電壓進行補償； 耦合至所述精細子ADC的偏移校正電路，所述偏移校正對所述精細子ADC進行控制；乘法數(shù)模轉換器(MDAC)電路，其被耦合以接收可變模擬輸入信號和粗略子ADC輸出信號，從而產生用于后續(xù)子ADC級的第二模擬輸出電壓殘差信號；以及 粗略子ADC，其被耦合以接收所述可變模擬輸入信號，所述粗略子ADC向所述MDAC電路提供參考電荷；以及 耦合至所述第一子ADC級的第二子ADC級，所述第二子ADC級對所述模擬輸出電壓殘差信號進行量化并產生所述第一反饋信號。
12.根據(jù)權利要求11所述的ADC，其中，所述粗略子ADC耦合至電容器陣列，并且所述精細子ADC的確定耦合至所述電容器陣列的子集。
13.根據(jù)權利要求11所述的ADC，其中，所述精細子ADC在上電條件下被校準。
14.根據(jù)權利要求11所述的ADC，其中，一組MDAC電容器通過經由數(shù)字邏輯修改它的狀態(tài)而被重復使用。
15.根據(jù)權利要求11所述的ADC，進一步包括與所述精細子ADC共用公共前置放大器的殘差放大器。
16.根據(jù)權利要求11所述的ADC，進一步包括耦合在所述第一子ADC級內的中等子ADC。
17.根據(jù)權利要求16所述的ADC，其中，通過使用所述精細子ADC的所述確定來校準所述中等子ADC。
18.一種校準模數(shù)轉換器(ADC)中的子ADC誤差的方法，所述方法包括: 接收模擬輸入電壓； 通過將量化的模擬輸入電壓和量化的放大器輸入電壓相加來產生數(shù)字估計電壓； 將所述估計電壓施加于DAC; 根據(jù)所述數(shù)字估計電壓產生模擬估計電壓； 通過從所述模擬輸入電壓中減去所述模擬估計電壓來產生殘差輸出電壓； 放大所述殘差輸出電壓； 利用第二子ADC對所述殘差輸出電壓進行量化； 產生反饋信號以提供第一子ADC誤差的估計；以及 施加所述反饋信號以對所述第一子ADC誤差進行校正。
19.根據(jù)權利要求18所述的校準所述ADC中的子ADC誤差的方法，所述方法進一步包括:對精細子ADC執(zhí)行比較器偏移校準。
20.根據(jù)權利要求19所述的校準所述ADC中的子ADC誤差的方法，其中，所述比較器偏移校準的所述執(zhí)行進一步包括:接收來自后續(xù)子ADC級的數(shù)字輸出代碼。
21.根據(jù)權利要求19所述的校準所述ADC中的子ADC誤差的方法，其中，在后臺進行所述比較器偏移校準的所述執(zhí)行。
22.根據(jù)權利要求19所述的校準所述ADC中的子ADC誤差的方法，其中，所述比較器偏移校準的所述執(zhí)行涉及所述ADC的比較器的子集。
23.根據(jù)權利要求19所述的校準所述ADC中的子ADC誤差的方法，進一步包括:在執(zhí)行所述比較器偏移校準之前，至少向子ADC比較器的子集提供偏移。
【文檔編號】H03M1/10GK104426549SQ201310596301
【公開日】2015年3月18日 申請日期:2013年9月11日 優(yōu)先權日:2013年9月11日
【發(fā)明者】S·沈, D-Y·張, M·A·Z·斯特拉耶爾, H-S·李 申請人:馬克西姆綜合產品公司