突波濾波器與濾波方法
【專利摘要】本發(fā)明公開了一種突波濾波器與濾波方法。突波濾波器（Glitch Filter）包含高突波濾波電路、低突波濾波電路與控制電路。高突波濾波電路用以根據(jù)輸入信號(hào)產(chǎn)生上拉控制信號(hào)。低突波濾波電路用以根據(jù)輸入信號(hào)產(chǎn)生下拉控制信號(hào)?？刂齐娐酚靡愿鶕?jù)上拉控制信號(hào)與下拉控制信號(hào)而決定突波濾波器的輸出端的邏輯電平。
【專利說明】突波濾波器與濾波方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路，尤其涉及一種突波濾波器。

【背景技術(shù)】
[0002]電子電路在操作中常受限于信號(hào)失真與噪聲干擾。信號(hào)失真與噪聲干擾可能會(huì)嚴(yán)重地降低電子電路的效能。在某些情況中，信號(hào)失真與噪聲干擾還可能會(huì)使電子電路的操作失效。舉例而言，在電子電路的操作中存在一種非周期性的噪聲:“突波”。
[0003]請(qǐng)參照?qǐng)D1A，圖1A為一種現(xiàn)有的突波濾波器的電路示意圖。如圖1A所示，現(xiàn)有的突波濾波器100包含高突波濾波器120與低突波濾波器140，其中高突波濾波器120電性串接低突波濾波器140。起初，輸入信號(hào)VIN被直接地輸入至與非門122的一輸入端，輸入信號(hào)VIN還經(jīng)由上升邊緣延遲單元124而傳送至與非門122的另一輸入端，其中上升邊緣延遲單元124用以對(duì)輸入信號(hào)VIN的上升邊緣延遲一延遲時(shí)間tdr。接著，高突波濾波器120的輸出端連接至或非門142的一輸入端，高突波濾波器120的輸出端還經(jīng)由下降邊緣延遲單元144連接至或非門142的另一輸入端，其中下降邊緣延遲單元144用以對(duì)輸入信號(hào)VIN的下降邊緣延遲一延遲時(shí)間tdf。據(jù)此，具有比延遲時(shí)間tdf短的低突波可被濾除。
[0004]請(qǐng)參照?qǐng)D1B，圖1B為圖1A的突波濾波器的波形圖。如圖1B所示，當(dāng)輸入信號(hào)VIN在其使能期間(亦即為邏輯“I”的時(shí)間)出現(xiàn)震蕩，前述的突波濾波器100被預(yù)期可輸出一個(gè)具有高邏輯電平的平滑信號(hào)。然而，在實(shí)際應(yīng)用中，突波濾波器100在濾除第一個(gè)高突波后，會(huì)讓低突波變得比突波濾波器100的工作范圍還寬，使得突波濾波器100會(huì)切換其輸出至低邏輯電平一段時(shí)間。在此例中，前述處于低邏輯電平的情況被稱為“漏洞”(lo0ph0le)，漏洞常被用來當(dāng)做突波濾波器100是否可以正確地濾除輸入信號(hào)VIN的參考指標(biāo)。再者，如先前圖1A所示，突波濾波器100會(huì)對(duì)輸入信號(hào)VIN的轉(zhuǎn)態(tài)邊緣加入較多的延遲時(shí)間，可能會(huì)對(duì)某些對(duì)于傳播延遲敏感度較高的電路造成影響。
[0005]因此，上述的缺陷與不足之處為當(dāng)前相關(guān)領(lǐng)域亟需改進(jìn)的目標(biāo)。


【發(fā)明內(nèi)容】

[0006]為解決上述問題，本發(fā)明的一個(gè)方面提供一種突波濾波器。突波濾波器包含高突波濾波電路、低突波濾波電路與控制電路。高突波濾波電路用以根據(jù)輸入信號(hào)產(chǎn)生上拉控制信號(hào)。低突波濾波電路用以根據(jù)輸入信號(hào)產(chǎn)生下拉控制信號(hào)?？刂齐娐酚靡愿鶕?jù)上拉控制信號(hào)與下拉控制信號(hào)而決定突波濾波器的輸出端的邏輯電平。
[0007]根據(jù)本發(fā)明的一實(shí)施例，前述的高突波濾波電路包含上升時(shí)間延遲單元與與非門電路。上升時(shí)間延遲單元用以對(duì)輸入信號(hào)的上升邊緣延遲第一延遲時(shí)間。與非門電路用以根據(jù)輸入信號(hào)與經(jīng)上升時(shí)間延遲單元延遲后的輸入信號(hào)產(chǎn)生上拉控制信號(hào)。
[0008]根據(jù)本發(fā)明的一實(shí)施例，前述的低突波濾波電路包含下降時(shí)間延遲單元與或非門電路。下降時(shí)間延遲單元用以對(duì)輸入信號(hào)的下降邊緣延遲第二延遲時(shí)間?；蚍情T電路用以根據(jù)輸入信號(hào)與經(jīng)下降時(shí)間單元延遲后的輸入信號(hào)產(chǎn)生下拉控制信號(hào)。
[0009]根據(jù)本發(fā)明的一實(shí)施例，前述的控制電路包含上拉單元與下拉單元。上拉單元用以根據(jù)上拉控制信號(hào)而將突波濾波器的輸出端上拉至高邏輯電平。下拉單元用以根據(jù)下拉控制信號(hào)而將突波濾波器的輸出端下拉至低邏輯電平。
[0010]根據(jù)本發(fā)明的一實(shí)施例，前述的突波濾波器還包含閂鎖器。閂鎖器電性并接于突波濾波器的輸出端，并用以維持突波濾波器的輸出端的前次邏輯電平。
[0011]根據(jù)本發(fā)明的一實(shí)施例，前述的閂鎖器包含第一反相器、第二反相器、第一使能單元與第二使能單元。第一反相器用以對(duì)突波濾波器的輸出端進(jìn)行反相。第二反相器，其中第二反相器的輸入端電性耦接至第一反相器的輸出端，且第二反相器的輸出端電性耦接至突波濾波器的輸出端。第一使能單元用以根據(jù)下拉控制信號(hào)而導(dǎo)通第二反相器的上拉路徑。第二使能單元用以根據(jù)上拉控制信號(hào)而導(dǎo)通第二反相器的下拉路徑。
[0012]根據(jù)本發(fā)明的一實(shí)施例，前述的突波濾波器還包含緩沖器。緩沖器用以增加突波濾波器的輸出驅(qū)動(dòng)能力，其中該緩沖器的輸入端電性耦接第一反相器的輸出端。
[0013]本發(fā)明的另一個(gè)方面提供一種突波濾波器。突波濾波器具有輸入端與輸出端，且突波濾波器包含上升時(shí)間延遲單元、下降時(shí)間延遲單元、與非門電路、或非門電路、第一開關(guān)與第二開關(guān)。上升時(shí)間延遲單元包含輸入端與輸出端，其中上升時(shí)間延遲單元的輸入端電性耦接至突波濾波器的輸入端。下降時(shí)間延遲單元包含輸入端與輸出端，其中下降時(shí)間延遲單元的輸入端電性耦接至突波濾波器的輸入端。與非門電路包含第一輸入端、第二輸入端與輸出端，其中與非門電路的第一輸入端電性I禹接至突波濾波器的輸入端，與非門電路的第二輸入端電性耦接至上升時(shí)間延遲單元的輸出端?；蚍情T電路包含第一輸入端、第二輸入端與輸出端，其中或非門電路的該第一輸入端電性耦接至突波濾波器的輸入端，或非門電路的第二輸入端電性耦接至下降時(shí)間延遲單元的輸出端。第一開關(guān)包含第一端、第二端與控制端，其中第一開關(guān)的第一端用以接收高電壓，第一開關(guān)的第二端電性耦接至突波濾波器的輸出端，且第一開關(guān)的控制端電性耦接與非門電路的輸出端。第二開關(guān)包含第一端、第二端與控制端，其中第二開關(guān)的第一端電性耦接至第一開關(guān)的第二端，第二開關(guān)的第二端電性耦接至地，第二開關(guān)的控制端電性耦接或非門電路的輸出端。
[0014]根據(jù)本發(fā)明的一實(shí)施例，前述的突波濾波器還包含反相器、第三開關(guān)、第四開關(guān)、第五開關(guān)與第六開關(guān)。反相器包含輸入端以及輸出端，其中反相器的輸入端電性耦接至突波濾波器的輸出端。第三開關(guān)包含第一端、第二端與控制端，其中第三開關(guān)的第一端用以接收高電壓，第三開關(guān)的控制端電性耦接或非門電路的輸出端。第四開關(guān)包含第一端、第二端與控制端，其中第四開關(guān)的第一端電性耦接至第三開關(guān)的第二端，第四開關(guān)的第二端電性耦接突波濾波器的輸出端，且第四開關(guān)的控制端電性耦接反相器的輸出端。第五開關(guān)包含第一端、第二端與控制端，其中第五開關(guān)的第一端電性耦接至第四開關(guān)的第二端，第五開關(guān)的控制端電性耦接反相器的輸出端。第六開關(guān)包含第一端、第二端與控制端，其中第六開關(guān)的第一端電性耦接至第五開關(guān)的第二端，第六開關(guān)的第二端電性耦接至地，且第六開關(guān)的控制端電性耦接與非門電路的輸出端。
[0015]根據(jù)本發(fā)明的一實(shí)施例，前述的突波濾波器還包含緩沖器。緩沖器用以增加突波濾波器的輸出驅(qū)動(dòng)能力，其中該緩沖器的輸入端電性耦接反相器的輸出端。
[0016]本發(fā)明另一個(gè)方面提供一種濾波方法。濾波方法包含下列步驟:通過將輸入信號(hào)的上升邊緣延遲一段第一延遲時(shí)間而產(chǎn)生第一延遲輸入信號(hào)，其中輸入信號(hào)用以輸入至電子裝置；通過將輸入信號(hào)的下降邊緣延遲一段第二延遲時(shí)間而產(chǎn)生第二延遲輸入信號(hào)；根據(jù)輸入信號(hào)與第一延遲輸入信號(hào)而產(chǎn)生上拉控制信號(hào)；根據(jù)輸入信號(hào)與第二延遲輸入信號(hào)而產(chǎn)生下拉控制信號(hào)；以及根據(jù)上拉控制信號(hào)與下拉控制信號(hào)而產(chǎn)生經(jīng)濾波后的輸入信號(hào)。
[0017]根據(jù)本發(fā)明的一實(shí)施例，前述的產(chǎn)生經(jīng)濾波后的輸入信號(hào)的步驟包含下列步驟:根據(jù)上拉控制信號(hào)而將控制電路的輸出端的電壓電平拉升至高邏輯電平；以及根據(jù)下拉控制信號(hào)而將控制電路的輸出端的電壓電平拉低至低邏輯電平。
[0018]綜上所述，本發(fā)明的技術(shù)方案與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。通過上述技術(shù)方案，可達(dá)到相當(dāng)?shù)募夹g(shù)進(jìn)步，并具有產(chǎn)業(yè)上的廣泛利用價(jià)值。

【專利附圖】

【附圖說明】
[0019]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，附圖的說明如下:
[0020]圖1A為一種現(xiàn)有的突波濾波器的電路示意圖；
[0021]圖1B為圖1A的突波濾波器的波形圖；
[0022]圖2A為根據(jù)本發(fā)明一實(shí)施例的一種突波濾波器的示意圖；
[0023]圖2B為根據(jù)本發(fā)明一實(shí)施例的一種突波濾波器的電路示意圖；
[0024]圖2C為根據(jù)本發(fā)明一實(shí)施例的圖2B中的高突波濾波器電路220的波形示意圖；
[0025]圖2D為根據(jù)本發(fā)明一實(shí)施例的圖2B中的低突波濾波器電路240的波形示意圖；
[0026]圖3為根據(jù)本發(fā)明一實(shí)施例的突波濾波器的電路示意圖；
[0027]圖4為本發(fā)明所示的突波濾波器200與現(xiàn)有的突波濾波器100的波形比較圖；以及
[0028]圖5為根據(jù)本發(fā)明一實(shí)施例的濾波方法的流程圖。

【具體實(shí)施方式】
[0029]下文列舉實(shí)施例配合附圖作詳細(xì)說明，但所提供的實(shí)施例并非用以限制本發(fā)明所涵蓋的范圍，而結(jié)構(gòu)操作的描述非用以限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等功效的裝置，皆為本發(fā)明所涵蓋的范圍。此外，附圖僅以說明為目的，并未依照原尺寸作圖。為便于理解，下述說明中相同元件將以相同的符號(hào)標(biāo)示來說明。
[0030]關(guān)于本文中所使用的“第一”、“第二”、…等，并非特別指稱次序或順位的意思，也非用以限定本發(fā)明，其僅僅是為了區(qū)別以相同技術(shù)用語描述的元件或操作而已。
[0031]關(guān)于本文中所使用的“約”、“大約”或“大致”一般通常是指數(shù)值的誤差或范圍約百分之二十以內(nèi)，較好地是約百分之十以內(nèi)，而更優(yōu)選地則是約百分之五以內(nèi)。文中若無明確說明，其所提及的數(shù)值皆視作為近似值，即如“約”、“大約”或“大致”所表示的誤差或范圍。
[0032]另外，關(guān)于本文中所使用的“耦接”或“連接”，均可指兩個(gè)或多個(gè)元件相互直接作實(shí)體或電性接觸，或是相互間接作實(shí)體或電性接觸，還可指兩個(gè)或多個(gè)元件相互操作或動(dòng)作。
[0033]請(qǐng)參照?qǐng)D2A，圖2A為根據(jù)本發(fā)明一實(shí)施例的一種突波濾波器的示意圖。如圖2A所示，突波濾波器200包含高突波濾波電路220、低突波濾波電路240與控制電路260。高突波濾波電路220用以根據(jù)輸入信號(hào)VIN而產(chǎn)生上拉控制信號(hào)PUP。低突波濾波電路240用以根據(jù)輸入信號(hào)VIN而產(chǎn)生下拉控制信號(hào)H)?？刂齐娐?60用以上拉控制信號(hào)PUP與下拉控制信號(hào)H)而決定突波濾波器200的輸出端的邏輯電平。
[0034]以下段落將提出多個(gè)突波濾波器200的實(shí)施例，來說明上述的功能與應(yīng)用，但本發(fā)明并不僅以下所列的實(shí)施例為限。
[0035]請(qǐng)參照?qǐng)D2B，圖2B根據(jù)本發(fā)明一實(shí)施例的一種突波濾波器的電路示意圖。如圖2B所示，前述的高突波濾波電路220包含上升時(shí)間延遲單元222與與非門電路224。上升時(shí)間延遲單元222的輸入端電性連接至突波濾波器200的輸入端。與非門電路224的第一輸入端電性連接至突波濾波器200的輸入端，且與非門電路224的第二輸入端電性連接至上升時(shí)間延遲單元222的輸出端。
[0036]上升時(shí)間延遲單元222用以對(duì)輸入信號(hào)VIN的上升邊緣延遲一段延遲時(shí)間tdr。與非門電路224用以根據(jù)輸入信號(hào)VIN與經(jīng)上升時(shí)間延遲單元222延遲后的輸入信號(hào)VIN而產(chǎn)生上拉控制信號(hào)PUP。
[0037]請(qǐng)參照?qǐng)D2C，圖2C為根據(jù)本發(fā)明一實(shí)施例的圖2B中的高突波濾波電路220的波形示意圖。舉例而言，當(dāng)在輸入信號(hào)VIN中存高突波VHG時(shí)，與非門電路224會(huì)輸出具有高邏輯電平(亦即邏輯“I”)的上拉控制信號(hào)PUP。
[0038]如先前圖2B所示，低突波濾波電路240包含下降時(shí)間延遲單元242與或非門電路244。下降時(shí)間延遲單元242的輸入端電性耦接至突波濾波器200的輸入端?；蚍情T電路244的第一輸入端電性耦接至突波濾波器200的輸入端，且或非門電路244的第二輸入端電性耦接至下降時(shí)間延遲單元242的輸出端。
[0039]下降時(shí)間延遲單元242用以對(duì)輸入信號(hào)VIN的下降邊緣延遲一段延遲時(shí)間tdf。或非門電路244用以根據(jù)輸入信號(hào)VIN與經(jīng)下降時(shí)間延遲單元242延遲后的輸入信號(hào)VIN而產(chǎn)生下拉控制信號(hào)H)。此外，前述的上升時(shí)間延遲單元222與下降時(shí)間延遲單元242可為具有額外的邊緣控制裝置的反相器鏈，此反相器鏈耦接于串接的電阻與場(chǎng)效晶體管電容。對(duì)于本領(lǐng)域的普通技術(shù)人員可得知前述的延遲時(shí)間tdr、tdf可通過控制電阻與MOS電容的值而決定。
[0040]請(qǐng)參照?qǐng)D2D，圖2D為根據(jù)本發(fā)明一實(shí)施例的圖2B中的低突波濾波電路240的波形示意圖。舉例來說，當(dāng)輸入信號(hào)VIN存在低突波VLG時(shí)，或非門電路244會(huì)產(chǎn)生具有低邏輯電平(亦即邏輯“O”)的下拉控制信號(hào)H)。
[0041]如先前圖2B所示，控制電路260包含上拉單元262與下拉單元264。上拉單元262用以根據(jù)上拉控制信號(hào)PUP而將突波濾波器200的輸出端拉升至高邏輯電平(亦即邏輯“I”)。下拉單元264用以根據(jù)下拉控制信號(hào)H)而將突波濾波器200的輸出端拉低至低邏輯電平(亦即邏輯“O”)。
[0042]在此實(shí)施例中，上拉單元262可為開關(guān)Ml，且下拉單元264可為開關(guān)M2。開關(guān)Ml與開關(guān)M2分別具有第一端、第二端與控制端。開關(guān)Ml的第一端電性連接至高電壓VDD，開關(guān)Ml的第二端電性連接至突波濾波器200的輸出端，且開關(guān)Ml的控制端電性耦接至與非門電路224的輸出端。開關(guān)M2的第一端電性耦接開關(guān)Ml的第二端，開關(guān)M2的第二端電性耦接至地，且開關(guān)M2的控制端電性耦接至或非門電路244的輸出端。
[0043]以操作而言，如先前圖2C所示，當(dāng)高突波VHG存在，且此高突波VHG的寬度小于延遲時(shí)間tdr時(shí)，與非門電路224產(chǎn)生具有高邏輯電平的上拉控制信號(hào)PUP，且或非門電路244產(chǎn)生具有低邏輯電平的下拉控制信號(hào)H)。因此，開關(guān)M1、M2會(huì)被關(guān)閉，而突波濾波器200的輸出端的電壓電平會(huì)維持在前次的狀態(tài)，從而正確地產(chǎn)生經(jīng)濾波后的輸入信號(hào)VOUT。
[0044]同樣地，如先前圖2D所示，當(dāng)?shù)屯徊╒LG存在，且此低突波VLG的寬度小于延遲時(shí)間tdf時(shí)，與非門電路224產(chǎn)生具有高邏輯電平的上拉控制信號(hào)PUP，且或非門電路244產(chǎn)生具有低邏輯電平的下拉控制信號(hào)H)。因此，開關(guān)Ml、M2會(huì)被關(guān)閉，故突波濾波器200的輸出端會(huì)維持于前次的狀態(tài)，以正確地產(chǎn)生經(jīng)濾波后的輸入信號(hào)V0UT。
[0045]在本發(fā)明的一實(shí)施例中，突波濾波器200可進(jìn)一步地包含閂鎖器280。閂鎖器280用以維持突波濾波器200的輸出端的前次邏輯電平。當(dāng)輸入信號(hào)VIN為具有超出突波濾波器200的工作范圍的高頻率振蕩信號(hào)時(shí)，上拉控制信號(hào)PUP會(huì)卡在邏輯“I”的狀態(tài)，下拉控制信號(hào)ro會(huì)卡在邏輯“O”的狀態(tài)，因此開關(guān)Ml、M2皆為關(guān)閉。此時(shí)，閂鎖器280用以維持經(jīng)濾波后的輸入信號(hào)VOUT的前次狀態(tài)。
[0046]舉例來說，在系統(tǒng)剛開機(jī)時(shí)可能會(huì)發(fā)生上述的輸入信號(hào)VIN，我們可將相關(guān)的電源信號(hào)(例如為高電壓VDD)接至閂鎖器280，以確保突波濾波器200的輸出端在剛開機(jī)的期間為已知的狀態(tài)。在此例中，如圖2B所示，閂鎖器280可包含反相器282、反相器284、使能單元286與使能單元288。反相器282的輸入端電性耦接突波濾波器200的輸出端，且反相器284的輸入端電性耦接至反相器282的輸出端，反相器284的輸出端電性耦接至突波濾波器200的輸出端。在此例中，使能單元286可為開關(guān)M3，且使能單元288可為開關(guān)M4。反相器284可包含開關(guān)Ql與開關(guān)Q2。開關(guān)M3、M4、QU Q2各自包含第一端、第二端與控制端。開關(guān)M3的第一端電性耦接于高電壓VDD，開關(guān)M3的控制端電性耦接至或非門電路244的輸出端。開關(guān)Ql的第一端電性耦接開關(guān)Ml的第二端，開關(guān)Ql的第二端電性耦接突波濾波器200的輸出端，且開關(guān)Ql的控制端電性耦接反相器282的輸出端。開關(guān)Q2的第一端電性耦接開關(guān)Ql的第二端，開關(guān)Q2的控制端電性耦接反相器282的輸出端。開關(guān)M4的第一端電性耦接開關(guān)Q2的第二端，開關(guān)M4的第二端電性耦接至地，且開關(guān)M4的控制端電性耦接于與非門電路224的輸出端。一般而言，前面所述的多個(gè)開關(guān)可由晶體管所實(shí)現(xiàn)，例如為場(chǎng)效晶體管(MOSFET)、雙極晶體管(BJT)等等。
[0047]在操作中，使能單元286 (例如:開關(guān)M3)用以根據(jù)下拉控制信號(hào)H)而導(dǎo)通反相器284的上拉路徑。使能單元288 (例如:開關(guān)M4)用以根據(jù)上拉控制信號(hào)PUP而導(dǎo)通反相器284的下拉路徑。舉例而言，在正常操作時(shí)，當(dāng)上拉控制信號(hào)PUP處于低邏輯電平(亦即邏輯“O”)且下拉控制信號(hào)H)亦處于低邏輯電平(亦即邏輯“O”)時(shí)，開關(guān)M3導(dǎo)通且開關(guān)M4會(huì)關(guān)閉，從而導(dǎo)通了反相器284的上拉路徑。因此，當(dāng)反相器284的輸入端處于低邏輯電平時(shí)，反相器284的輸出端會(huì)經(jīng)由開關(guān)M3而被拉升至高邏輯電平，從而維持突波濾波器200的輸出端的狀態(tài)。
[0048]請(qǐng)參照?qǐng)D3，圖3為根據(jù)本發(fā)明一實(shí)施例的突波濾波器的電路示意圖。相較于前述的突波濾波器200，圖3所示的突波濾波器300更進(jìn)一步地包含了緩沖器320。緩沖器320的輸入端電性耦接反相器282的輸出端。緩沖器320用以增加突波濾波器300的輸出驅(qū)動(dòng)能力。緩沖器320可為反相器鏈，本領(lǐng)域普通技術(shù)人員可視實(shí)際應(yīng)用而調(diào)整其架構(gòu)。
[0049]請(qǐng)參照?qǐng)D4，圖4為本發(fā)明所示的突波濾波器200與現(xiàn)有的突波濾波器100的波形比較圖。假設(shè)在輸入信號(hào)VIN中的各個(gè)突波的寬度皆在現(xiàn)有的突波濾波器100與突波濾波器200的工作范圍內(nèi)。據(jù)此，本發(fā)明所示的突波濾波器200可正確地產(chǎn)生經(jīng)濾波后的輸入信號(hào)VOUT。然而，如先前所述，現(xiàn)有的突波濾波器100可能會(huì)產(chǎn)生漏洞，進(jìn)而導(dǎo)致電子電路的操作失效。再者，本發(fā)明所示的突波濾波器200對(duì)于輸入信號(hào)VIN的上升邊緣所造成的總延遲時(shí)間為“tdr+2g”，對(duì)于輸入信號(hào)VIN的下降邊緣所造成的總延遲時(shí)間為“tdf+2g”，其中g(shù)表示為一個(gè)單位的邏輯門延遲時(shí)間。相較于現(xiàn)有的突波濾波器100，共兩個(gè)單位的邏輯門延遲時(shí)間可被減少。
[0050]本發(fā)明的另一個(gè)方面提供一種用于濾除突波的濾波方法。請(qǐng)參照?qǐng)D5，圖5為根據(jù)本發(fā)明一實(shí)施例的濾波方法的流程圖。如圖5所示，濾波方法500包含下列步驟:通過將輸入信號(hào)的上升邊緣延遲一段第一延遲時(shí)間而產(chǎn)生第一延遲輸入信號(hào)(亦即步驟S501)；通過將輸入信號(hào)的下降邊緣延遲一段第二延遲時(shí)間而產(chǎn)生第二延遲輸入信號(hào)(亦即步驟S502);根據(jù)輸入信號(hào)與第一延遲輸入信號(hào)而產(chǎn)生上拉控制信號(hào)(亦即步驟S503);根據(jù)輸入信號(hào)與第二延遲輸入信號(hào)而產(chǎn)生下拉控制信號(hào)(亦即步驟S504);根據(jù)上拉控制信號(hào)與下拉控制信號(hào)而產(chǎn)生經(jīng)濾波后的輸入信號(hào)(亦即步驟S505)。
[0051]例如，如圖2B所示，輸入信號(hào)VIN的上升邊緣經(jīng)由上升時(shí)間延遲單元222延遲一段延遲時(shí)間tdr，且輸入信號(hào)VIN的下降邊緣經(jīng)由下降時(shí)間延遲單元242延遲了一段延遲時(shí)間tdf。其中上拉控制信號(hào)PUP由與非門電路224所產(chǎn)生，且下拉控制信號(hào)H)由或非門電路244所產(chǎn)生。
[0052]在一個(gè)或多個(gè)實(shí)施例中，前述的步驟S505包含了下列所述的步驟:根據(jù)上拉控制信號(hào)而將控制電路的輸出端的電壓電平拉升至高邏輯電平(例如:邏輯I);根據(jù)下拉控制信號(hào)而將控制電路的輸出端的電壓電平拉低至低邏輯電平。
[0053]舉例而言，如圖2B所示，控制電路280包含開關(guān)M1、M2。開關(guān)Ml用以根據(jù)上拉控制信號(hào)PUP而將輸出端VOUT的電壓電平拉升至高邏輯電平。開關(guān)M2用以根據(jù)下拉控制信號(hào)H)而將輸出端VOUT的電壓電平下拉至低邏輯電平。
[0054]綜上所述，本發(fā)明所公開的突波濾波器可具有較低的延遲時(shí)間，且可避免產(chǎn)生漏洞的問題。
[0055]雖然本發(fā)明已經(jīng)以實(shí)施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種突波濾波器，其特征在于，包含: 高突波濾波電路，其用以根據(jù)輸入信號(hào)產(chǎn)生上拉控制信號(hào)； 低突波濾波電路，其用以根據(jù)上述輸入信號(hào)產(chǎn)生下拉控制信號(hào)；以及控制電路，其用以根據(jù)上述上拉控制信號(hào)與上述下拉控制信號(hào)而決定該突波濾波器的輸出端的邏輯電平。
2.如權(quán)利要求1所述的突波濾波器，其特征在于，所述高突波濾波電路包含: 上升時(shí)間延遲單元，其用以對(duì)所述輸入信號(hào)的上升邊緣延遲第一延遲時(shí)間；以及 與非門電路，其用以根據(jù)所述輸入信號(hào)與經(jīng)上述上升時(shí)間延遲單元延遲后的所述輸入信號(hào)產(chǎn)生所述上拉控制信號(hào)。
3.如權(quán)利要求1所述的突波濾波器，其特征在于，所述低突波濾波電路包含: 下降時(shí)間延遲單元，其用以對(duì)所述輸入信號(hào)的下降邊緣延遲第二延遲時(shí)間；以及 或非門電路，其用以根據(jù)所述輸入信號(hào)與經(jīng)上述下降時(shí)間單元延遲后的所述輸入信號(hào)產(chǎn)生所述下拉控制信號(hào)。
4.如權(quán)利要求1所述的突波濾波器，其特征在于，所述控制電路包含: 上拉單元，其用以根據(jù)所述上拉控制信號(hào)而將所述突波濾波器的所述輸出端上拉至高邏輯電平；以及 下拉單元，其用以根據(jù)所述下拉控制信號(hào)而將所述突波濾波器的所述輸出端下拉至低邏輯電平。
5.如權(quán)利要求1所述的突波濾波器，其特征在于，還包含: 閂鎖器，其電性并接于所述突波濾波器的所述輸出端，并用以維持所述突波濾波器的所述輸出端的前次邏輯電平。
6.如權(quán)利要求5所述的突波濾波器，其特征在于，所述閂鎖器包含: 第一反相器，其用以對(duì)所述突波濾波器的所述輸出端進(jìn)行反相； 第二反相器，該第二反相器的輸入端電性耦接至上述第一反相器的輸出端，且該第二反相器的輸出端電性耦接至所述突波濾波器的所述輸出端； 第一使能單元，其用以根據(jù)所述下拉控制信號(hào)而導(dǎo)通上述第二反相器的上拉路徑；以及 第二使能單元，其用以根據(jù)所述上拉控制信號(hào)而導(dǎo)通上述第二反相器的下拉路徑。
7.如權(quán)利要求6所述的突波濾波器，其特征在于，還包含: 緩沖器，其用以增加所述突波濾波器的輸出驅(qū)動(dòng)能力，該緩沖器的輸入端電性耦接所述第一反相器的所述輸出端。
8.一種突波濾波器，其特征在于，該突波濾波器具有輸入端與輸出端，該突波濾波器包含: 上升時(shí)間延遲單元，其包含輸入端與輸出端，該上升時(shí)間延遲單元的該輸入端電性耦接至上述突波濾波器的上述輸入端； 下降時(shí)間延遲單元，其包含輸入端與輸出端，該下降時(shí)間延遲單元的該輸入端電性耦接至上述突波濾波器的上述輸入端； 與非門電路，其包含第一輸入端、第二輸入端與輸出端，該與非門電路的該第一輸入端電性耦接至上述突波濾波器的上述輸入端，該與非門電路的該第二輸入端電性耦接至上述上升時(shí)間延遲單元的上述輸出端； 或非門電路，其包含第一輸入端、第二輸入端與輸出端，該或非門電路的該第一輸入端電性耦接至上述突波濾波器的上述輸入端，該或非門電路的該第二輸入端電性耦接至上述下降時(shí)間延遲單元的上述輸出端； 第一開關(guān)，其包含第一端、第二端與控制端，該第一開關(guān)的該第一端用以接收高電壓，該第一開關(guān)的該第二端電性耦接至上述突波濾波器的上述輸出端，且該第一開關(guān)的該控制端電性耦接上述與非門電路的上述輸出端；以及 第二開關(guān)，其包含第一端、第二端與控制端，該第二開關(guān)的該第一端電性耦接至上述第一開關(guān)的上述第二端，該第二開關(guān)的該第二端電性耦接至地，該第二開關(guān)的該控制端電性耦接上述或非門電路的上述輸出端。
9.如權(quán)利要求8所述的突波濾波器，其特征在于，還包含: 反相器，其包含輸入端以及輸出端，該反相器的該輸入端電性耦接至所述突波濾波器的所述輸出端； 第三開關(guān)，其包含第一端、第二端與控制端，該第三開關(guān)的該第一端用以接收所述高電壓，該第三開關(guān)的該控制端電性耦接所述或非門電路的所述輸出端； 第四開關(guān)，其包含第一端、第二端與控制端，該第四開關(guān)的該第一端電性耦接至上述第三開關(guān)的上述第二端，該第四開關(guān)的該第二端電性耦接所述突波濾波器的所述輸出端，且該第四開關(guān)的該控制端電性耦接上述反相器的上述輸出端； 第五開關(guān)，其包含第一端、第二端與控制端，該第五開關(guān)的該第一端電性耦接至上述第四開關(guān)的上述第二端，該第五開關(guān)的該控制端電性耦接上述反相器的上述輸出端；以及第六開關(guān)，其包含第一端、第二端與控制端，該第六開關(guān)的該第一端電性耦接至上述第五開關(guān)的上述第二端，該第六開關(guān)的該第二端電性耦接至地，且該第六開關(guān)的該控制端電性耦接所述與非門電路的所述輸出端。
10.如權(quán)利要求9所述的突波濾波器，其特征在于，還包含: 緩沖器，其用以增加所述突波濾波器的輸出驅(qū)動(dòng)能力，該緩沖器具有輸入端，該緩沖器的該輸入端電性耦接至所述反相器的所述輸出端。
11.一種濾波方法，其特征在于，包含: 通過將輸入信號(hào)的上升邊緣延遲第一延遲時(shí)間而產(chǎn)生第一延遲輸入信號(hào)，該輸入信號(hào)用以輸入至電子裝置； 通過將上述輸入信號(hào)的下降邊緣延遲第二延遲時(shí)間而產(chǎn)生第二延遲輸入信號(hào)； 根據(jù)上述輸入信號(hào)與上述第一延遲輸入信號(hào)而產(chǎn)生上拉控制信號(hào)； 根據(jù)上述輸入信號(hào)與上述第二延遲輸入信號(hào)而產(chǎn)生下拉控制信號(hào)；以及 根據(jù)上述上拉控制信號(hào)與上述下拉控制信號(hào)產(chǎn)生經(jīng)濾波后的上述輸入信號(hào)。
12.如權(quán)利要求11所述的濾波方法，其特征在于，其中產(chǎn)生所述經(jīng)濾波后的所述輸入信號(hào)的步驟包含: 根據(jù)所述上拉控制信號(hào)而將控制電路的輸出端的電壓電平拉升至高邏輯電平；以及 根據(jù)所述下拉控制信號(hào)而將上述控制電路的上述輸出端的電壓電平下拉至低邏輯電平。
【文檔編號(hào)】H03H11/26GK104378084SQ201310498624
【公開日】2015年2月25日 申請(qǐng)日期:2013年10月22日 優(yōu)先權(quán)日:2013年8月14日
【發(fā)明者】劉斌 申請(qǐng)人:南亞科技股份有限公司