一種d類音頻功放電路、功率放大器及音頻播放裝置制造方法
【專利摘要】本發(fā)明適用于電子領(lǐng)域，提供了一種D類音頻功放電路、功率放大器及音頻播放裝置，該電路包括：運放單元，用于對接收的音頻信號進行放大，生成高增益音頻信號；采樣保持單元，用于通過雙相非交疊時鐘控制采樣，以對高增益音頻信號進行帶阻濾波，PWM調(diào)制頻率生成的諧波及噪聲信號；脈寬調(diào)制單元，用于將帶阻濾波后的音頻信號與接收的三角波信號比較，生成PWM信號；死區(qū)控制單元，用于對PWM信號進行死區(qū)校正；開關(guān)單元，用于通過校正后的PWM信號驅(qū)動音頻播放裝置。本發(fā)明在高增益環(huán)路反饋的基礎上增加采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出，其結(jié)構(gòu)簡單，成本低。
【專利說明】一種D類音頻功放電路、功率放大器及音頻播放裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子領(lǐng)域，尤其涉及一種D類音頻功放電路、功率放大器及音頻播放
>J-U ρ?α裝直。

【背景技術(shù)】
[0002]目前功率放大器被廣泛地應用于多種現(xiàn)代設備當中，其主要的作用就是將微弱的音頻信號放大并以足夠的功率驅(qū)動喇叭或者耳機，在達到所需的聲音大小的同時保證音頻號很小的失真度。
[0003]在驅(qū)動耳機或其它較小功率的聲音需求時，采用A類、B類或者G類(H類)功放，可以實現(xiàn)很小的失真度，同時保證聲音大小符合功率需求；但對于喇叭驅(qū)動或者大功率的聲音播放，由于A類、B類或者G類功放其自身效率偏低的原因，導致大部分功耗損失在驅(qū)動器上，造成對功放本身散熱和可靠性有非常高的要求，同時也造成了功耗的損失。
[0004]因此，對于大功率音頻播放需求，目前通常采用效率能購達到90%的D類功放，但是，D類功放電路的結(jié)構(gòu)通常采用脈沖寬度調(diào)制技術(shù)(PWM，Pulse Width Modulat1n)或者采用增量累積調(diào)制技術(shù)(Σ △)，在驅(qū)動大功率音頻播放裝置時，容易引入較大的失真，同時也會將電源上的噪聲引入到輸出，影響音頻信號的保真度。


【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例的目的在于提供一種D類音頻功放電路，旨在解決D類功放驅(qū)動大功率音頻播放裝置失真度較大的問題。
[0006]本發(fā)明實施例是這樣實現(xiàn)的，一種D類音頻功放電路，所述功放電路的信號輸入端與音頻電路輸出端連接，所述功放電路的信號輸出端與音頻播放裝置連接，所述功放電路的三角波輸入端與振蕩器連接，所述功放電路的共模電平輸入端與基準電源連接，所述功放電路的雙時鐘端與時鐘電路連接，所述功放電路包括:
[0007]—運放單元，所述運放單元的一個或多個輸入端為所述功放電路的信號輸入端，用于對接收的音頻信號進行放大，生成高增益音頻信號；
[0008]至少一采樣保持單元，一個或多個所述采樣保持單元的輸入端與所述運放單元的一個或多個輸出端連接，一個或多個所述采樣保持單元的共模電平輸入端為所述功放電路的共模電平輸入端，一個或多個所述采樣保持單元的雙時鐘輸入端為所述功放電路的雙時鐘輸入端，用于通過雙相非交疊時鐘控制采樣，以對所述高增益音頻信號進行帶阻濾波，衰減PWM調(diào)制頻率生成的諧波及噪聲信號；
[0009]至少一脈寬調(diào)制單元，所述脈寬調(diào)制單元的第一輸入端與所述采樣保持單元的輸出端連接，所述脈寬調(diào)制單元的第二輸入端為所述功放電路的三角波輸入端，用于將帶阻濾波后的所述音頻信號與接收的三角波信號比較，生成PWM信號；
[0010]至少一死區(qū)控制單元，所述死區(qū)控制單元的輸入端與所述脈寬調(diào)制單元的輸出端連接，用于對所述PWM信號進行死區(qū)校正；
[0011]至少一開關(guān)單元，所述開關(guān)單元的輸入端與所述死區(qū)控制單元的輸出端連接，所述開關(guān)單元的輸出端為所述功放電路的信號輸出端與所述運放單元的一個或多個驅(qū)動輸出端連接，用于通過校正后的PWM信號驅(qū)動音頻播放裝置。
[0012]本發(fā)明實施例的另一目的在于提供一種采用上述D類音頻功放電路的功率放大器。
[0013]本發(fā)明實施例的另一目的在于提供一種采用上述功率放大器的音頻播放裝置。
[0014]本發(fā)明實施例在采用高增益環(huán)路反饋的基礎上，通過增加基于雙相非交疊時鐘控制的采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出。本發(fā)明實施例結(jié)構(gòu)簡單，可完全在芯片內(nèi)部實現(xiàn)，確保了片外不需要額外的LC濾波器，減小了電路體積，節(jié)省了成本。

【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明實施例提供的D類音頻功放電路的結(jié)構(gòu)圖；
[0016]圖2為本發(fā)明實施例提供的基于H型全橋式輸出的D類音頻功放電路的示例電路圖；
[0017]圖3為本發(fā)明實施例提供的基于半橋式輸出的D類音頻功放電路的示例電路圖；
[0018]圖4為本發(fā)明實施例提供的D類音頻功放電路中采樣保持單元的雙相時鐘波形圖以及開關(guān)導通狀態(tài)圖。

【具體實施方式】
[0019]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0020]本發(fā)明實施例通過在運放單元后增加采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出，其結(jié)構(gòu)簡單，成本低。
[0021]以下結(jié)合具體實施例對本發(fā)明的實現(xiàn)進行詳細描述:
[0022]圖1示出了本發(fā)明實施例提供的D類音頻功放電路的結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分。
[0023]作為本發(fā)明一實施例，該D類音頻功放電路可以應用于各種功率放大器以及音頻播放裝置中。
[0024]該D類音頻功放電路I的信號輸入端與音頻電路2的輸出端連接，D類音頻功放電路I的信號輸出端與音頻播放裝置3連接，D類音頻功放電路I的三角波輸入端與振蕩器(OSC，Oscillator)連接，D類音頻功放電路I的共模電平輸入端與基準電源4連接，D類音頻功放電路I的雙時鐘端與時鐘電路5連接，D類音頻功放電路I包括:
[0025]一運放單元11，該運放單元11的一個或多個輸入端為D類音頻功放電路I的信號輸入端，用于對接收的音頻信號進行放大，生成高增益音頻信號；
[0026]至少一采樣保持單元12，一個或多個采樣保持單元12的輸入端與運放單元11的一個或多個輸出端連接，一個或多個采樣保持單元12的共模電平輸入端為D類音頻功放電路I的共模電平輸入端，一個或多個采樣保持單元12的雙時鐘輸入端為D類音頻功放電路I的雙時鐘輸入端，用于通過雙相非交疊時鐘控制采樣，以對高增益音頻信號進行帶阻濾波，衰減PWM調(diào)制頻率生成的諧波及噪聲信號；
[0027]至少一脈寬調(diào)制單元13，該脈寬調(diào)制單元13的第一輸入端與采樣保持單元12的輸出端連接，脈寬調(diào)制單元13的第二輸入端為D類音頻功放電路I的三角波輸入端，用于將帶阻濾波后的音頻信號與接收的三角波信號比較，生成PWM信號；
[0028]至少一死區(qū)控制單元14，該死區(qū)控制單元14的輸入端與脈寬調(diào)制單元13的輸出端連接，用于對PWM信號進行死區(qū)校正；
[0029]至少一開關(guān)單元15，該開關(guān)單元15的輸入端與死區(qū)控制單元14的輸出端連接，開關(guān)單元15的輸出端為D類音頻功放電路I的信號輸出端與運放單元11的一個或多個驅(qū)動輸出端連接，用于通過校正后的PWM信號驅(qū)動音頻播放裝置。
[0030]在本發(fā)明實施例中，將接收的音頻信號放大后通過一級采樣保持單元濾波，并將濾波后的運放輸出與三角波比較，形成PWM信號輸出，再經(jīng)過死區(qū)校正后，通過開關(guān)單元驅(qū)動喇叭。
[0031]該采樣保持單元由雙相非交疊時鐘控制的若干開關(guān)和電容構(gòu)成，其時鐘頻率在幾百KHZ到2MHZ的范圍，相差為180度，通過調(diào)節(jié)電容值和雙相時鐘頻率，使得該采樣保持單元在20KHZ到2MHZ范圍內(nèi)形成一個帶阻濾波功能，即，該采樣保持單元形成一個等效帶阻濾波器，進而將人耳頻率附近的諧波濾掉，從而實現(xiàn)降低失真度。
[0032]本發(fā)明實施例在采用高增益環(huán)路反饋的基礎上，通過增加基于雙相非交疊時鐘控制的采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出。本發(fā)明實施例結(jié)構(gòu)簡單，可完全在芯片內(nèi)部實現(xiàn)，確保了片外不需要額外的LC濾波器，減小了電路體積，節(jié)省了成本。
[0033]作為本發(fā)明一實施例，該D類音頻功放電路I可在CMOS、BICOMS以及BCD (即，在同一芯片上制作Bipolar，CMOS和DMOS器件)制程下實現(xiàn)。
[0034]本發(fā)明實施例既可用于差分的H型全橋式輸出的喇叭(大功率音頻播放裝置)驅(qū)動，也可用于單端的半橋式輸出喇叭(大功率音頻播放裝置)驅(qū)動，詳述如下:
[0035]圖2示出了本發(fā)明實施例提供的基于H型全橋式輸出的D類音頻功放電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分。
[0036]作為本發(fā)明一實施例，該運放單元11為差分結(jié)構(gòu)，具體包括:
[0037]差分運算放大器111、電阻R11、電阻R12、電阻R13、電阻R21、電阻R22、電阻R23、電容Cll及電容C12 ；
[0038]電阻Rll的一端為差分結(jié)構(gòu)運放單元11的正向輸入端，電阻Rll的另一端與差分運算放大器111的正向輸入端連接，電阻R21的一端為差分結(jié)構(gòu)運算放大器的反向輸入端，電阻R21的另一端與差分運算放大器111的反向輸入端連接，差分運算放大器111的正向輸入端同時與電容Cll的一端連接，電容Cll的另一端通過電阻R12與差分運算放大器111的反向輸出端連接，差分運算放大器111的反向輸入端同時與電容C21的一端連接，電容C21的另一端通過電阻R22與差分運算放大器111的正向輸出端連接，差分運算放大器111的正向輸出端為差分結(jié)構(gòu)運放單元11的正向輸出端，差分運算放大器111的反向輸出端為差分結(jié)構(gòu)運放單元11的反向輸出端，差分結(jié)構(gòu)運放單元11的正向輸入端還與電阻R13的一端連接，電阻R13的另一端為差分結(jié)構(gòu)運放單元11的一驅(qū)動輸出端，差分結(jié)構(gòu)運放單元11的反向輸入端還與電阻R23的一端連接，電阻R23的另一端為差分結(jié)構(gòu)運放單元11的另一驅(qū)動輸出端。
[0039]在本發(fā)明實施例中，基于H型全橋式輸出的D類音頻功放電路包括兩個采樣保持單元12A和12B，兩個脈寬調(diào)制單元13A和13B，兩個死區(qū)控制單元14A和14B以及來兩個開關(guān)單元15A和15B。
[0040]作為本發(fā)明一實施例,采樣保持單元12A包括:
[0041]第一開關(guān)K1、第二開關(guān)K2、第三開關(guān)K3、第四開關(guān)K4、電容Cl以及電容C2 ；
[0042]第一開關(guān)Kl的電流輸入端為采樣保持單元12A的輸入端與第二開關(guān)K2的電流輸入端連接，第一開關(guān)Kl的電流輸出端同時與第三開關(guān)K3的電流輸入端和電容Cl的一端連接，電容Cl的另一端為采樣保持單元12A的共模電平輸入端Vai與電容C2的一端連接，電容C2的另一端同時與第二開關(guān)K2的電流輸出端和第四開關(guān)K4的電流輸入端連接，第四開關(guān)K4的電流輸出端為采樣保持單元12A的輸出端與第三開關(guān)K3的電流輸出端連接。
[0043]采樣保持單元12B包括:
[0044]第五開關(guān)K5、第六開關(guān)K6、第七開關(guān)K7、第八開關(guān)K8、電容C3以及電容C4 ；
[0045]第五開關(guān)K5的電流輸入端為采樣保持單元12B的輸入端與第六開關(guān)K6的電流輸入端連接，第五開關(guān)K5的電流輸出端同時與第七開關(guān)K7的電流輸入端和電容C3的一端連接，電容C3的另一端為采樣保持單元12B的共模電平輸入端VCM與電容C4的一端連接，電容C4的另一端同時與第六開關(guān)K6的電流輸出端和第八開關(guān)K8的電流輸入端連接，第八開關(guān)K8的電流輸出端為采樣保持單元12B的輸出端與第七開關(guān)K7的電流輸出端連接。
[0046]作為本發(fā)明一實施例，第一開關(guān)K1、第二開關(guān)K2、第三開關(guān)K3、第四開關(guān)K4、第五開關(guān)K5、第六開關(guān)K6、第七開關(guān)K7以及第八開關(guān)K8可以采用傳輸門實現(xiàn)，例如CMOS傳輸門，第一開關(guān)Kl至第八開關(guān)K8的電流輸入端為傳輸門的輸入端，第一開關(guān)Kl至第八開關(guān)K8的電流輸出端為傳輸門的輸出端,第一開關(guān)Kl至第八開關(guān)K8的控制端為傳輸門的門信號控制端。
[0047]作為本發(fā)明一優(yōu)選實施例，第一開關(guān)K1、第二開關(guān)K2、第三開關(guān)K3、第四開關(guān)K4、第五開關(guān)K5、第六開關(guān)K6、第七開關(guān)K7以及第八開關(guān)K8還可以采用功率開關(guān)管實現(xiàn)，例如，CMOS 管、BICMOS 管以及 Bipolar 管。
[0048]優(yōu)選地，第一開關(guān)Kl至第八開關(guān)K8可以采用N型MOS管實現(xiàn)。
[0049]第一開關(guān)Kl至第八開關(guān)K8的電流輸入端為N型MOS管的漏極，第一開關(guān)Kl至第八開關(guān)K8的電流輸出端為N型MOS管的源極，第一開關(guān)Kl至第八開關(guān)K8的控制端為N型MOS管的柵極。
[0050]作為本發(fā)明一實施例，該脈寬調(diào)制單元13A和13B均可以采用比較器131實現(xiàn)，該比較器131的一輸入端為脈寬調(diào)制單兀13A或13B的一輸入端，比較器131的另一輸入端為脈寬調(diào)制單元13A或13B的另一輸入端，比較器131的輸出端為脈寬調(diào)制單元13A和13B的輸出端。
[0051]作為本發(fā)明一實施例，開關(guān)單元15A包括:
[0052]第九開關(guān)管151和第十開關(guān)管152 ；
[0053]第九開關(guān)管151的電流輸入端與電源電壓連接，第九開關(guān)管151的電流輸出端為開關(guān)單元15A的輸出端與第十開關(guān)管152的電流輸入端連接，第十開關(guān)管152的電流輸出端接地，第九開關(guān)管151的控制端為開關(guān)單元15A的輸入端與第十開關(guān)管152的控制端連接;
[0054]開關(guān)單元15B包括:
[0055]第十一開關(guān)管153和第十二開關(guān)管154 ；
[0056]第H 開關(guān)管153的電流輸入端與電源電壓連接,第^ 開關(guān)管153的電流輸出端為開關(guān)單元15B的輸出端與第十二開關(guān)管154的電流輸入端連接，第十二開關(guān)管154的電流輸出端接地，第十一開關(guān)管153的控制端為開關(guān)單元15B的輸入端與第十二開關(guān)管154的控制端連接。
[0057]作為本發(fā)明一優(yōu)選實施例，第九開關(guān)管151和第十一開關(guān)管153為P型MOS管，該P型MOS管的源極為第九開關(guān)管151和第十一開關(guān)管153的電流輸入端，該P型MOS管的漏極為第九開關(guān)管151和第i^一開關(guān)管153的電流輸出端，該P型MOS管的柵極為第九開關(guān)管151和第十一開關(guān)管153的控制端；
[0058]第十開關(guān)管152和第十二開關(guān)管154為N型MOS管，該N型MOS管的漏極為第十開關(guān)管152和第十二開關(guān)管154的電流輸入端，該N型MOS管的源極為第十開關(guān)管152和第十二開關(guān)管154的電流輸出端，該N型MOS管的柵極為第十開關(guān)管152和第十二開關(guān)管154的控制端。
[0059]當然，第九開關(guān)管151、第十開關(guān)管152、第十一開關(guān)管153和第十二開關(guān)管154還可以采用雙極型三極管實現(xiàn)，其中，第九開關(guān)管151和第i^一開關(guān)管153為PNP型三極管，該雙極型三極管的發(fā)射極為第九開關(guān)管151和第十一開關(guān)管153的電流輸入端，該雙極型三極管的集電極為第九開關(guān)管151和第十一開關(guān)管153的電流輸出端，該雙極型三極管的基極為第九開關(guān)管151和第十一開關(guān)管153的電流控制端；
[0060]該雙極型三極管的集電極為第十開關(guān)管152和第十二開關(guān)管154的電流輸入端，該雙極型三極管的發(fā)射極為第十開關(guān)管152和第十二開關(guān)管154的電流輸出端，該NPN型三極管的基極為第十開關(guān)管152和第十二開關(guān)管154的控制端。
[0061]在本發(fā)明實施例中，差分運算放大器111和電阻R11、電阻R12、電阻R13、電阻R21、電阻R22、電阻R23、電容Cll及電容C12構(gòu)成高增益反饋環(huán)路，將雙相非交疊時鐘的一路Clockl加在第二開關(guān)K2、第三開關(guān)K3、第五開關(guān)K5、第八開關(guān)K8上，該雙相非交疊時鐘的波形以及對應的開關(guān)導通狀態(tài)參見圖4，在第二開關(guān)K2、第五開關(guān)K5時鐘高有效時，第二開關(guān)K2和第三開關(guān)K3依次打開連通，第一開關(guān)Kl和第四開關(guān)K4斷開連接，同時，第五開關(guān)K5和第八開關(guān)K8依次打開連通，第六開關(guān)K6和第七開關(guān)K7斷開連接，差分運放輸出被電容C2和電容C3采樣，同時電容Cl和電容C4上存儲的電荷被轉(zhuǎn)移出來和PWM三角波比較，形成PWM調(diào)制輸出；
[0062]將雙相非交疊時鐘的另一路Clock2加在第一開關(guān)K1、第四開關(guān)K4、第六開關(guān)K6、第七開關(guān)K7上，該雙相非交疊時鐘的波形以及對應的開關(guān)導通狀態(tài)參見圖4，在第一開關(guān)K1、第六開關(guān)K6時鐘高有效時，第一開關(guān)Kl和第四開關(guān)K4依次打開連通，第二開關(guān)K2和第三開關(guān)K3斷開連接，同時，第六開關(guān)K6和第七開關(guān)K7依次打開連通，第五開關(guān)K5和第八開關(guān)K8斷開連接，差分運放輸出被電容Cl和電容C4采樣，同時電容C2和電容C3上的存儲電荷被轉(zhuǎn)移出來和PWM三角波比較，形成PWM調(diào)制輸出。
[0063]如此采樣保持操作，在頻域上可看作，在采樣時鐘頻率附近有個帶阻濾波器，該濾波器可以濾除掉在PWM調(diào)制頻率附近容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出。而該采樣時鐘剛好可以由PWM三角波電路產(chǎn)生。
[0064]本發(fā)明實施例在采用高增益環(huán)路反饋的基礎上，通過增加基于雙相非交疊時鐘控制的采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出。本發(fā)明實施例結(jié)構(gòu)簡單，可完全在芯片內(nèi)部實現(xiàn)，確保了片外不需要額外的LC濾波器，減小了電路體積，節(jié)省了成本。
[0065]圖3示出了本發(fā)明實施例提供的基于半橋式輸出的D類音頻功放電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分。
[0066]作為本發(fā)明一實施例，該運放單元11包括:
[0067]運算放大器112、電阻1?31、電阻1?32、電阻1?33以及電容C31 ；
[0068]運算放大器112的正向輸入端接地，電阻R33的一端與運算放大器112的正向輸入端連接，電阻R33的另一端為運放單元11的驅(qū)動輸出端，運算放大器112的反向輸入端與電阻R31的一端連接，電阻R31的另一端為運放單元11的輸入端，運算放大器112的反向輸入端同時與電容C31的一端連接，電容C31的另一端通過電阻R32與運算放大器112的輸出端連接，運算放大器112的輸出端為運放單元11的輸出端。
[0069]在本發(fā)明實施例中，針對于半橋輸出可選擇單端輸出的運算放大器，并采用一個采樣保持單元、一個脈寬調(diào)制單元、一個死區(qū)控制單元以及一個開關(guān)單元實現(xiàn)，其連接關(guān)系參見實施例一，其采樣保持單元、脈寬調(diào)制單元以及開關(guān)單元的內(nèi)部結(jié)構(gòu)與第二實施例中的采樣保持單元12A、脈寬調(diào)制單元13A以及開關(guān)單元15A相同，此處不再贅述。
[0070]本發(fā)明實施例在采用高增益環(huán)路反饋的基礎上，通過增加基于雙相非交疊時鐘控制的采樣保持單元實現(xiàn)帶阻濾波，以濾除在PWM調(diào)制頻率附近最容易出現(xiàn)的諧波，實現(xiàn)了低失真度的輸出。本發(fā)明實施例結(jié)構(gòu)簡單，可完全在芯片內(nèi)部實現(xiàn)，確保了片外不需要額外的LC濾波器，減小了電路體積，節(jié)省了成本。
[0071]本發(fā)明實施例的另一目的在于提供一種采用上述D類音頻功放電路的功率放大器。
[0072]本發(fā)明實施例的另一目的在于提供一種采用上述功率放大器的音頻播放裝置。
[0073]以上僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種D類音頻功放電路，所述功放電路的信號輸入端與音頻電路輸出端連接，所述功放電路的信號輸出端與音頻播放裝置連接，所述功放電路的三角波輸入端與振蕩器連接，所述功放電路的共模電平輸入端與基準電源連接，所述功放電路的雙時鐘端與時鐘電路連接，其特征在于，所述功放電路包括: 一運放單元，所述運放單元的一個或多個輸入端為所述功放電路的信號輸入端，用于對接收的音頻信號進行放大，生成高增益音頻信號； 至少一采樣保持單元，一個或多個所述采樣保持單元的輸入端與所述運放單元的一個或多個輸出端連接，一個或多個所述采樣保持單元的共模電平輸入端為所述功放電路的共模電平輸入端，一個或多個所述采樣保持單元的雙時鐘輸入端為所述功放電路的雙時鐘輸入端，用于通過雙相非交疊時鐘控制采樣，以對所述高增益音頻信號進行帶阻濾波，衰減PWM調(diào)制頻率生成的諧波及噪聲信號； 至少一脈寬調(diào)制單元，所述脈寬調(diào)制單元的第一輸入端與所述采樣保持單元的輸出端連接，所述脈寬調(diào)制單元的第二輸入端為所述功放電路的三角波輸入端，用于將帶阻濾波后的所述音頻信號與接收的三角波信號比較，生成PWM信號； 至少一死區(qū)控制單元，所述死區(qū)控制單元的輸入端與所述脈寬調(diào)制單元的輸出端連接，用于對所述PWM信號進行死區(qū)校正； 至少一開關(guān)單元，所述開關(guān)單元的輸入端與所述死區(qū)控制單元的輸出端連接，所述開關(guān)單元的輸出端為所述功放電路的信號輸出端與所述運放單元的一個或多個驅(qū)動輸出端連接，用于通過校正后的PWM信號驅(qū)動音頻播放裝置。
2.如權(quán)利要求1所述的功放電路，其特征在于，所述運放單元包括: 運算放大器、電阻R31、電阻R32、電阻R33以及電容C31 ； 所述運算放大器的正向輸入端接地，所述電阻R33的一端與所述運算放大器的正向輸入端連接，所述電阻R33的另一端為所述運放單元的驅(qū)動輸出端，所述運算放大器的反向輸入端與所述電阻R31的一端連接，所述電阻R31的另一端為所述運放單元的輸入端，所述運算放大器的反向輸入端同時與所述電容C31的一端連接，所述電容C31的另一端通過所述電阻R32與所述運算放大器的輸出端連接，所述運算放大器的輸出端為所述運放單元的輸出端。
3.如權(quán)利要求1所述的功放電路，其特征在于，所述運放單元為差分結(jié)構(gòu)，包括: 差分運算放大器、電阻R11、電阻R12、電阻R13、電阻R21、電阻R22、電阻R23、電容Cll及電容C12 ； 所述電阻Rll的一端為所述差分結(jié)構(gòu)運放單元的正向輸入端，所述電阻Rll的另一端與所述差分運算放大器的正向輸入端連接，所述電阻R21的一端為所述差分結(jié)構(gòu)運算放大器的反向輸入端，所述電阻R21的另一端與所述差分運算放大器的反向輸入端連接，所述差分運算放大器的正向輸入端同時與所述電容Cll的一端連接，所述電容Cll的另一端通過所述電阻R12與所述差分運算放大器的反向輸出端連接，所述差分運算放大器的反向輸入端同時與所述電容C21的一端連接，所述電容C21的另一端通過所述電阻R22與所述差分運算放大器的正向輸出端連接，所述差分運算放大器的正向輸出端為所述差分結(jié)構(gòu)運放單元的正向輸出端，所述差分運算放大器的反向輸出端為所述差分結(jié)構(gòu)運放單元的反向輸出端，所述差分結(jié)構(gòu)運放單元的正向輸入端還與所述電阻R13的一端連接，所述電阻R13的另一端為所述差分結(jié)構(gòu)運放單元的一驅(qū)動輸出端，所述差分結(jié)構(gòu)運放單元的反向輸入端還與所述電阻R23的一端連接，所述電阻R23的另一端為所述差分結(jié)構(gòu)運放單元的另一驅(qū)動輸出端。
4.如權(quán)利要求1所述的功放電路，其特征在于，所述采樣保持單元包括: 第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、電容Cl以及電容C2 ； 所述第一開關(guān)的電流輸入端為所述采樣保持單元的輸入端與所述第二開關(guān)的電流輸入端連接，所述第一開關(guān)的電流輸出端同時與所述第三開關(guān)的電流輸入端和所述電容Cl的一端連接，所述電容Cl的另一端為所述采樣保持單元的共模電平輸入端與所述電容C2的一端連接，所述電容C2的另一端同時與所述第二開關(guān)的電流輸出端和第四開關(guān)的電流輸入端連接，所述第四開關(guān)的電流輸出端為所述采樣保持單元的輸出端與所述第三開關(guān)的電流輸出端連接。
5.如權(quán)利要求3所述的功放電路，其特征在于，所述功放電路包括兩個所述采樣保持單元，第一采樣保持單元包括: 第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)、電容Cl以及電容C2 ； 所述第一開關(guān)的電流輸入端為所述第一采樣保持單元的輸入端與所述第二開關(guān)的電流輸入端連接，所述第一開關(guān)的電流輸出端同時與所述第三開關(guān)的電流輸入端和所述電容Cl的一端連接，所述電容Cl的另一端為所述第一采樣保持單元的共模電平輸入端與所述電容C2的一端連接，所述電容C2的另一端同時與所述第二開關(guān)的電流輸出端和所述第四開關(guān)的電流輸入端連接，所述第四開關(guān)的電流輸出端為所述第一采樣保持單元的輸出端與所述第三開關(guān)的電流輸出端連接； 第二采樣保持單元包括: 第五開關(guān)、第六開關(guān)、第七開關(guān)、第八開關(guān)、電容C3以及電容C4 ； 所述第五開關(guān)的電流輸入端為所述第二采樣保持單元的輸入端與所述第六開關(guān)的電流輸入端連接，所述第五開關(guān)的電流輸出端同時與所述第七開關(guān)的電流輸入端和所述電容C3的一端連接，所述電容C3的另一端為所述第二采樣保持單元的共模電平輸入端與所述電容C4的一端連接，所述電容C4的另一端同時與所述第六開關(guān)的電流輸出端和所述第八開關(guān)的電流輸入端連接，所述第八開關(guān)的電流輸出端為所述第二采樣保持單元的輸出端與所述第七開關(guān)的電流輸出端連接。
6.如權(quán)利要求4或5所述的功放電路，其特征在于，所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)、所述第四開關(guān)為傳輸門； 所述第一開關(guān)至所述第四開關(guān)的電流輸入端為所述傳輸門的輸入端，所述第一開關(guān)至所述第四開關(guān)的電流輸出端為所述傳輸門的輸出端，所述第一開關(guān)至所述第四開關(guān)的控制端為所述傳輸門的門信號控制端； 所述第五開關(guān)、所述第六開關(guān)、所述第七開關(guān)、所述第八開關(guān)為傳輸門； 所述第四開關(guān)至所述第八開關(guān)的電流輸入端為所述傳輸門的輸入端，所述第四開關(guān)至所述第八開關(guān)的電流輸出端為所述傳輸門的輸出端，所述第四開關(guān)至所述第八開關(guān)的控制端為所述傳輸門的門信號控制端。
7.如權(quán)利要求4或5所述的功放電路，其特征在于，所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)、所述第四開關(guān)為CMOS管、BICMOS管或Bipolar管； 所述第五開關(guān)、所述第六開關(guān)、所述第七開關(guān)、所述第八開關(guān)為CMOS管、BICMOS管或Bipolar 管。
8.如權(quán)利要求7所述的功放電路，其特征在于，所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)、所述第四開關(guān)為N型MOS管； 所述第一開關(guān)至所述第四開關(guān)的電流輸入端為所述N型MOS管的漏極，所述第一開關(guān)至所述第四開關(guān)的電流輸出端為所述N型MOS管的源極，所述第一開關(guān)至所述第四開關(guān)的控制端為所述N型MOS管的柵極； 所述第五開關(guān)、所述第六開關(guān)、所述第七開關(guān)、所述第八開關(guān)為N型MOS管； 所述第四開關(guān)至所述第八開關(guān)的電流輸入端為所述N型MOS管的漏極，所述第四開關(guān)至所述第八開關(guān)的電流輸出端為所述N型MOS管的源極，所述第四開關(guān)至所述第八開關(guān)的控制端為所述N型MOS管的柵極。
9.如權(quán)利要求1所述的功放電路，其特征在于，所述脈寬調(diào)制單元為比較器，所述比較器的一輸入端為所述脈寬調(diào)制單元的一輸入端，所述比較器的另一輸入端為所述脈寬調(diào)制單元的另一輸入端，所述比較器的輸出端為所述脈寬調(diào)制單元的輸出端。
10.如權(quán)利要求1所述的功放電路，其特征在于，所述開關(guān)單元包括: 第九開關(guān)管和第十開關(guān)管； 所述第九開關(guān)管的電流輸入端與電源電壓連接，所述第九開關(guān)管的電流輸出端為所述開關(guān)單元的輸出端與所述第十開關(guān)管的電流輸入端連接，所述第十開關(guān)管的電流輸出端接地，所述第九開關(guān)管的控制端為所述開關(guān)單元的輸入端與所述第十開關(guān)管的控制端連接。
11.如權(quán)利要求10所述的功放電路，其特征在于，所述第九開關(guān)管為P型MOS管，所述第十開關(guān)管為N型MOS管； 所述P型MOS管的源極為所述第九開關(guān)管的電流輸入端，所述P型MOS管的漏極為所述第九開關(guān)管的電流輸出端，所述P型MOS管的柵極為所述第九開關(guān)管的控制端； 所述N型MOS管的漏極為所述第十開關(guān)管的電流輸入端，所述N型MOS管的源極為所述第十開關(guān)管的電流輸出端，所述N型MOS管的柵極為所述第十開關(guān)管的控制端。
12.—種功率放大器，其特征在于，所述功率放大器包括如權(quán)利要求1至11任一項所述的D類音頻功放電路。
13.一種音頻播放裝置，其特征在于，所述裝置包括如權(quán)利要求12所述的功率放大器。
【文檔編號】H03F3/217GK104348427SQ201310323260
【公開日】2015年2月11日 申請日期:2013年7月29日 優(yōu)先權(quán)日:2013年7月29日
【發(fā)明者】潘少輝, 胡勝發(fā) 申請人:安凱(廣州)微電子技術(shù)有限公司