傳輸門(mén)電路的制作方法
【專(zhuān)利摘要】本發(fā)明揭示了一種傳輸門(mén)電路。該電路包括耦接在用于接收輸入信號(hào)的輸入節(jié)點(diǎn)和用于輸出輸出信號(hào)的輸出節(jié)點(diǎn)之間的第一晶體管；第二晶體管，用于在其第二柵極和第二源極之間產(chǎn)生壓差，以響應(yīng)流經(jīng)第二晶體管的偏置電流，并將該壓差施加在所述第一晶體管的第一柵極和所述輸出節(jié)點(diǎn)之間；以及放大器，用于比較所述輸出信號(hào)與參考電壓，并根據(jù)所述比較結(jié)果，將所述偏置電流供應(yīng)給所述第二晶體管。
【專(zhuān)利說(shuō)明】傳輸門(mén)電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明大體上涉及電子電路，尤其是涉及一種傳輸門(mén)電路。
【背景技術(shù)】
[0002]在許多高壓電路應(yīng)用中，在將輸入信號(hào)提供給由低壓晶體管組成的內(nèi)部電路元件之前，在電路的輸入級(jí)級(jí)聯(lián)一個(gè)傳輸門(mén)電路元件來(lái)限制輸入信號(hào)的幅度。傳輸門(mén)電路元件可以保護(hù)內(nèi)部電路中的低壓晶體管不會(huì)因?yàn)橐馔獾母邏憾粨舸?，這樣改善了高壓電路的穩(wěn)定性。
[0003]圖1展示的是現(xiàn)有的傳輸門(mén)電路10。如圖1所示，傳輸門(mén)電路10包括耦接在內(nèi)部施密特觸發(fā)器14的輸入節(jié)點(diǎn)12和中間節(jié)點(diǎn)13之間的DMOS晶體管11。DMOS晶體管11的柵極接收電源電壓Vsup。但是，當(dāng)將輸入節(jié)點(diǎn)12接收的輸入電壓Vin傳遞到中間節(jié)點(diǎn)13時(shí)，中間節(jié)點(diǎn)13上的中間電壓Vim會(huì)經(jīng)歷閾值電壓損耗，因?yàn)镈MOS晶體管11只有在其柵極-源極電壓高于其閾值電壓Vth時(shí)才導(dǎo)通。因此，中間電壓Vim的最大幅度等于電源電壓Vsup減去閾值電壓Vth。由于DMOS晶體管11的閾值電壓Vth通常高于I伏，顯著減小了傳輸門(mén)電路IO所提供的中間電壓Vim的范圍。
[0004]圖2展示的是另一個(gè)現(xiàn)有的傳輸門(mén)電路20。如圖2所示，傳輸門(mén)電路20包括DMOS晶體管21和具有第一電阻22和第二電阻23的電阻分壓器。第一電阻22耦接在輸入節(jié)點(diǎn)24和DMOS晶體管21的漏極之間，第二晶體管23耦接在DMOS晶體管21的源極和地之間。中間電壓Vim被提供給DMOS晶體管21源極處的內(nèi)部施密特觸發(fā)器25。但是因?yàn)橛械谝浑娮?2，電阻分壓器會(huì)引入額外的感應(yīng)誤差至電路20。在一些情況下，因?yàn)榈诙娮?3引入了一個(gè)從DMOS晶體管21的源極到地的下拉電流路徑，所以不能給傳輸門(mén)電路20提供上拉電流。

【發(fā)明內(nèi)容】

[0005]因此，需要一種具有更寬的電壓通過(guò)范圍的傳輸門(mén)電路。
[0006]一方面，一種傳輸門(mén)電路包括:第一晶體管，其耦接在用于接收輸入信號(hào)的輸入節(jié)點(diǎn)和用于輸出輸出信號(hào)的輸出節(jié)點(diǎn)之間；第二晶體管，用于以在其第二柵極和第二源極之間產(chǎn)生壓差，以響應(yīng)流經(jīng)所述第二晶體管的偏置電流，并將該壓差施加在所述第一晶體管的第一柵極和所述輸出節(jié)點(diǎn)之間；以及放大器，用于比較所述輸出信號(hào)與參考電壓，并根據(jù)所述比較的結(jié)果，將所述偏置電流供應(yīng)給所述第二晶體管。
[0007]在本發(fā)明一些實(shí)施例中，所述第一晶體管第一柵極的電壓可以經(jīng)由第二晶體管的輸出信號(hào)來(lái)提升，因此，與所述輸入信號(hào)相比，所述第一晶體管所輸出的輸出信號(hào)不會(huì)有閾值電壓損耗。通過(guò)這種方式，所述傳輸門(mén)電路會(huì)有較寬的電壓通過(guò)范圍。此外，可以用所述放大器將所述輸出信號(hào)鉗制到比所述參考電壓低。此外，因?yàn)闆](méi)有電流通路經(jīng)過(guò)所述輸入節(jié)點(diǎn)，所述傳輸門(mén)電路不會(huì)弓I入任何感應(yīng)誤差。
[0008]在一個(gè)實(shí)施例中，所述放大器包括:差分輸入級(jí)，用于接收所述輸出信號(hào)和所述參考電壓，并根據(jù)所述輸出信號(hào)和所述參考電壓，在第一輸出節(jié)點(diǎn)輸出第一電流，并在第二輸出節(jié)點(diǎn)輸出第二電流；第一電流鏡，用于根據(jù)所述第一電流和第二電流之間的差動(dòng)電流，將所述第二電流鏡像到所述第一輸出節(jié)點(diǎn)，以生成所述偏置電流。
[0009]在一個(gè)實(shí)施例中，所述差分輸入級(jí)包括:第三晶體管和與所述第三晶體管并聯(lián)耦接的第四晶體管，其中所述第三晶體管的第三源極和所述第四晶體管的第四源極耦接在一起，以接收參考電流，所述第三晶體管的第三柵極耦接至所述輸出節(jié)點(diǎn)，以接收所述輸出信號(hào)，所述第四晶體管的第四柵極耦接至所述參考電壓，所述第三晶體管的第三漏極耦接至所述第一電流鏡的第一支路，所述第四晶體管的第四漏極耦接至所述第一電流鏡的第二支路。
[0010]在一個(gè)實(shí)施例中，所述第一電流鏡具有第一支路和第二支路，所述第一支路耦接在第二參考電勢(shì)線和所述第一輸出節(jié)點(diǎn)之間，所述第二支路耦接在所述第二參考電勢(shì)線和所述第二輸出節(jié)點(diǎn)之間。
[0011 ] 在一個(gè)實(shí)施例中，所輸傳輸門(mén)電路進(jìn)一步包括耦接至所述放大器上的電流源，用于提供參考電流以供給所述放大器。
[0012]在一個(gè)實(shí)施例中，所述第一晶體管是NMOS晶體管，所述第二晶體管是PMOS晶體管，所述第二源極耦接至所述放大器，所述第二柵極耦接至所述輸出節(jié)點(diǎn)，所述第二晶體管的第二漏極耦接至第一參考電勢(shì)線。
[0013]在一個(gè)實(shí)施例中，所述傳輸門(mén)電路進(jìn)一步包括與所述第二晶體管串聯(lián)耦接的一個(gè)或多個(gè)晶體管，其中每一個(gè)所述一個(gè)或多個(gè)晶體管分別具有耦接在一起的漏極和柵極。
[0014]在一個(gè)實(shí)施例中，所述第一晶體管是DMOS晶體管。所述DMOS晶體管包括耦接在其漏極的漂移區(qū)，該漂移區(qū)讓所述DMOS晶體管能夠承受顯著高壓的輸入信號(hào)。
[0015]在一個(gè)實(shí)施例中，所述傳輸門(mén)電路還包括:上拉電路，用于給所述輸出節(jié)點(diǎn)提供上拉電流。當(dāng)所述輸入節(jié)點(diǎn)處于不定態(tài)時(shí)，所述上拉電路可以將所述輸出節(jié)點(diǎn)的電壓設(shè)置成固定電平。
[0016]在一個(gè)實(shí)施例中，所述上拉電路包括第二電流鏡，所述第二電流鏡具有第三支路和第四支路，所述第三支路用于接收參考電流，所述第四支路耦接至所述輸出節(jié)點(diǎn)，以提供所述上拉電流，以響應(yīng)所述參考電流。
[0017]前面相當(dāng)寬泛地概括了本發(fā)明的特征。接下來(lái)描述本發(fā)明的附加特征，它們形成本發(fā)明權(quán)利要求的主題。本領(lǐng)域技術(shù)人員會(huì)理解，所揭示的概念和具體實(shí)施例會(huì)容易地用作修改或者設(shè)計(jì)實(shí)現(xiàn)本發(fā)明同樣目的的其它特征或者過(guò)程的基礎(chǔ)。本領(lǐng)域技術(shù)人員還可以認(rèn)識(shí)到，這樣的等同構(gòu)造不會(huì)偏離所附權(quán)利要求所列的本發(fā)明的精神和范圍。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0018]為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參考下面的描述結(jié)合附圖，其中:
[0019]圖1示出了現(xiàn)有的傳輸門(mén)電路10 ；
[0020]圖2示出了另一個(gè)現(xiàn)有的傳輸門(mén)電路20 ；
[0021]圖3示出了本發(fā)明第一實(shí)施例的傳輸門(mén)電路100 ；
[0022]圖4示出了本發(fā)明第二實(shí)施例的傳輸門(mén)電路200。
[0023]在不同的圖中，相對(duì)應(yīng)的數(shù)字和符號(hào)一般指的是相對(duì)應(yīng)的部分，除非另有指出。所述圖是繪示來(lái)清楚地說(shuō)明本發(fā)明實(shí)施例的相關(guān)方面，不是必須按比例繪制的。為了更清楚地說(shuō)明一些實(shí)施例，可以在圖號(hào)后面跟有字母，表示具有相同結(jié)構(gòu)、材料或者處理步驟的變形。
【具體實(shí)施方式】
[0024]下面詳細(xì)討論實(shí)施例的做法和使用。但是，應(yīng)當(dāng)理解，本發(fā)明提供了許多可以體現(xiàn)在多種具體情境下的可應(yīng)用創(chuàng)新性構(gòu)思。所討論的具體實(shí)施例只是具有具體方式來(lái)說(shuō)明制造和使用本發(fā)明，并不限制本發(fā)明的范圍。
[0025]圖3示出了本發(fā)明第一實(shí)施例的傳輸門(mén)電路100。傳輸門(mén)電路100可以級(jí)聯(lián)在由低壓晶體管構(gòu)成的電路元件的內(nèi)部輸入節(jié)點(diǎn)上，作為輸入接口，用于鉗制提供給內(nèi)部輸入節(jié)點(diǎn)的信號(hào)的幅度以及保護(hù)低壓晶體管不被擊穿。
[0026]如圖3所不,傳輸門(mén)電路100包括:第一晶體管101, f禹接在用于接收輸入信號(hào)Vin的輸入節(jié)點(diǎn)103和用于輸出輸出信號(hào)Vout的輸出節(jié)點(diǎn)105之間；第二晶體管107，用于響應(yīng)流經(jīng)第二晶體管107的偏置電流Ibias，在第二晶體管107的第二柵極和第二源極之間產(chǎn)生壓差。傳輸門(mén)電路100進(jìn)一步包括放大器109，用來(lái)比較輸出信號(hào)Vout與參考電壓Vref，并根據(jù)輸出信號(hào)Vout與參考電壓Vref的比較結(jié)果，將偏置電流Ibias供應(yīng)給第二晶體管107。在所述實(shí)施例中，放大器109是運(yùn)算跨導(dǎo)放大器(0ΤΑ)。所述第一晶體管是DMOS晶體管。DMOS晶體管包括耦接在其漏極的漂移區(qū)，該漂移區(qū)讓DMOS晶體管能夠承受顯著的高壓輸入信號(hào)Vin。
[0027]在圖3的實(shí)施例中，第一晶體管101是NMOS晶體管，由第一晶體管101輸送的輸入信號(hào)Vin為正向電壓。因此，將第一晶體管101的第一柵極提升到至少比輸入信號(hào)Vin高出第一晶體管101的一個(gè)閾值Vth，使得在傳輸輸入信號(hào)Vin的過(guò)程中，第一晶體管101可以完全導(dǎo)通。第二晶體管107是PMOS晶體管，然后，當(dāng)偏置電流Ibias流經(jīng)第二晶體管107時(shí)，所述第二柵極的電壓低于所述第二源極的電壓。所述第二源極耦接至放大器109的輸出，以便接收偏置電流Ibias，所述第二漏極耦接至第一參考電勢(shì)線111，比如，接地，以確保在所述第二源極和第二柵極之間有正壓差。該壓差可以隨著流經(jīng)第二晶體管107的偏置電流Ibias而變化。另外，所述第二柵極耦接至輸出節(jié)點(diǎn)105。因此，所述正壓差可以施加在在第一晶體管101的第一柵極和第一源極之間。
[0028]在一些實(shí)施例中，傳輸門(mén)電路100進(jìn)一步包括與第二晶體管107串聯(lián)耦接的一個(gè)或多個(gè)晶體管，其中一個(gè)或多個(gè)晶體管中的每一個(gè)均具有分別耦接在一起的漏極和柵極。所述偏置電流Ibias也可以流經(jīng)所述一個(gè)或多個(gè)晶體管，從而進(jìn)一步增大施加在第一晶體管101的第一柵極和第一源極之間的壓差。
[0029]放大器109根據(jù)輸出信號(hào)Vout和參考電壓Vref之間的差值提供偏置電流Ibias。具體而言，差值越大，偏置電流Ibias越大。在一些實(shí)施例中，當(dāng)輸出信號(hào)Vout等于參考電壓Vref時(shí)，沒(méi)有偏置電流Ibias提供給第二晶體管107。在這種情況下，輸出信號(hào)Vout不會(huì)比參考電壓Vref高。第一晶體管101能夠輸送的輸出信號(hào)Vout的最大幅度等于參考電壓Vref的幅度。換句話說(shuō)，輸出信號(hào)Vout的幅度受到了鉗制。
[0030]根據(jù)內(nèi)部電路113(比如，施密特觸發(fā)器)的需要，參考電壓Vref可以是正閾值電壓。在工作時(shí)，當(dāng)輸入信號(hào)Vin比參考電壓Vref低很多時(shí)，輸出信號(hào)Vout基本上等于輸入信號(hào)Vin。相應(yīng)地，提供給第二晶體管107的偏置電流Ibias大得足以保持第二晶體管107在飽和狀態(tài)下工作。與輸出信號(hào)Vout和輸入信號(hào)Vin相比,第一晶體管101的第一柵極處的電壓被第二晶體管107的源極-柵極電壓提升了。因此，輸出信號(hào)Vout會(huì)隨著輸入信號(hào)Vin的升聞而升聞。
[0031 ] 當(dāng)輸入信號(hào)Vin升高、逐漸接近參考電壓Vref時(shí)，輸出電壓Vout和參考電壓Vref之間的差值相應(yīng)地變小。因此，供應(yīng)在第二晶體管107上的偏置電流Ibias逐漸減小，施加在第一晶體管101的第一柵極和第一源極之間的壓差也減小。當(dāng)偏置電流Ibias等于零時(shí)，第二晶體管107截止。輸出信號(hào)Vout被鉗制成與參考電壓Vref相等，所述第一柵極處的電壓被固定為參考電壓Vref加上第一晶體管101的一個(gè)閾值電壓Vth。在這種條件下,第一晶體管101仍然導(dǎo)通，在輸送輸入信號(hào)Vin的過(guò)程中，第一晶體管101上沒(méi)有閾值電壓損耗。通過(guò)用這種方式，傳輸門(mén)電路100具有一個(gè)較寬的電壓通過(guò)范圍。此外，放大器109將輸出信號(hào)Vout鉗制成不高于參考電壓Vref，從而保護(hù)內(nèi)部電路113不被擊穿。而且，因?yàn)闆](méi)有電流路徑經(jīng)過(guò)輸入節(jié)點(diǎn)103，傳輸門(mén)電路100不會(huì)引入任何感應(yīng)誤差。
[0032]在所述實(shí)施例中，放大器109包括差分輸入級(jí)115和第一電流鏡117。差分輸入級(jí)115用于接收輸出信號(hào)Vout和參考電壓Vref，并根據(jù)輸出信號(hào)Vout和參考電壓Vref，在第一輸出節(jié)點(diǎn)119輸出第一電流、在第二輸出節(jié)點(diǎn)121輸出第二電流。第一電流鏡117用于根據(jù)所述第一電流和第二電流之間的差動(dòng)電流，將所述第二電流鏡像到第一輸出節(jié)點(diǎn)119，以生成偏置電流Ibias。
[0033]具體而言，差分輸入級(jí)115包括第三晶體管123和與第三晶體管123并聯(lián)耦接的第四晶體管125。第三晶體管123的第三源極和第四晶體管125的第四源極耦接在一起，以接收參考電流Iref。參考電流Iref由電流源提供。第三晶體管123的第三柵極耦接至輸出節(jié)點(diǎn)105，以接收輸出信號(hào)Vout，并且第四晶體管125的第四柵極耦接至參考電壓Vref。第三晶體管123的第三漏極耦接至第一電流鏡117的第一支路127，第四晶體管125的第四漏極耦接至第一電流鏡117的第二支路129。由于第三源極和第四源極耦接在一起，當(dāng)輸出信號(hào)Vout等于參考電壓Vref時(shí)，第三晶體管123在第一輸出節(jié)點(diǎn)119輸出的第一電流等于第四晶體管125在第二輸出節(jié)點(diǎn)121輸出的第二電流。
[0034]第一電流鏡117包括第一支路127和第二支路129。第一支路127根據(jù)流經(jīng)第二支路129的電流(即，流經(jīng)第四晶體管125的第一電流)，產(chǎn)生鏡像電流。具體而言，第一支路127耦接在第二參考電勢(shì)線133 (比如正的電源電壓)和第一輸出節(jié)點(diǎn)119之間。第二支路129耦接在第二參考電勢(shì)線133和第二輸出節(jié)點(diǎn)121之間。在所述實(shí)施例中，第一支路127具有第五晶體管，第二支路129具有與第五晶體管成對(duì)耦接的第六晶體管。第五晶體管的寬度-長(zhǎng)度比例可以等于第六晶體的寬度-長(zhǎng)度比例，以確保流經(jīng)第一支路127的鏡像電流與流經(jīng)第二支路129的第二電流一致。在其它一些實(shí)施例中，所述鏡像電流可以與流經(jīng)第二支路129的第二電流成比例不為I的正比關(guān)系。因此，輸出信號(hào)Vout的最大幅度可能會(huì)與參考電壓Vref有一點(diǎn)不同，例如，小于或大于參考電壓Vref。
[0035]圖4示出了本發(fā)明第二實(shí)施例的傳輸門(mén)電路200。
[0036]如圖4所示，通路門(mén)電路200包括第一晶體管201、第二晶體管203、第三晶體管
204、放大器205、上拉電路207和電流源209。
[0037]第一晶體管201 I禹接在用于接收輸入信號(hào)Vin的輸入節(jié)點(diǎn)211和用于輸出輸出信號(hào)Vout的輸出節(jié)點(diǎn)213之間。第三晶體管204與第二晶體管203串聯(lián)耦接在一起。第二晶體管203和第三晶體管204用于在第二晶體管203的第二柵極和第三晶體管204的第三源極之間產(chǎn)生壓差，以響應(yīng)流過(guò)的偏置電流Ibias，并將所述壓差施加在在第一晶體管201的第一柵極和輸出節(jié)點(diǎn)213之間。第三晶體管204的漏極耦接至放大器205，從放大器205接收偏置電流Ibias，第三晶體管204的源極耦接至第一晶體管201的第一柵極。通過(guò)這種方式，偏置電流Ibias可以流經(jīng)第二晶體管203和第三晶體管204兩者，從而進(jìn)一步增大施加在第一晶體管201的第一柵極和第一源極上的壓差。在有第三晶體管204的附加的柵極-源極電壓的情況下，所述第一源極和第一柵極之間的壓差會(huì)被顯著提高，以確保第一晶體管201導(dǎo)通，即使在某些情況下，第二晶體管203的柵極-源極電壓不大于第一晶體管201的閾值電壓。
[0038]放大器205用于比較所述輸出信號(hào)與參考電壓Vref,并根據(jù)輸出信號(hào)Vout和參考電壓Vref的比較結(jié)果將偏置電流Ibias供應(yīng)給第二晶體管203。
[0039]上拉電路207用于給輸出節(jié)點(diǎn)213提供上拉電流，輸出節(jié)點(diǎn)213耦接至內(nèi)部電路215的內(nèi)部輸入節(jié)點(diǎn)。當(dāng)輸入節(jié)點(diǎn)211處于不定態(tài)時(shí)，上拉電路207可以將輸出節(jié)點(diǎn)213的電壓設(shè)置成固定電平，從而避免內(nèi)部電路215在不確定狀態(tài)下工作。在所述實(shí)施例中，上拉電路207包括具有第三支路219和第四支路221的第二電流鏡217。第三支路219用于接收參考電流，第四支路221耦接至輸出節(jié)點(diǎn)213，響應(yīng)所述參考電流而提供上拉電流。因此，當(dāng)輸入節(jié)點(diǎn)211處于不定態(tài)時(shí)，所述上拉電流可以將輸出節(jié)點(diǎn)213的電壓上拉到一個(gè)高壓，例如正的電源電壓。
[0040]電流源209耦接至放大器205，用于給放大器205供應(yīng)參考電流。在所述實(shí)施例中，電流源209包括第三電流鏡223，其中第三電流鏡223包括第五支路225和對(duì)第五支路225的中的電流進(jìn)行鏡像的第六支路227。
[0041]在實(shí)施例中，可以用經(jīng)過(guò)第二晶體管203和第三晶體管204的輸出信號(hào)Vout提升第一晶體管201的第一柵極的電壓，因此,與輸入信號(hào)Vin相比,第一晶體管201輸出的輸出信號(hào)Vout不會(huì)具有閾值電壓損耗。通過(guò)用這種方式，傳輸門(mén)電路200具有更寬的電壓通過(guò)范圍。另外，可以用放大器205將輸出信號(hào)Vout鉗制成比參考電壓低。
[0042]本領(lǐng)域技術(shù)人員很容易就得知，可以在本發(fā)明的范圍內(nèi)改變材料和方法。還應(yīng)該理解的是，除了用于說(shuō)明實(shí)施例的具體語(yǔ)境之外，本發(fā)明提供了許多可應(yīng)用的創(chuàng)新性概念。相應(yīng)地，所附權(quán)利要求旨在將這樣的過(guò)程、機(jī)器、制造、物質(zhì)合成、裝置、方法或者步驟包括在它們的范圍內(nèi)。
【權(quán)利要求】
1.一種傳輸門(mén)電路,包括: 第一晶體管，其耦接在用于接收輸入信號(hào)的輸入節(jié)點(diǎn)和用于輸出輸出信號(hào)的輸出節(jié)點(diǎn)之間； 第二晶體管，用于在所述第二晶體管的第二柵極和第二源極之間產(chǎn)生壓差，以響應(yīng)流經(jīng)所述第二晶體管的偏置電流，并將所述壓差施加在所述第一晶體管的第一柵極和所述輸出節(jié)點(diǎn)之間；以及 放大器，用于比較所述輸出信號(hào)與參考電壓，并根據(jù)所述比較的結(jié)果，將所述偏置電流供應(yīng)給所述第二晶體管。
2.如權(quán)利要求1所要求的電路，其中，所述放大器包括: 差分輸入級(jí)，用于接收所述輸出信號(hào)和所述參考電壓，并根據(jù)所述輸出信號(hào)和所述參考電壓，在第一輸出節(jié)點(diǎn)輸出第一電流，并在第二輸出節(jié)點(diǎn)輸出第二電流； 第一電流鏡，用于根據(jù)所述第一電流和第二電流的差動(dòng)電流，將所述第二電流鏡像到所述第一輸出節(jié)點(diǎn)，以生成所述偏置電流。
3.如權(quán)利要求2所要求的電路，其中，所述差分輸入級(jí)包括: 第三晶體管和與所述第三晶體管并聯(lián)耦接的第四晶體管， 其中，所述第三晶體管的第三源極和所述第四晶體管的第四源極耦接在一起，以接收參考電流，所述第三晶體管的第三柵極耦接至所述輸出節(jié)點(diǎn)，以接收所述輸出信號(hào)，所述第四晶體管的第四柵極耦接至所述參考電壓，所述第三晶體管的第三漏極耦接至所述第一電流鏡的第一支路，所述第四晶體管的第四漏極耦接至所述第一電流鏡的第二支路。
4.如權(quán)利要求2所要求的電路，其中，所述第一電流鏡具有第一支路和第二支路，所述第一支路耦接在第二參考電勢(shì)線和所述第一輸出節(jié)點(diǎn)之間，并且所述第二支路耦接在所述第二參考電勢(shì)線和所述第二輸出節(jié)點(diǎn)之間。
5.如權(quán)利要求1所要求的電路，進(jìn)一步包括: 電流源，耦接至所述放大器，用于提供參考電流以供給所述放大器。
6.如權(quán)利要求1所要求的電路，其中，所述第一晶體管是NMOS晶體管，所述第二晶體管是PMOS晶體管，所述第二源極耦接至所述放大器，所述第二柵極耦接至所述輸出節(jié)點(diǎn)，所述第二晶體管的第二漏極耦接至第一參考電勢(shì)線。
7.如權(quán)利要求1所要求的電路，進(jìn)一步包括與所述第二晶體管串聯(lián)耦接的一個(gè)或多個(gè)晶體管，其中每一個(gè)所述一個(gè)或多個(gè)晶體管分別具有耦接在一起的漏極和柵極。
8.如權(quán)利要求1所要求的電路，其中，所述第一晶體管是DMOS晶體管。
9.如權(quán)利要求1所要求的電路，進(jìn)一步包括: 上拉電路，用于提供上拉電流至所述輸出節(jié)點(diǎn)。
10.如權(quán)利要求9所要求的電路，其中，所述上拉電路包括第二電流鏡，所述第二電流鏡具有第三支路和第四支路，所述第三支路用于接收參考電流，所述第四支路耦接至所述輸出節(jié)點(diǎn)以提供所述上拉電流，以響應(yīng)所述參考電流。
【文檔編號(hào)】H03K19/0175GK103916115SQ201210596220
【公開(kāi)日】2014年7月9日 申請(qǐng)日期:2012年12月31日 優(yōu)先權(quán)日:2012年12月31日
【發(fā)明者】王飛, 鄭鯤鯤 申請(qǐng)人:意法半導(dǎo)體研發(fā)（上海）有限公司