具有長上電復(fù)位延時(shí)和短下電響應(yīng)時(shí)間的上電復(fù)位電路的制作方法
【專利摘要】本發(fā)明公開了一種具有長上電復(fù)位延時(shí)和短下電響應(yīng)時(shí)間的上電復(fù)位電路，屬于集成電路設(shè)計(jì)【技術(shù)領(lǐng)域】。本發(fā)明提出了一種新的上電復(fù)位電路，主要由電源電壓檢測電路、延時(shí)電路以及少量數(shù)字邏輯單元組成。該電路不僅可以實(shí)現(xiàn)長上電復(fù)位延時(shí)和短下電復(fù)位響應(yīng)時(shí)間，同時(shí)在下電過程中，一旦電源電壓檢測電路產(chǎn)生復(fù)位信號，就會使電路進(jìn)入復(fù)位鎖定狀態(tài)，直到延時(shí)電路的輸出回到復(fù)位狀態(tài)，從而保證了電路再次上電時(shí)仍然可以產(chǎn)生足夠延時(shí)時(shí)間的復(fù)位信號，解決了現(xiàn)有上電復(fù)位電路在下電階段容易受到電源波動或再次上電的影響而產(chǎn)生短脈寬復(fù)位信號毛刺的問題。
【專利說明】具有長上電復(fù)位延時(shí)和短下電響應(yīng)時(shí)間的上電復(fù)位電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)【技術(shù)領(lǐng)域】，具體而言，涉及上電復(fù)位電路。
【背景技術(shù)】
[0002]集成電路芯片上電后，如果沒有復(fù)位信號輸入，其內(nèi)部電路的初始邏輯狀態(tài)是不確定的。在上電時(shí)，電源電壓還有可能未達(dá)到可以工作的最低電壓值，或者電源電壓在上電的初始階段有較大的波動，未進(jìn)入穩(wěn)定狀態(tài)。如果芯片內(nèi)部電路此時(shí)就進(jìn)入工作狀態(tài)，則有可能發(fā)生錯(cuò)誤。因此，為了使芯片上電后就自動進(jìn)入預(yù)定的初始狀態(tài)，并且保證電路只在電源電壓達(dá)到一定電壓值并且穩(wěn)定后再開始工作，通常需要使用上電復(fù)位電路(P0R，Power-On Reset)。
[0003]上電復(fù)位電路用于提供芯片內(nèi)部電路的復(fù)位信號，它的主要功能是:在上電的初始階段，當(dāng)電源電壓低于上電復(fù)位電路的檢測點(diǎn)電壓時(shí)，上電復(fù)位電路輸出復(fù)位信號，使芯片其它模塊均保持在復(fù)位狀態(tài)；隨著電源電壓不斷升高，當(dāng)電源電壓超過檢測點(diǎn)電壓后，上電復(fù)位電路再經(jīng)過一定的延時(shí)時(shí)間后，將輸出信號反轉(zhuǎn)，釋放復(fù)位信號，使其它電路進(jìn)入正常工作狀態(tài)。上電復(fù)位電路除了在上電階段發(fā)揮作用，在很多應(yīng)用中，還要求上電復(fù)位電路在芯片的下電過程中也起到保護(hù)作用。如果芯片電路在工作過程中，電源電壓下降到正常工作電壓以下，芯片內(nèi)部電路有可能發(fā)生錯(cuò)誤，尤其是有可能引起對存儲器的錯(cuò)誤改寫，使存儲器內(nèi)的數(shù)據(jù)失效。因此，需要上電復(fù)位電路在芯片電源電壓低于檢測點(diǎn)電壓后，快速輸出復(fù)位信號，使芯片電路迅速退出工作狀態(tài)，進(jìn)入復(fù)位狀態(tài)，從而起到保護(hù)數(shù)據(jù)的作用。簡而言之，理想的上電復(fù)位電路應(yīng)當(dāng)對電源電壓具有檢測能力，并且具有較長的上電復(fù)位延時(shí)和較短的下電復(fù)位響應(yīng)時(shí)間。
[0004]傳統(tǒng)的上電復(fù)位電路均可以將其主要電路分為電源電壓檢測電路(10)和延時(shí)電路(11)兩部分，且通常這兩部分為簡單的級聯(lián)關(guān)系，如錯(cuò)誤！未找到引用源。所示。其中，電源電壓檢測電路(10)和延時(shí)電路(11)均有多種電路實(shí)現(xiàn)方式，例如《一種無源射頻識別上電復(fù)位電路及無源射頻識別標(biāo)簽》(CN201210140984.4)和《上電復(fù)位和欠壓關(guān)斷電路》(CN200910040361.8)公開的電路都屬于這種上電復(fù)位電路結(jié)構(gòu)。這種上電復(fù)位電路存在的一個(gè)主要問題是，在下電階段，電源電壓檢測電路(10)輸出的復(fù)位信號需要通過延時(shí)電路
(11)才能傳輸?shù)阶罱K輸出端。當(dāng)延時(shí)電路(11)的輸入信號發(fā)生變化時(shí)，其輸出需要一定的時(shí)間(該時(shí)間與其本身的電路結(jié)構(gòu)、電路參數(shù)等有關(guān))才能跟隨輸入信號發(fā)生變化，因此會增加電路的下電復(fù)位響應(yīng)時(shí)間。如果對延時(shí)電路(11)的結(jié)構(gòu)進(jìn)行優(yōu)化，可以在一定程度上縮短下電響應(yīng)時(shí)間，但是無法徹底消除其帶來的延時(shí)效應(yīng)，并且會增加延時(shí)電路設(shè)計(jì)的難度。因此，在錯(cuò)誤！未找到引用源。傳統(tǒng)結(jié)構(gòu)的基礎(chǔ)上，可以對其結(jié)構(gòu)進(jìn)行一定的改進(jìn)。如圖1所示，改進(jìn)后的上電復(fù)位電路增加了一個(gè)與門(12)，其第一和第二輸入端分別接延時(shí)電路(11)和電源電壓檢測電路(10)的輸出端，其輸出端為上電復(fù)位信號的輸出。電源電壓檢測電路(10)輸出低電平表示復(fù)位，輸出高電平表示釋放復(fù)位。在上電階段，只有當(dāng)電源電壓檢測電路(10)和延時(shí)電路(11)均從低電平轉(zhuǎn)換到高電平時(shí)，電路才會釋放復(fù)位，因此該電路在上電時(shí)會有長時(shí)間的復(fù)位延時(shí)；在下電階段，一旦電源電壓檢測電路(10)產(chǎn)生復(fù)位，就會使電路直接輸出復(fù)位信號，不必等待延時(shí)電路(11)輸出復(fù)位信號，從而加快了下電復(fù)位的響應(yīng)時(shí)間。例如《上電復(fù)位電路》(CN200610073411.9)中附圖7展示的上電復(fù)位電路就是這種結(jié)構(gòu)。改進(jìn)后的電路結(jié)構(gòu)雖然解決了下電響應(yīng)速度的問題，但是卻會帶來另外一個(gè)隱患。在下電過程中，電源電壓檢測電路(10)產(chǎn)生復(fù)位后，電路就會立刻輸出復(fù)位信號，此時(shí)延時(shí)電路(11)的輸出仍然處于釋放復(fù)位狀態(tài)，還需要一定時(shí)間才會回到復(fù)位狀態(tài)。如果此時(shí)電源電壓出現(xiàn)向上的波動，或是電源再次上電，電源電壓檢測電路(10)釋放復(fù)位，那么上電復(fù)位電路的輸出也會立刻釋放復(fù)位，從而產(chǎn)生一個(gè)短脈寬復(fù)位信號毛刺，如圖2所示。這種短脈寬復(fù)位信號毛刺有可能無法使芯片其它電路可靠地復(fù)位，存在造成數(shù)字邏輯錯(cuò)誤和存儲器錯(cuò)誤改寫的可能性。
[0005]綜上所述，現(xiàn)有的上電復(fù)位電路雖然可以實(shí)現(xiàn)通常情況下的長上電復(fù)位延時(shí)和短下電復(fù)位響應(yīng)時(shí)間，但是在下電后一旦出現(xiàn)電源波動或立即再次上電的情況，就會產(chǎn)生不希望的短脈寬復(fù)位信號毛刺，影響芯片工作的可靠性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的主要目的是在實(shí)現(xiàn)長上電復(fù)位延時(shí)和短下電復(fù)位響應(yīng)時(shí)間的基礎(chǔ)上，解決現(xiàn)有電路在下電后一旦出現(xiàn)電源波動或立刻再次上電的情況，產(chǎn)生短脈寬復(fù)位信號毛刺的問題。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明提出了一種具有長上電復(fù)位延時(shí)和短下電復(fù)位響應(yīng)時(shí)間的上電復(fù)位電路，其電路結(jié)構(gòu)如圖3所示，包括以下幾個(gè)模塊:
[0008]電源電壓檢測電路(10)，其輸出端接第一與非門(13)的第二輸入端；
[0009]延時(shí)電路(11)，其輸入端接第一與非門(13)的輸出端，其輸出端接或非門(16)的第一輸入端和反相器(14)的輸入端；
[0010]第一與非門(13),其第一輸入端接第二與非門(15)的輸出端,其第二輸入端接電源電壓檢測電路(10)的輸出端，其輸出端接延時(shí)電路(11)的輸入端、第二與非門(15)的第二輸入端和或非門(16)的第二輸入端；
[0011]反相器(14)，其輸入端接延時(shí)電路(11)的輸出端，其輸出端接第二與非門(15)的
第一輸入端；
[0012]第二與非門(15),其第一輸入端接反相器(14)的輸出端,其第二輸入端接第一與非門(13)的輸出端，其輸出端接第一與非門(13)的第一輸入端；
[0013]或非門(16),其第一輸入端接延時(shí)電路(11)的輸出端,其第二輸入端接第一與非門(13)的輸出端，其輸出端為復(fù)位信號輸出。
[0014]其中，電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為低電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為高電平。延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由高電平到低電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸出信號等待一定時(shí)間后，再由高電平轉(zhuǎn)換為低電平。
[0015]該電路的具體工作原理如下:
[0016]如圖4所示，在上電階段，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，電源電壓檢測電路(10)輸出為低電平，使得第一與非門(13)輸出一定為高電平，或非門(16)輸出一定為低電平，上電復(fù)位電路輸出復(fù)位信號。延時(shí)電路(11)的輸出信號在初始時(shí)與輸入信號相同，為高電平，從而使得第二與非門(15)的第一輸入端為低電平，輸出為高電平。當(dāng)電源電壓超過檢測點(diǎn)電壓后，電源電壓檢測電路(10)輸出變?yōu)楦唠娖?，此時(shí)第一與非門(13)的兩個(gè)輸入端同時(shí)為高，輸出變?yōu)榈碗娖?。但是由于此時(shí)延時(shí)電路(11)的輸出仍然為高電平，所以上電復(fù)位電路的輸出仍然保持復(fù)位狀態(tài)，直到一定的延時(shí)時(shí)間之后，延時(shí)電路(11)的輸出轉(zhuǎn)換為低電平，此時(shí)或非門的兩個(gè)輸入端均為低電平，輸出才會變高，釋放復(fù)位。由此可見，該上電復(fù)位電路具有長上電復(fù)位延時(shí)的特性。
[0017]如圖4所示，在下電階段，當(dāng)電源電壓低于檢測點(diǎn)電壓后，電源電壓檢測電路(10)輸出變?yōu)榈碗娖?，使得第一與非門(13)輸出變?yōu)楦唠娖?，或非門(16)輸出變?yōu)榈碗娖?，上電?fù)位電路立即輸出復(fù)位信號。此時(shí)，無論延時(shí)電路(11)輸出為高電平還是低電平，均不會影響電路的下電復(fù)位狀態(tài)。下電時(shí)的復(fù)位信號傳輸路徑不經(jīng)過延時(shí)電路(11)，從而減小了下電復(fù)位的響應(yīng)時(shí)間。由此可見，該上電復(fù)位電路具有短下電復(fù)位響應(yīng)時(shí)間的特性。
[0018]電路正常上電后，當(dāng)出現(xiàn)電源下電又立即再次上電的情況時(shí)，該上電復(fù)位電路的工作情況如圖5所示。當(dāng)電源電壓低于檢測點(diǎn)電壓后，一旦電源電壓檢測電路(10)輸出變?yōu)榈碗娖剑谝慌c非門(13)輸出就變?yōu)楦唠娖?，或非門(16)輸出變?yōu)榈碗娖?上電復(fù)位電路立即輸出復(fù)位信號。此時(shí)，延時(shí)電路(11)的輸入雖然已變?yōu)楦唠娖?，但是其需要一定的時(shí)間才能令其輸出電平發(fā)生變化，因此延時(shí)電路(11)的輸出仍然為低電平。由于第二與非門(15)的兩個(gè)輸入此時(shí)均為高電平，因此其輸出變?yōu)榈碗娖健＿@樣就使得第一與非門(13)的輸出會一直鎖定在高電平狀態(tài)。此時(shí)，即便電源電壓出現(xiàn)向上的波動或是電源重新上電使電源電壓檢測電路(10)的輸出變?yōu)楦唠娖?，也不會影響第一與非門(13)的輸出，上電復(fù)位電路鎖定在復(fù)位狀態(tài)。只有當(dāng)一定時(shí)間后，延時(shí)電路(11)的輸出由低電平轉(zhuǎn)換為高電平，第二與非門(15)的第一輸入端轉(zhuǎn)換為低電平，輸出變高，才會解除第一與非門(13)輸出端的高電平鎖定狀態(tài)。由于此時(shí)第一與非門(13)的兩個(gè)輸入端均為高，其輸出變?yōu)榈碗娖?，但是由于延時(shí)電路(11)的輸出已經(jīng)變?yōu)楦唠娖?，或非門(16)仍然輸出低電平。直到延時(shí)電路(11)經(jīng)過一段時(shí)間的延時(shí)后，輸出由高電平轉(zhuǎn)換為低電平，或非門(16)的輸出才會變?yōu)楦唠娖?，釋放?fù)位。由此可見，該上電復(fù)位電路在下電時(shí)不會受到電源波動或再次上電的影響而產(chǎn)生短脈寬復(fù)位信號毛刺。
[0019]綜上所述，并且可以通過對比圖2與圖5明顯地看到，本發(fā)明公開的上電復(fù)位電路具有的有益效果是:該電路不僅具備現(xiàn)有電路長上電復(fù)位延時(shí)和短下電復(fù)位響應(yīng)時(shí)間的特性，還有效地解決了現(xiàn)有電路在下電后一旦出現(xiàn)電源波動或立即再次上電的情況就會產(chǎn)生不希望的短脈寬復(fù)位信號毛刺的問題，提高了電路工作的可靠性，具有較高的產(chǎn)業(yè)利用價(jià)值。
[0020]需要說明的是，上述
【發(fā)明內(nèi)容】
的描述是基于通常情況下低電平代表復(fù)位，高電平代表釋放復(fù)位的情況。如果在不同的電路應(yīng)用中，出現(xiàn)高電平代表復(fù)位，低電平代表釋放復(fù)位的情況，只需在前述電路結(jié)構(gòu)的基礎(chǔ)上，將其所有的與非門替換為或非門，或非門替換為與非門，即可實(shí)現(xiàn)與前述
【發(fā)明內(nèi)容】
完全等同的效果，也應(yīng)當(dāng)涵蓋在本
【發(fā)明內(nèi)容】
中。在這種情況下，本發(fā)明的電路結(jié)構(gòu)如圖6所示，包括以下幾個(gè)模塊:
[0021]電源電壓檢測電路(10)，其輸出端接第一或非門(23)的第二輸入端；
[0022]延時(shí)電路(11)，其輸入端接第一或非門(23)的輸出端，其輸出端接與非門(26)的第一輸入端和反相器(14)的輸入端；
[0023]第一或非門(23),其第一輸入端接第二或非門(25)的輸出端,其第二輸入端接電源電壓檢測電路(10)的輸出端，其輸出端接延時(shí)電路(11)的輸入端、第二或非門(25)的第二輸入端和與非門(26)的第二輸入端；
[0024]反相器(14)，其輸入端接延時(shí)電路(11)的輸出端，其輸出端接第二或非門(25)的
第一輸入端；
[0025]第二或非門(25),其第一輸入端接反相器(14)的輸出端,其第二輸入端接第一或非門(23)的輸出端,其輸出端接第一或非門(23)的第一輸入端；
[0026]與非門(26),其第一輸入端接延時(shí)電路(11)的輸出端,其第二輸入端接第一或非門(23)的輸出端，其輸出端為復(fù)位信號輸出。
[0027]其中，電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為高電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為低電平。延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由低電平到高電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸出信號等待一定時(shí)間后，再由低電平轉(zhuǎn)換為高電平。
[0028]可以很容易的分析出，這種上電復(fù)位電路形式與前述如圖3所示的上電復(fù)位電路形式的工作原理和有益效果是完全相同的。
【專利附圖】

【附圖說明】
[0029]錯(cuò)誤！未找到引用源。為一種傳統(tǒng)上電復(fù)位電路的結(jié)構(gòu)圖。
[0030]圖1為對錯(cuò)誤！未找到引用源。所示電路結(jié)構(gòu)進(jìn)行改進(jìn)后的上電復(fù)位電路的結(jié)構(gòu)圖。
[0031]圖2為現(xiàn)有上電復(fù)位電路在上電階段以及下電后又立即再次上電時(shí)的電壓波形示意圖。
[0032]圖3為本發(fā)明上電復(fù)位電路的結(jié)構(gòu)圖。
[0033]圖4為本發(fā)明上電復(fù)位電路正常上電過程及下電過程的電壓波形示意圖。
[0034]圖5為本發(fā)明上電復(fù)位電路下電后又立即再次上電時(shí)的電壓波形示意圖。
[0035]圖6為本發(fā)明上電復(fù)位電路另一種等價(jià)形式的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0036]在通常情況下，如果輸出復(fù)位信號低電平代表復(fù)位，高電平代表釋放復(fù)位，那么本發(fā)明優(yōu)選的【具體實(shí)施方式】如下:
[0037]如圖3所示，上電復(fù)位電路由以下部分組成:
[0038]電源電壓檢測電路(10)，其輸出端接第一與非門(13)的第二輸入端；
[0039]延時(shí)電路(11)，其輸入端接第一與非門(13)的輸出端，其輸出端接或非門(16)的第一輸入端和反相器(14)的輸入端；
[0040]第一與非門(13),其第一輸入端接第二與非門(15)的輸出端,其第二輸入端接電源電壓檢測電路(10)的輸出端，其輸出端接延時(shí)電路(11)的輸入端、第二與非門(15)的第二輸入端和或非門(16)的第二輸入端；
[0041]反相器(14)，其輸入端接延時(shí)電路(11)的輸出端，其輸出端接第二與非門(15)的第一輸入端；
[0042]第二與非門(15),其第一輸入端接反相器(14)的輸出端,其第二輸入端接第一與非門(13)的輸出端，其輸出端接第一與非門(13)的第一輸入端；
[0043]或非門(16),其第一輸入端接延時(shí)電路(11)的輸出端,其第二輸入端接第一與非門(13)的輸出端，其輸出端為復(fù)位信號輸出。
[0044]其中，電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為低電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為高電平。延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由高電平到低電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸出信號等待一定時(shí)間后，再由高電平轉(zhuǎn)換為低電平。
[0045]如果輸出復(fù)位信號高電平代表復(fù)位，低電平代表釋放復(fù)位，那么本發(fā)明優(yōu)選的【具體實(shí)施方式】如下:
[0046]如圖6所示，上電復(fù)位電路由以下部分組成:
[0047]電源電壓檢測電路(10)，其輸出端接第一或非門(23)的第二輸入端；
[0048]延時(shí)電路(11)，其輸入端接第一或非門(23)的輸出端，其輸出端接與非門(26)的第一輸入端和反相器(14)的輸入端；
[0049]第一或非門(23),其第一輸入端接第二或非門(25)的輸出端,其第二輸入端接電源電壓檢測電路(10)的輸出端，其輸出端接延時(shí)電路(11)的輸入端、第二或非門(25)的第二輸入端和與非門(26)的第二輸入端；
[0050]反相器(14)，其輸入端接延時(shí)電路(11)的輸出端，其輸出端接第二或非門(25)的
第一輸入端；
[0051]第二或非門(25),其第一輸入端接反相器(14)的輸出端,其第二輸入端接第一或非門(23)的輸出端,其輸出端接第一或非門(23)的第一輸入端；
[0052]與非門(26),其第一輸入端接延時(shí)電路(11)的輸出端,其第二輸入端接第一或非門(23)的輸出端，其輸出端為復(fù)位信號輸出。
[0053]其中，電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為高電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為低電平。延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由低電平到高電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸出信號等待一定時(shí)間后，再由低電平轉(zhuǎn)換為高電平。
【權(quán)利要求】
1.一種具有長上電復(fù)位延時(shí)和短下電響應(yīng)時(shí)間的上電復(fù)位電路，其特征在于，所述電路包括: 電源電壓檢測電路(10)，其輸出端接第一與非門(13)的第二輸入端； 延時(shí)電路(11)，其輸入端接第一與非門(13)的輸出端，其輸出端接或非門(16)的第一輸入端和反相器(14)的輸入端； 第一與非門(13),其第一輸入端接第二與非門(15)的輸出端,其第二輸入端接電源電壓檢測電路(10)的輸出端，其輸出端接延時(shí)電路(11)的輸入端、第二與非門(15)的第二輸入端以及或非門(16)的第二輸入端； 反相器(14),其輸入端接延時(shí)電路(11)的輸出端，其輸出端接第二與非門(15)的第一輸入端； 第二與非門(15),其第一輸入端接反相器(14)的輸出端，其第二輸入端接第一與非門(13)的輸出端，其輸出端接第一與非門(13)的第一輸入端； 或非門(16),其第一輸入端接延時(shí)電路(11)的輸出端，其第二輸入端接第一與非門(13)的輸出端，其輸出端為復(fù)位信號輸出。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為低電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為高電平。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由高電平到低電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸出信號等待一定時(shí)間后，再由高電平轉(zhuǎn)換為低電平。
4.根據(jù)權(quán)利要求1所述的電路，其特征在于，當(dāng)高電平代表復(fù)位，低電平代表釋放復(fù)位時(shí)，在權(quán)利要求1所述電路的基礎(chǔ)上將第一與非門(13)、第二與非門(15)分別替換為第一或非門(23)、第二或非門(25)，并將或非門(16)替換為與非門(26)，其中: 所述電源電壓檢測電路(10)，其輸出端接第一或非門(23)的第二輸入端； 所述延時(shí)電路(11)，其輸入端接第一或非門(23)的輸出端，其輸出端接與非門(26)的第一輸入端和所述反相器(14)的輸入端； 第一或非門(23)，其第一輸入端接第二或非門(25)的輸出端，其第二輸入端接所述電源電壓檢測電路(10)的輸出端，其輸出端接所述延時(shí)電路(11)的輸入端、第二或非門(25)的第二輸入端和與非門(26)的第二輸入端； 所述反相器(14)，其輸入端接所述延時(shí)電路(11)的輸出端，其輸出端接第二或非門(25)的第一輸入端； 第二或非門(25),其第一輸入端接所述反相器(14)的輸出端,其第二輸入端接第一或非門(23)的輸出端,其輸出端接第一或非門(23)的第一輸入端； 所述與非門(26),其第一輸入端接所述延時(shí)電路(11)的輸出端,其第二輸入端接第一或非門(23)的輸出端，其輸出端為復(fù)位信號輸出。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述電源電壓檢測電路(10)檢測電源電壓，當(dāng)電源電壓低于檢測點(diǎn)電壓時(shí)，其輸出為高電平，當(dāng)電源電壓高于檢測點(diǎn)電壓時(shí)，其輸出為低電平。
6.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述延時(shí)電路(11)對輸入信號進(jìn)行延時(shí)，在穩(wěn)定狀態(tài)下，延時(shí)電路的輸出信號與輸入信號相同，當(dāng)輸入信號發(fā)生由低電平到高電平的轉(zhuǎn)換時(shí)，延時(shí)電路的輸 出信號等待一定時(shí)間后，再由低電平轉(zhuǎn)換為高電平。
【文檔編號】H03K17/22GK103916108SQ201210595914
【公開日】2014年7月9日 申請日期:2012年12月28日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】孫旭光 申請人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司