專利名稱：基于查找表的cmmb中qc-ldpc并行編碼方法
技術領域：
本發(fā)明涉及移動多媒體廣播領域，特別涉及一種CMMB系統(tǒng)中QC-LDPC碼編碼器的并行實現(xiàn)方法。
背景技術：
由于在傳輸信道中存在的各種失真和噪聲會對發(fā)送信號產生干擾，接收端不可避免地會出現(xiàn)數(shù)字信號產生誤碼的情況。為了降低誤碼率，需要采用信道編碼技術。低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼以其逼近Shannon限的優(yōu)異性能成為信道編碼領域的研究熱點。準循環(huán)LDPC碼(Quasic-LDPC，QC-LDPC)碼是一種特殊的LDPC碼,其編碼可采用移位寄存器加累加器(Shift-Register-Adder-Accumulator ，SRAA)加以實現(xiàn)。SRAA法是利用生成矩陣Gqc進行編碼。QC-LDPC碼的生成矩陣Gqc是由aXt個bXb階循環(huán)矩陣Gi,」(I彡i彡a, I彡j彡t)構成的陣列，t=a+c。與信息向量對應的一部分生成矩陣是單位矩陣，與校驗向量對應的其余部分生成矩陣是高密度矩陣。a路并行SRAA法完成一次編碼需要b+t個時鐘周期，需要(ac+t)b個寄存器、acb個二輸入與門和acb個二輸入異或門。CMMB標準采用了 1/2和3/4兩種不同碼率η的LDPC碼，通過行列交換，校驗矩陣H可被變換為準循環(huán)形式Hq。，Hqc對應準循環(huán)生成矩陣Gq。。對于這兩種QC-LDPC碼，均有t=36和b=256, 2種a的公約數(shù)之一是u=3。圖I給出了不同碼率η下的參數(shù)a、c和X。CMMB標準中QC-LDPC高速編碼的現(xiàn)有解決方案是采用a路并行SRAA法，實現(xiàn)2種QC-LDPC碼的并行編碼器共需163584個寄存器、145152個二輸入與門和145152個二輸入異或門。當采用FPGA實現(xiàn)時，需要較多的邏輯資源，勢必會造成設備成本高，功耗大。

發(fā)明內容
針對CMMB系統(tǒng)多碼率QC-LDPC碼高速編碼的現(xiàn)有實現(xiàn)方案中存在的資源需求量大缺點，本發(fā)明提供了一種基于查找表的并行編碼方法，充分利用FPGA邏輯資源中的查找表功能，能在保持編碼速度不變的前提下，有效減少資源需求。如圖2所示，CMMB標準中多碼率QC-LDPC碼的并行編碼器主要由4部分組成寄存器、查找表、be位二輸入異或門和b位二輸入異或門。整個編碼過程分4步完成第I步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1 Rt ;第2步，寄存器R1 Ra串行左移I次，查找表L1 Lx分別輸入向量Ii1Ix和輸出向量V廣vx，be位二輸入異或門B1 Bx^1對向量V1'求和，得到向量vx+1，b位二輸入異或門A1 (I彡I彡c)將向量vx+1的第I段b比特與寄存器Ra+1串行循環(huán)左移I次的結果相加，和存回寄存器Ra+1 ;第3步，重復第2步b次；第4步，并行輸出碼字(S，P)。本發(fā)明提供的QC-LDPC并行編碼器兼容多碼率，能在保持編碼速度不變的前提下有效減少資源需求，從而達到降低硬件成本和功耗的目的。
關于本發(fā)明的優(yōu)點與精神可通過接下來的發(fā)明詳述及附圖得到進一步的了解。


圖I給出了不同碼率η下的參數(shù)a、c和X ;圖2是CMMB標準中兼容兩種碼率QC-LDPC碼的并行編碼器整體結構；圖3比較了傳統(tǒng)的a路并行SRAA法與本發(fā)明的資源消耗。
具體實施例方式下面結合附圖和具體實施例對本發(fā)明作進一步說明，但不作為對本發(fā)明的限定。QC-LDPC碼是一類特殊的LDPC碼，它的生成矩陣Gee和校驗矩陣Hee都是由循環(huán)矩 陣構成的陣列，具有分段循環(huán)特點，故被稱為準循環(huán)LDPC碼。從行的角度看，循環(huán)矩陣的每 一行都是上一行(首行是末行)循環(huán)右移一位的結果；從列的角度看，循環(huán)矩陣的每一列都是前一列(首列是末列)循環(huán)下移一位的結果。循環(huán)矩陣的行向量構成的集合與列向量構成的集合完全相同，因此，循環(huán)矩陣完全可由它的首行或首列來表征。QC-LDPC碼的生成矩陣Gqc是由aXt個bXb階循環(huán)矩陣Gy (I≤i≤a, I≤j≤t)構成的陣列
權利要求
1.一種適合于CMMB標準中兩種不同碼率QC-LDPC碼的并行編碼器，QC-LDPC碼的生成矩陣Gq。是由a X t個b X b階循環(huán)矩陣Gm構成的陣列，其中，a、t和b皆為正整數(shù)，t=a+c，I≤i≤a，l≤j≤t，兩種不同碼率η分別是1/2、3/4，對于這兩種不同碼率QC-LDPC碼，均有t=36和b=256，兩種不同碼率對應的參數(shù)a分別是18、27，兩種不同碼率對應的參數(shù)c分別是18、9，2種a的公約數(shù)之一是u=3，a=ux,兩種不同碼率對應的參數(shù)x分別是6、9，生成矩陣Gq。對應碼字(S，P)，Gqc的前a塊列對應的是信息向量S，后c塊列對應的是校驗向量P，以b比特為一段,信息向量s被等分為a段,即S=G1, S2,…，sa),校驗向量P被等分為C段，即P= (Pl, P2,…，P。)，第i段信息向量Si= (Si,1； Si,2)…，Si，b)，其特征在于，所述編碼器包括以下部件 寄存器R1 Rt，寄存器R1 Ra用于緩存信息向量S= (Sl, S2,-, sa)，寄存器Ra+1 Rt用于計算和存儲校驗向量P= (P1, Pb…，Pc); 查找表L1 Lx,分別并行輸入u位信息比特構成的向量hm={smu_u+1，k, smu_u+2，k,…，smu,J，并行輸出be位向量Vm,其中，l^m^x,l^k^b； be位二輸入異或門B1 Bjri，將向量V1^x加在一起，得到向量vx+1 ； b位二輸入異或門A1 (A1將向量vx+1的第I段連續(xù)b比特累加到寄存器Ra+1中，其中，I < I < C。
2.如權利要求I所述的并行編碼器，其特征在于，所述查找表L1 Lx分別完成不同的u位信息比特與子塊首行矩陣F廣Fx的乘積,查找表Lm的輸入是hm,每一路輸出是hm與子塊首行矩陣Fm對應列的乘積，總輸出構成了向量vm。
3.如權利要求I所述的并行編碼器，其特征在于，所述向量vx+1中的每個元素是向量Ih^h2，…，hx}與塊首行矩陣F對應列的乘積，vx+1是向量Ihph2，…，hx}與塊首行矩陣F的乘積。
4.一種適合于CMMB標準中兩種不同碼率QC-LDPC碼的并行編碼方法，QC-LDPC碼的生成矩陣Gq。是由aXt個bXb階循環(huán)矩陣Gm構成的陣列,其中,a、t和b皆為正整數(shù),t=a+c,I≤i≤a，l≤j≤t，兩種不同碼率η分別是1/2、3/4，對于這兩種不同碼率QC-LDPC碼，均有t=36和b=256，兩種不同碼率對應的參數(shù)a分別是18、27，兩種不同碼率對應的參數(shù)c分別是18、9，2種a的公約數(shù)之一是u=3，a=ux,兩種不同碼率對應的參數(shù)x分別是6、9，生成矩陣Gq。對應碼字(S，P)，Gqc的前a塊列對應的是信息向量S，后c塊列對應的是校驗向量P，以b比特為一段,信息向量s被等分為a段,即S=G1, S2,…，sa),校驗向量P被等分為c段，即P=(Pp P2,…，P。)，第i段信息向量SiKsy, si；2,…，SiJ ,其特征在于,所述編碼方法包括以下步驟 第I步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1 Rt ； 第2步，寄存器R1 Ra串行左移I次，查找表L1 Lx分別輸入向量Ii1Ix和輸出向量νΓνχ, be位二輸入異或門B1 Bp1對向量V1^Vx求和,得到向量vx+1, b位二輸入異或門A1將向量vx+1的第I段b比特與寄存器Ra+1串行循環(huán)左移I次的結果相加，和存回寄存器匕+1，其中，I≤I≤c ; 第3步，重復第2步b次，完成后，寄存器R1 Ra存儲的是信息向量S= (Sl，S2，…，sa)，寄存器Ra+1 Rt存儲的是校驗向量P= (P1, P2, ...，Pc); 第4步，并行輸出碼字(s, P)。
全文摘要
本發(fā)明涉及一種解決CMMB系統(tǒng)中兩種不同碼率QC-LDPC碼并行編碼的方案，其特征在于，所述系統(tǒng)的QC-LDPC碼的并行編碼器主要由寄存器、查找表、bc位二輸入異或門和b位二輸入異或門四部分組成。本發(fā)明提供的QC-LDPC并行編碼器兼容多碼率，能充分利用FPGA邏輯資源中的查找表功能，在保持編碼速度不變的條件下有效減少資源需求，具有控制簡單、資源消耗少、功耗小、成本低等優(yōu)點。
文檔編號H03M13/11GK102932011SQ20121047639
公開日2013年2月13日 申請日期2012年11月22日 優(yōu)先權日2012年11月22日
發(fā)明者張鵬, 楊霏, 劉昌銀, 焦瑋 申請人:蘇州威士達信息科技有限公司