一種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器的制造方法
【專利摘要】本發(fā)明實施例公開了一種電平轉(zhuǎn)換電路，包括兩個運算放大器和共模反饋回路；所述運算放大器在P點插入了襯底和源極相接的PMOS源極跟隨器，使得能夠低失真的將大差分擺幅的3.3V高共模電平平移到1.2V低共模電平，且差分擺幅保持不變；所述共模反饋回路，接收兩個運算放大器的輸出信號，對兩個輸出信號進行取共模運算，將得到的共模值與設(shè)定的基準電壓進行比較，并將比較結(jié)果作為反饋信號輸出至兩個運算放大器。本發(fā)明實施例還提供了一種運算放大器和可編程增益放大器。采用本發(fā)明實施例，能夠同時實現(xiàn)從低電平到高電平轉(zhuǎn)換以及從高電平到低電平轉(zhuǎn)換的功能，且能滿足輸出大擺幅以及高線性度的要求。
【專利說明】—種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體【技術(shù)領(lǐng)域】，特別是涉及一種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器。
【背景技術(shù)】
[0002]在模數(shù)混合芯片中，常需要對在模擬前端連續(xù)的模擬信號作電平搬移，同時保證搬移信號的質(zhì)量(如擺動幅度、線性度等)。通常，考慮到性能、電壓裕度等原因，模擬前端電路往往采用工作在高電壓域的IO器件設(shè)計。而考慮到功耗面積等原因，數(shù)字以及模數(shù)轉(zhuǎn)換器則采用工作在低電壓域的core器件實現(xiàn)。因此，電平轉(zhuǎn)換電路需要將模擬信號從高電壓域搬移到低電壓域，其中不僅涉及到電壓域的轉(zhuǎn)換，還涉及到信號共模電平的轉(zhuǎn)換。同時還要求電平轉(zhuǎn)換電路具有驅(qū)動后級大電容負載的能力。進一步考慮到可靠性的問題，還需要保證電平轉(zhuǎn)換電路的輸出端在任何時候都不能看到前級的高電源電壓。
[0003]現(xiàn)有常用的模擬信號電平轉(zhuǎn)換電路一般為開環(huán)源極跟隨器(Source Follower),如圖1所示，為典型的開環(huán)源極跟隨器的電路圖。
[0004]所述開環(huán)源極跟隨器包括:PM0S管MlO和電流源IslO。如圖1所示，所述電流源IslO的一端接工作電源AVDD，另一端接PMOS管MlO的源極；所述PMOS管MlO的柵極接輸入信號Vin，漏極接地。 所述電流源IslO與PMOS管MlO的源極相連的一端為所述開環(huán)源極跟隨器的輸出端。
[0005]圖1所示的開環(huán)源極跟隨器常用于實現(xiàn)電平轉(zhuǎn)換和驅(qū)動容性負載以及隔離輸入和輸出。該方案的技術(shù)特點是采用PMOS管MlO的襯底和源極相接的方法，消除了襯偏效應。輸入信號Vin從PMOS管MlO的柵極輸入，輸出信號Vout從所述PMOS管MlO的源極輸出。如果保證流經(jīng)PMOS管MlO的電流不變，則在一階近似的情況下，根據(jù)MOS管電壓電流的標準公式，見公式(I):
[0006]Ids = —MpCox — ( Vgs-Vlh)
2L(I)
[0007]所述PMOS管MlO的柵源電壓Vgs也能保持恒定。從而確保了輸出信號Vout始終跟隨輸入信號Vin。
[0008]圖1所示的開環(huán)源極跟隨器能夠?qū)崿F(xiàn)從低電平到高電平的轉(zhuǎn)換功能。但是，現(xiàn)有技術(shù)方案存在以下問題:
[0009](I)不能實現(xiàn)從高電平到底電平的轉(zhuǎn)換功能；
[0010](2)由于MOS管都存在溝道長度調(diào)制效應，隨著漏源兩端的電壓不同，相同的漏端電流也會導致不同的柵源電壓Vgs。在大信號的輸入條件下，圖1所述開環(huán)源極跟隨器的漏源兩端會出現(xiàn)較大的電壓擺幅，影響電壓跟隨的準確度，使線性度惡化。而為了減輕溝道長度調(diào)制效應的影響，常增加PMOS管的溝道長度，在低頻大擺幅應用時，這一改進能在一定程度上改善線性度。然而，當輸入信號Vin的頻率提高時，由于溝長增加導致寄生電容增大，一方面限制了最大輸入信號頻率，另一方面增加的寄生電容也會惡化輸出信號Vout的線性度。
[0011](3)當所述開環(huán)源極跟隨器驅(qū)動較大容性或阻性負載時，隨著輸入信號的變化，負載會從電流源IslO抽送不同的電流，這將改變流經(jīng)PMOS管MlO的電流，使柵源電壓Vgs隨著輸入信號的變化而變化，惡化了輸出信號Vout的線性度。

【發(fā)明內(nèi)容】

[0012]本發(fā)明實施例中提供了一種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器，能夠同時實現(xiàn)從低電平到高電平轉(zhuǎn)換以及從高電平到低電平轉(zhuǎn)換的功能，且能滿足輸出大擺幅以及高線性度的要求。
[0013]本發(fā)明實施例提供一種運算放大器，所述運算放大器包括:第一 PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管、以及第一電流源和第二電流源；
[0014]所述第一 PMOS管的源極和第二 PMOS管的源極短接，共同接所述第一電流源的一端；所述第一電流源的另一端接高壓工作電源；
[0015]所述第一 PMOS管的漏極接所述第三NMOS管的漏極；所述第三NMOS管的源極接地；所述第三NMOS管的柵極和漏極短接；
[0016]所述第五NMOS管的柵極接所述第三NMOS管的柵極；所述第五NMOS管的源極接地；所述第五NMOS管的漏極接所述第七PMOS管漏極；
[0017]所述第七PMOS管的源極接低壓工作電源；所述第七PMOS管的漏極和柵極短接；
[0018]所述第二 PMOS管的漏極接所述第四NMOS管的漏極；所述第四NMOS管的源極接地；所述第四NMOS管的柵極和漏極短接；
[0019]所述第六NMOS管的柵極接所述第四NMOS管的柵極；所述第六NMOS管的源極接地；所述第六NMOS管的漏極接所述第八PMOS管漏極；
[0020]所述第八PMOS管的源極接低壓工作電源；所述第八PMOS管的柵極接所述第七PMOS管的柵極；
[0021]所述第九PMOS管的源極接第二電流源的一端和所述第一 PMOS管的柵極，所述第二電流源的另一端接高壓工作電源；所述第九PMOS管的漏極接地；所述第九PMOS管的柵極接所述第八PMOS管漏極；
[0022]所述第二 PMOS管的柵極作為所述運算放大器的輸入端；所述第九PMOS管的柵極作為所述運算放大器的輸出端；
[0023]所述第九PMOS管的襯底和源極相接。
[0024]本發(fā)明實施例還提供一種電平轉(zhuǎn)換電路，所述電平轉(zhuǎn)換電路包括兩個所述的運算放大器，分別為:第一運算放大器和第二運算放大器；
[0025]所述電平轉(zhuǎn)換電路還包括共模反饋回路；
[0026]所述第一運算放大器的輸入端接收第一輸入信號,輸出端輸出第一輸出信號；所述第一運算放大器的第九PMOS管的源極作為控制端，接收所述共模反饋回路輸出的反饋信號;
[0027]所述第二運算放大器的輸入端接收第二輸入信號，輸出端輸出第二輸出信號；所述第二運算放大器的第九PMOS管的源極作為控制端，接收所述共模反饋回路輸出的反饋信號;
[0028]所述共模反饋回路，用于接收所述第一輸出信號和所述第二輸出信號，對所述第一輸出信號和第二輸出信號進行取共模運算，將得到的共模值與設(shè)定的基準電壓進行比較，并將比較結(jié)果作為反饋信號輸出至所述第一運算放大器和第二運算放大器。
[0029]本發(fā)明實施例還提供一種可編程增益放大器，所述可編程增益放大器包括所述的電平轉(zhuǎn)換電路。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明實施例所述的運算放大器采用閉環(huán)回路的結(jié)構(gòu)，通過環(huán)路增益保證所述電路的線性度；進一步的，在實現(xiàn)從低電平到高電平轉(zhuǎn)換的基礎(chǔ)上，通過在P點插入了襯底和源極相接的PMOS源極跟隨器，能夠完全低失真的將大差分擺幅的3.3V高共模電平平移到1.2V低共模電平，且差分擺幅保持不變，實現(xiàn)從高電平到低電平轉(zhuǎn)換的功倉泛。
[0031 ] 本發(fā)明實施例所述的電平轉(zhuǎn)換電路和可編程增益放大器，通過采用本發(fā)明實施例所述的運算放大器，能夠同時實現(xiàn)從低電平到高電平轉(zhuǎn)換以及從高電平到低電平轉(zhuǎn)換的功能，且能滿足輸出大擺幅以及高線性度的要求。
【專利附圖】

【附圖說明】
[0032]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0033]圖1為典型的開環(huán)源極跟隨器的電路圖；
[0034]圖2為本發(fā)明實施例提供的運算放大器電路圖；
[0035]圖3a為本發(fā)明實施例的運算放大器忽略第九PMOS管M9時的電路圖；
[0036]圖3b為本發(fā)明實施例的運算放大器忽略第九PMOS管M9時的等效電路圖；
[0037]圖4為本發(fā)明實施例圖2所示的運算放大器的等效電路圖；
[0038]圖5為本發(fā)明實施例一提供的電平轉(zhuǎn)換電路圖；
[0039]圖6為本發(fā)明實施例二提供的電平轉(zhuǎn)換電路圖；
[0040]圖7為圖6所示的電平轉(zhuǎn)換電路的等效電路圖；
[0041]圖8為本發(fā)明實施例提供的共模反饋回路的原理圖。
【具體實施方式】
[0042]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0043]本發(fā)明實施例中提供了一種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器，能夠同時實現(xiàn)從低電平到高電平轉(zhuǎn)換以及從高電平到低電平轉(zhuǎn)換的功能，且能滿足輸出大擺幅以及高線性度的要求。
[0044]參照圖2，為本發(fā)明實施例提供的運算放大器電路圖。如圖2所示，所述運算放大器包括:第一 PMOS管Ml、第二 PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、以及第一電流源Isl和第二電流源Is2。
[0045]所述第一 PMOS管Ml的源極和第二 PMOS管M2的源極短接后，共同接所述第一電流源Isl的一端；所述第一電流源Isl的另一端接高壓工作電源AVDD33。
[0046]所述第一 PMOS管Ml的漏極接所述第三NMOS管M3的漏極；所述第三NMOS管M3的源極接地AGND ;所述第三NMOS管M3的柵極和漏極短接。
[0047]所述第五NMOS管M5的柵極接所述第三NMOS管M3的柵極；所述第五NMOS管M5的源極接地AGND ;所述第五NMOS管M5的漏極接所述第七PMOS管M7漏極。
[0048]所述第七PMOS管M7的源極接低壓工作電源AVDD12 ;所述第七PMOS管M7的漏極和柵極短接。
[0049]所述第二 PMOS管M2的漏極接所述第四NMOS管M4的漏極；所述第四NMOS管M4的源極接地AGND ;所述第四NMOS管M4的柵極和漏極短接。
[0050]所述第六NMOS管M6的柵極接所述第四NMOS管M4的柵極；所述第六NMOS管M6的源極接地AGND ;所述第六NMOS管M6的漏極接所述第八PMOS管M8漏極。
[0051]所述第八PMOS管M8的源極接低壓工作電源AVDD12 ;所述第八PMOS管M8的柵極接所述第七PMOS管M7的柵極。
[0052]所述第九PMOS管M9的源極接第二電流源Is2的一端和所述第一 PMOS管Ml的柵極，所述第二電流源Is2的另一端接高壓工作電源AVDD33 ;所述第九PMOS管M9的漏極接地AGND ;所述第九PMOS管M9的柵極接所述第八PMOS管M8漏極。
[0053]所述第二 PMOS管M2的柵極作為所述運算放大器的輸入端，接收輸入信號Vin ;所述第九PMOS管M9的柵極作為所述運算放大器的輸出端，得到輸出信號Vout。
[0054]為保證所述運算放大器的高線性度，所述第九PMOS管M9的襯底和源極相接。
[0055]對于本發(fā)明實施例所述的運算放大器，在實際應用時，其輸出端一般是與工作在低壓工作電源的core器件相接，考慮到后接電路的可靠性問題，需要保證在任何時候(包括上電和斷電時刻)，所述運算放大器的輸出端都不能看到高壓工作電壓。因此，本發(fā)明實施例所述運算放大器，在設(shè)計時，將所述第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8接低壓工作電源AVDD12。同時，考慮到輸入級設(shè)計電壓裕量的問題，所述第一 PMOS管Ml、第二 PMOS管M2、第三NMOS管M3、第四NMOS管M4和第九PMOS管M9接高壓工作電壓AVDD33。
[0056]其中，所述高壓工作電源AVDD33用于提供3.3V工作電壓，所述低壓工作電源AVDD12用于提供1.2V工作電壓。
[0057]需要說明的是，為保障所述運算放大器的可靠性，所述第一 PMOS管Ml、第二 PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8、第九PMOS管M9—般均采用IO器件。即為，所有的MOS管都可以工作在
3.3V高壓電壓域。
[0058]需要進一步說明的是，本發(fā)明實施例提供的運算放大器中，所述第一 PMOS管Ml、第二 PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8構(gòu)成一基本的電流鏡運算放大器。所述第九PMOS管M9構(gòu)成PMOS源極跟隨器。
[0059]在所述第一 PMOS管Ml至第八PMOS管M8構(gòu)成的電流鏡運算放大器中，所述第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8的結(jié)構(gòu)一般均為襯底和源極相接；而所述第一 PMOS管Ml和第二 PMOS管M2可以做成襯底和源極相接，也可以不做成襯底和源極相接。
[0060]下面結(jié)合圖3a、圖3b以及圖4，對本發(fā)明實施例所述運算放大器的工作原理進行詳細介紹。
[0061]參照圖3a，為本發(fā)明實施例的運算放大器忽略第九PMOS管M9時的電路圖；圖3b，為本發(fā)明實施例的運算放大器忽略第九PMOS管M9時的等效電路圖。
[0062]如圖3a所示，當忽略第九PMOS管M9時，所述第一 PMOS管Ml至第八PMOS管M8構(gòu)成一基本的電流鏡運算放大器，此時該電路可以等效為一閉環(huán)運算放大器Ampl，其等效電路如圖3b所示。所述閉環(huán)運算放大器Ampl的正輸入端接收輸入信號Vin，其負輸入端與輸出端短接，構(gòu)成一閉環(huán)結(jié)構(gòu)。
[0063]由于本發(fā)明實施例的運算放大器中，所有MOS管均采用襯底與源極短接的結(jié)構(gòu)，其襯偏效應對非線性Distortion的貢獻被完全取消。同時由于圖3a所示電路等效的閉環(huán)運算放大器Ampl屬于閉環(huán)單級結(jié)構(gòu)，因此可以比較容易的通過增加帶寬、增加高頻信號輸入時的環(huán)路增益，來抑制高頻信號的諧波分量，進一步提高線性度。圖3a中的P點為輸出端，得到輸出信號Vout。由于P點處于運算放大器環(huán)路中，因此，所述輸出信號Vout能夠很好的跟隨輸入信號。但是，圖3a所示運算放大器只能實現(xiàn)從低電平到高電平的轉(zhuǎn)換，不能實現(xiàn)從高電平到低電平的轉(zhuǎn)換。
[0064]參照圖4，為本發(fā)明實施例圖2所示的運算放大器的等效電路圖。如圖4所示，所述第九PMOS管M9可等效為一個電壓源Vis。由此，圖2所示的運算放大器可以等效為一基本運算放大器Amp2和一電壓源Vis。所述基本運算放大器Amp2的正輸入端接輸入信號Vin，其負輸入端通過所述電壓源Vls接輸出端，所述基本運算放大器Amp2的輸出端得到輸出信號Vout。
[0065]圖4所示等效電路中，所述輸出信號Vout與輸入信號Vin的關(guān)系為:Vout+Vls=Vin。
[0066]與圖3a所示電路相比，本發(fā)明實施例提供的運算放大器同樣具有很好的線性度。進一步的，為了實現(xiàn)共模電壓從高電平到低電平轉(zhuǎn)換，本發(fā)明實施例提供的運算放大器在P點插入了襯底和源極相接的PMOS源極跟隨器(第九PMOS管M9)。這種結(jié)構(gòu)，一方面使得該電路在消除了襯偏效應后，無論輸入信號Vin為低頻信號還是高頻信號，均具有較好的線性度；另一方面，由于輸出只需要驅(qū)動共源極的輸入管(第一 PMOS管M1)，使得負載電容較低，在信號輸入時，負載電容的充放電對流過第九PMOS管M9的電流影響不大。對于圖2所示電路，P點(如圖2所示)處于運算放大器的閉環(huán)回路中，其線性度可以由環(huán)路增益保證，其輸出節(jié)點Vout通過所述PMOS源極跟隨器(第九PMOS管M9)與P點相連，所述PMOS源極跟隨器很好的保證了輸出信號Vout的線性度。
[0067]由此可見，本發(fā)明實施例所述的運算放大器采用閉環(huán)回路的結(jié)構(gòu)，其閉環(huán)增益為1，通過環(huán)路增益保證所述電路的線性度；進一步的，在實現(xiàn)從低電平到高電平轉(zhuǎn)換的基礎(chǔ)上，通過在P點插入了襯底和源極相接的PMOS源極跟隨器，能夠完全低失真的將大擺幅的3.3V高電平平移到1.2V低電平，且擺幅保持不變，實現(xiàn)從高電平到低電平轉(zhuǎn)換的功能。
[0068]基于本發(fā)明上述實施例提供的運算放大器，本發(fā)明實施例還提供一種電平轉(zhuǎn)換電路。本發(fā)明實施例提供的電平轉(zhuǎn)換電路為實現(xiàn)全差分的輸入輸出功能，采用兩路如圖2所示的運算放大器。具體的，參照圖5，為本發(fā)明實施例一提供的電平轉(zhuǎn)換電路圖。
[0069]如圖5所示，所述電平轉(zhuǎn)換電路包括兩個圖2所示的運算放大器，分別為:第一運算放大器10和第二運算放大器20。所述電平轉(zhuǎn)換電路還包括共模反饋回路30。
[0070]如圖5所示，所述第一運算放大器10的輸入端接收第一輸入信號Vip，其輸出端得到第一輸出信號Voutp。所述第二運算放大器20的輸入端接收第二輸入信號Vim,其輸出端得到第二輸出信號Voutm。
[0071]對于圖2所示的運算放大器，設(shè)定所述第九PMOS管M9的源極與第一 PMOS管Ml的柵極的公共端為所述運算放大器的控制端。
[0072]所述第一運算放大器10的控制端和所述第二運算放大器20的控制端均接所述共模反饋回路30輸出的反饋信號Vcmfb。
[0073]所述共模反饋回路30，用于接收所述第一運算放大器10輸出的第一輸出信號Voutp和所述第二運算放大器20輸出的第二輸出信號Voutm,對所述第一輸出信號Voutp和第二輸出信號Voutm進行取共模運算，將得到的共模值與設(shè)定的基準電壓Vcmref進行比較，并將比較結(jié)果作為反饋信號Vcmfb反饋回所述第一運算放大器10和第二運算放大器20。
[0074]需要說明的是，在實際的工程設(shè)計中，不同的工藝角和不同的工作溫度會引起MOS管閾值電壓、載流子遷移率等工藝參數(shù)的變化。對于本發(fā)明實施例所述電平轉(zhuǎn)換電路中的運算放大器包括的PMOS源極跟隨器(第九PMOS管M9)，即使能夠保證相同的漏源電流Ids，但是上述參數(shù)的改變?nèi)匀粫е聳旁措妷篤gs變化。當所述電平轉(zhuǎn)換電路輸入的全差分信號的共模電平恒定時，所述柵源電壓Vgs的變化會導致輸出的全差分信號的共模電平有較大的變化。
[0075]為了保持在不同的工藝角和溫度下，所述電平轉(zhuǎn)換電路輸出的全差分信號的共模電平的恒定，本發(fā)明實施例所述電平轉(zhuǎn)換電路中加入了共模反饋回路30。
[0076]所述共模反饋回路30通過對所述第一輸出信號Voutp和第二輸出信號Voutm進行取共模運算，將得到的共模值與設(shè)定的基準電壓Vcmref進行比較，得到反饋信號Vcmfb反饋回所述第一運算放大器10和第二運算放大器20，用于調(diào)整所述第一運算放大器10和第二運算放大器20的輸出信號。
[0077]由上述可知，所述反饋信號Vcmfb是由所述第一輸出信號Voutp和第二輸出信號Voutm決定的，同時所述反饋信號Vcmfb又用于調(diào)整所述第一輸出信號Voutp和第二輸出信號Voutm。由此，所述電平轉(zhuǎn)換電路和所述共模反饋回路共同構(gòu)成一反饋環(huán)路，通過所述反饋環(huán)路保證所述電平轉(zhuǎn)換電路輸出的全差分信號的共模電平的恒定。
[0078]需要說明的是，所述取共模運算具體可以為:對所述第一輸出信號Voutp和第二輸出信號Voutm求和后再除以2，得到的運算結(jié)果即為所述共模值。
[0079]本發(fā)明實施例一所述的電平轉(zhuǎn)換電路，通過采用兩路如圖2所示的運算放大器，使得該電平轉(zhuǎn)換電路具有很好的線性度；所述電平轉(zhuǎn)換電路包括的運算放大器，在實現(xiàn)從低電平到高電平轉(zhuǎn)換的基礎(chǔ)上，通過在P點插入了襯底和源極相接的PMOS源極跟隨器，能夠完全低失真的將大差分擺幅的3.3V高共模電平平移到1.2V低共模電平，且差分擺幅保持不變，實現(xiàn)從高電平到低電平轉(zhuǎn)換的功能。
[0080]進一步的，所述電平轉(zhuǎn)換電路，通過采用所述共模反饋回路，可以保證輸出的全差分信號的共模電平的恒定。
[0081]參照圖6，為本發(fā)明實施例二提供的電平轉(zhuǎn)換電路圖。需要說明的是，圖6所示電路中，給出了本發(fā)明實施例所述共模反饋回路的一種具體實現(xiàn)形式。當然，本發(fā)明實施例所述共模反饋回路可以但不限于采用圖6所示的電路實現(xiàn)。本領(lǐng)域中，任何可以實現(xiàn)本發(fā)明實施例所述共模反饋回路的功能的電路，均可以用于本發(fā)明實施例，以實現(xiàn)本發(fā)明的發(fā)明目的。
[0082]如圖6所示，所述電平轉(zhuǎn)換電路還包括:第十NMOS管MlO和第十一 NMOS管Mil。
[0083]如圖6所示，所述第一運算放大器10的控制端通過第十NMOS管MlO接所述共模反饋回路30輸出的反饋信號Vcmfb ;所述第二運算放大器20的控制端通過第十一 NMOS管Mll接所述反饋信號Vcmfb。
[0084]具體的，所述第一運算放大器10的控制端接所述第十NMOS管MlO的漏極，所述第十NMOS管MlO的源極接地，所述第十NMOS管MlO的柵極接反饋信號Vcmfb。
[0085]所述第二運算放大器20的控制端接所述第十一 NMOS管Mll的漏極，所述第十一NMOS管Mll的源極接地，所述第十一 NMOS管Mll的柵極接反饋信號Vcmfb。
[0086]所述共模反饋回路30包括:第一電阻R1、第二電阻R2、第十二 PMOS管M12、第十三PMOS管M13、第十四NMOS管M14、第十五NMOS管M15、以及第三電流源Is3。
[0087]如圖6所示，所述第一電阻Rl的一端接所述第一輸出信號Voutp，所述第一電阻Rl的另一端接所述第二電阻R2的一端。
[0088]所述第二電阻R2的另一端接所述第二輸出信號Voutm ;所述第一電阻Rl和第二電阻R2的公共端接所述第十二 PMOS管M12的柵極。
[0089]所述第十二 PMOS管M12的源極和所述第十三PMOS管M13的源極接所述第三電流源Is3的一端；所述第三電流源Is3的另一端接高壓工作電源AVDD33。
[0090]所述第十二 PMOS管M12的漏極接所述第十四NMOS管M14的漏極；所述第十四NMOS管M14的源極接地；所述第十四NMOS管M14的柵極接所述第十五NMOS管M15的柵極。
[0091]所述第十五NMOS管M15的漏極接所述第十三PMOS管M13的漏極；所述第十五NMOS管M15的源極接地；所述第十五NMOS管M15的柵極和漏極短接。
[0092]所述第十三PMOS管M13的柵極接基準電壓Vcmref。
[0093]所述第十二 PMOS管M12的漏極和第十四NMOS管M14的漏極的公共端輸出反饋信號 Vcmfb0
[0094]圖6所示的電平轉(zhuǎn)換電路的等效電路如圖7所示。所述電平轉(zhuǎn)換電路為實現(xiàn)全差分的輸入輸出功能，采用兩路如圖2所示的運算放大器，分別對應全差分的正端輸入和負端輸入。
[0095]如圖7所示，所述共模反饋回路30可以等效為一共模檢測電路和一運算放大器A。具體的，結(jié)合圖6所示電 路，所述第一電阻Rl和第二電阻R2構(gòu)成所述共模檢測電路；所述第十二 PMOS管M12、第十三PMOS管M13、第十四NMOS管M14、第十五NMOS管M15、以及第三電流源Is3構(gòu)成所述運算放大器A。[0096]結(jié)合圖7可見，所述共模反饋回路30對接收到的第一輸出信號Voutp和第二輸出信號Voutm進行共模檢測(即取共模運算)，并將共模檢測的結(jié)果與基準電壓Vcmref相比較，其比較結(jié)果作為反饋信號Vcmfb分別輸出至所述第一運算放大器10的等效電壓源Vlsl和所述第二運算放大器20的等效電壓源Vls2，分別用于調(diào)整所述電壓源Vlsl和電壓源Vls2的電壓值，進而調(diào)整所述第一運算放大器10的第一輸出信號Voutp和所述第二運算放大器20的第二輸出信號Voutm的共模電平。
[0097]參照圖8，為本發(fā)明實施例所述共模反饋回路的原理圖。結(jié)合圖8，對本發(fā)明實施例所述的共模反饋回路的工作原理進行詳細介紹。
[0098]圖8所示的原理圖中，對本發(fā)明實施例所述的電平轉(zhuǎn)換電路進行了簡化。假定，初始時，電流源的電流分配Idl、Id2確定。所述第一輸出信號Voutp和第二輸出信號Voutm的輸出共模電壓上升，導致CM節(jié)點的電壓升高，從而使得反饋信號Vcmfb下降。所述反饋信號Vcmfb下降導致電流Id2減小。由于總的電流Idl+Id2是恒定的，因此，電流Idl將增力口。而電流Idl的增加將導致PMOS管源極跟隨器的柵源電壓Vgs增大。由于P點電壓由圖6中的閉環(huán)運算放大器和輸入共模電壓所確定，因此所述第一輸出信號Voutp和第二輸出信號Voutm的輸出共模電壓將會下降。至此完成了整個共模反饋回路中信號負反饋的過程，保證輸出的全差分信號的共模電平的恒定。
[0099]基于本發(fā)明上述實施例提供的電平轉(zhuǎn)換電路，本發(fā)明實施例還提供一種可編程增益放大器(PGA, Programmable Gain Amplifier),所述可編程增益放大器包括如前述各實施例所述的電平轉(zhuǎn)換電路。
[0100]本發(fā)明實施例所述的可編程增益放大器可用于實現(xiàn)高清電視的模擬前端，能夠在各工藝角下完全滿足電路的指標要求，同時，所述可編程增益放大器中的電平轉(zhuǎn)換電路，能夠解決現(xiàn)有技術(shù)中存在的問題，具有很好的線性度，且能夠同時實現(xiàn)從低電平到高電平轉(zhuǎn)換以及從高電平到低電平轉(zhuǎn)換的功能。
[0101]以上對本發(fā)明所提供的一種運算放大器、電平轉(zhuǎn)換電路以及可編程增益放大器，進行了詳細介紹，本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應用范圍上均會有改變之處。綜上所述，本說明書內(nèi)容不應理解為對本發(fā)明的限制。
【權(quán)利要求】
1.一種運算放大器，其特征在于，所述運算放大器包括:第一 PMOS管、第二 PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管、以及第一電流源和第二電流源； 所述第一PMOS管的源極和第二PMOS管的源極短接，共同接所述第一電流源的一端；所述第一電流源的另一端接高壓工作電源； 所述第一 PMOS管的漏極接所述第三NMOS管的漏極；所述第三NMOS管的源極接地；所述第三NMOS管的柵極和漏極短接； 所述第五NMOS管的柵極接所述第三NMOS管的柵極；所述第五NMOS管的源極接地；所述第五NMOS管的漏極接所述第七PMOS管漏極； 所述第七PMOS管的源極接低壓工作電源；所述第七PMOS管的漏極和柵極短接； 所述第二 PMOS管的漏極接所述第四NMOS管的漏極；所述第四NMOS管的源極接地；所述第四NMOS管的柵極和漏極短接； 所述第六NMOS管的柵極接所述第四NMOS管的柵極；所述第六NMOS管的源極接地；所述第六NMOS管的漏極接所述第八PMOS管漏極； 所述第八PMOS管的源極接低壓工作電源；所述第八PMOS管的柵極接所述第七PMOS管的柵極； 所述第九PMOS管的源極接第二電流源的一端和所述第一 PMOS管的柵極，所述第二電流源的另一端接高壓工作電源；所述第九PMOS管的漏極接地；所述第九PMOS管的柵極接所述第八PMOS管漏極；` 所述第二 PMOS管的柵極作為所述運算放大器的輸入端；所述第九PMOS管的柵極作為所述運算放大器的輸出端； 所述第九PMOS管的襯底和源極相接。
2.根據(jù)權(quán)利要求1所述的運算放大器，其特征在于，所述第一PMOS管、第二 PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管均為IO器件。
3.根據(jù)權(quán)利要求1所述的運算放大器，其特征在于，所述第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管均為襯底和源極相接。
4.根據(jù)權(quán)利要求3所述的運算放大器，其特征在于，所述第一PMOS管和第二 PMOS管均為襯底和源極相接。
5.根據(jù)權(quán)利要求1至4任一項所述的運算放大器，其特征在于，所述高壓工作電源用于提供3.3V工作電壓；所述低壓工作電源用于提供1.2V工作電壓。
6.一種電平轉(zhuǎn)換電路，其特征在于，所述電平轉(zhuǎn)換電路包括兩個如權(quán)利要求1至5任一項所述的運算放大器，分別為:第一運算放大器和第二運算放大器； 所述電平轉(zhuǎn)換電路還包括共模反饋回路；所述第一運算放大器的輸入端接收第一輸入信號，輸出端輸出第一輸出信號；所述第一運算放大器的第九PMOS管的源極作為控制端，接收所述共模反饋回路輸出的反饋信號；所述第二運算放大器的輸入端接收第二輸入信號，輸出端輸出第二輸出信號；所述第二運算放大器的第九PMOS管的源極作為控制端，接收所述共模反饋回路輸出的反饋信號；所述共模反饋回路，用于接收所述第一輸出信號和所述第二輸出信號，對所述第一輸出信號和第二輸出信號進行取共模運算，將得到的共模值與設(shè)定的基準電壓進行比較，并將比較結(jié)果作為反饋信號輸出至所述第一運算放大器和第二運算放大器。
7.根據(jù)權(quán)利要求6所述的電平轉(zhuǎn)換電路，其特征在于，所述共模反饋回路包括:第一電阻、第二電阻、第十二 PMOS管、第十三PMOS管、第十四NMOS管、第十五NMOS管、以及第三電流源； 所述電平轉(zhuǎn)換電路還包括:第十NMOS管和第十一 NMOS管； 所述第一電阻的一端接所述第一輸出信號，所述第一電阻的另一端接所述第二電阻的一端; 所述第二電阻的另一端接所述第二輸出信號；所述第一電阻和第二電阻的公共端接所述第十二 PMOS管的柵極； 所述第十二 PMOS管的源極和所述第十三PMOS管的源極接所述第三電流源的一端；所述第三電流源的另一端接高壓工作電源； 所述第十二 PMOS管的漏極接所述第十四NMOS管的漏極；所述第十四NMOS管的源極接地；所述第十四NMOS管的柵極接所述第十五NMOS管的柵極； 所述第十五NMOS管的漏極接所述第十三PMOS管的漏極；所述第十五NMOS管的源極接地；所述第十五NMOS管的柵極和漏極短接； 所述第十三PMOS管的柵極接基準電壓； 所述第十二 PMOS管的漏極和第十四NMOS管的漏極的公共端輸出反饋信號； 所述第一運算放大器的控制端接所述第十NMOS管的漏極；所述第十NMOS管的源極接地，所述第十NMOS管的柵極接反饋信號； 所述第二運算放大器的控制端接所述第十一 NMOS管的漏極；所述第十一 NMOS管的源極接地，所述第十一 NMOS管的柵極接反饋信號。
8.根據(jù)權(quán)利要求6或7所述的電平轉(zhuǎn)換電路，其特征在于，所述取共模運算具體為:對所述第一輸出信號和第二輸出信號求和后再除以2。
9.一種可編程增益放大器，其特征在于，所述可編程增益放大器包括如權(quán)利要求6至8任一項所述的電平轉(zhuǎn)換電路。
【文檔編號】H03F3/45GK103780212SQ201210413014
【公開日】2014年5月7日 申請日期:2012年10月25日 優(yōu)先權(quán)日:2012年10月25日
【發(fā)明者】楊金達, 周立人, 熊俊, 林敬新 申請人:華為技術(shù)有限公司