專利名稱：差分到單端轉換器的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及一種差分到單端轉換器。
背景技術：
在現(xiàn)有技術的集成電路中 ，通常會采用具有雙端差分輸出的器件，例如振蕩器。為了適應集成電路中的單端時鐘的應用需求，通常需要將雙端信號轉換為單端信號，這時需要米用差分到單端轉換器(Differential to Single-Ended Convertor, D2C)來實現(xiàn)所述轉換?，F(xiàn)有技術的差分到單端轉換器如圖I所示，包括由第一NMOS管麗I、第一PMOS管MPl和第二 PMOS管MP2構成的第一放大電路，第一差分信號由所述第一 NMOS管麗I的柵極輸入，并由所述第二 PMOS管MP2的源極輸出第一放大信號；由第二 NMOS管麗2、第三PMOS管MP3和第四PMOS管MP4構成的第二放大電路，第二差分信號由所述第二 NMOS管麗2的柵極輸入，并由所述第四PMOS管MP4的源極輸出第二放大信號；所述第一差分信號和第二差分信號互為反相；由第三NMOS管麗3和第四NMOS管MN4構成的電流鏡電路用于對所述第一放大信號和第二放大信號進行比較，并輸出單一的輸出信號；所述輸出信號輸入由第五PMOS管MP5和第五NMOS管麗5構成的緩沖電路，由所述緩沖電路輸出單端信號V0UT。然而，現(xiàn)有技術的差分到單端轉換器在高頻條件下的功耗過高，而輸出信號的幅度較低，無法運用于射頻電路中，應用范圍有限。更多的差分到單端轉換器請參考公開號為CN101005282A的中國專利文件。

發(fā)明內容
本發(fā)明解決的問題是，提供一種差分到單端轉換器，降低差分到單端轉換器的功耗，并提高輸出信號幅度，使所述差分到單端轉換器能夠應用于射頻電路中。為解決上述問題，本發(fā)明提供一種差分到單端轉換器，包括放大電路，用于接收第一輸入信號和第二輸入信號，并將所述第一輸入信號放大后輸出第一放大信號，將所述第二輸入信號放大后輸出第二放大信號，所述第一輸入信號相對于所述第二輸入信號反相；反相電路，用于接收第二放大信號，并將所述第二放大信號反相后輸出第二反相放大信號；疊加電路，用于接收所述第一放大信號和第二反相放大信號，并將所述第一放大信號和第二反相放大信號疊加后輸出疊加信號?？蛇x地，所述放大電路包括第一偏置反相器，所述第一偏置反相器的輸入端接收第一輸入信號，所述第一偏置反相器的輸出端輸出第一放大信號；第二偏置反相器，所述第二偏置反相器的輸入端接收第二輸入信號，所述第二偏置反相器的輸出端輸出第二放大信號?？蛇x地，所述第一偏置反相器包括第一晶體管、第二晶體管、第一電阻、第一端口和第二端口，所述第一晶體管和第二晶體管相互反型；所述第一晶體管的柵極和第二晶體管的柵極分別與第一端口連接，所述第一端口接收所述第一輸入信號；所述第一晶體管的源極和第二晶體管的漏極分別與第二端口連接，所述第二端口輸出第一放大信號；所述第一晶體管漏極與電源連接，所述第二晶體管的源極接地；所述第一電阻的一端與第一晶體管和第二晶體管的柵極連接，另一端與第一晶體管的源極和第二晶體管的漏極連接。可選地，所述第一電阻的電阻值為10千歐姆-100千歐姆?？蛇x地，所述第二偏置反相器包括第三晶體管、第四晶體管、第二電阻、第三端口和第四端口，所述第三晶體管和第四晶體管相互反型；所述第三晶體管的柵極和第四晶體管的柵極分別與第三端口連接，所述第三端口接收所述第二輸入信號；所述第三晶體管的源極和第四晶體管的漏極分別與第四端口連接，所述第四端口輸出第二放大信號；所述第三晶體管漏極與電源連接，所述第四晶體管的源極接地；所述第二電阻的一端與第三晶體管和第四晶體管的柵極連接，另一端與第三晶體管的源極和第四晶體管的漏極連接?？蛇x地，所述第二電阻的電阻值為10千歐姆-100千歐姆。可選地，所述放大電路還包括第一電容和第二電容；所述第一電容的一端接收 第一輸入信號，另一端與第一偏置反相器的輸入端連接，所述第一電容用于將第一輸入信號中的直流偏置信號去除，并將去除直流偏置信號的第一輸入信號輸入所述第一偏置反相器；所述第二電容的一端接收第二輸入信號，另一端與第二偏置反相器的輸入端連接，所述第二電容用于將第二輸入信號中的直流偏置信號去除，并將去除直流偏置信號的第二輸入信號輸入所述第二偏置反相器?？蛇x地，所述反相電路包括第五晶體管、第六晶體管、第五端口和第六端口，所述第五晶體管和第六晶體管相互反型；所述第五晶體管和第六晶體管的柵極分別與第五端口連接，所述第五端口接收所述第二放大信號；所述第五晶體管的源極和所述第六晶體管的漏極分別與第六端口連接，所述第六端口輸出所述第二反相放大信號；所述第五晶體管的漏極連接電源，所述第六晶體管的源極接地?？蛇x地，所述疊加電路包括第第七晶體管、第八晶體管和第七端口，所述第七晶體管為PMOS管，所述第八晶體管為NMOS管；所述第七晶體管的柵極接收第一放大信號；所述第八晶體管的柵極接收第二反相放大信號；所述第七晶體管的源極和所述第八晶體管的漏極分別與第七端口連接，所述第七端口輸出疊加信號；所述第七晶體管的漏極連接電源，所述第八晶體管的源極接地。與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點將相互反相的第一輸入信號和第二輸入信號通過放大電路放大，并輸出第一放大信號和第二放大信號；之后，將第二放大信號通過反相電路進行反向，并輸出第二反相放大信號；再將所述第二反相放大信號和第一放大信號通過疊加電路進行疊加，輸出單一的疊加信號；由于所述第二反相放大信號為第二放大信號的反相輸出，而所述第二放大信號與第一放大信號互為反相，因此所述第二反相放大信號與所述第一放大信號同相；將所述第二反相放大信號與所述第一放大信號疊加后，能夠進一步提高輸出信號的幅度，從而使所述差分到單端轉換器能夠應用于射頻電路中。進一步的，所述放大電路包括第一偏置反相器和第二偏置反相器，分別用于反相放大第一輸入信號和第二輸入信號；由于所述第一偏置反相器和第二偏置反相器具有自偏置能力，能夠對所述第一輸入信號和第二輸入信號施加直流偏置，以抬高所述第一輸入信號和第二輸入信號，從而使構成所述第一偏置反相器和第二偏置反相器的晶體管更易開啟，有利于在高頻條件下被驅動，且輸出信號幅度更大；此外，所述第一偏置反相器和第二偏置反相器能夠控制輸出信號的幅度范圍，從而能夠實現(xiàn)信號的緩沖，使輸出信號更為穩(wěn)定；因此，所述放大電路能夠適用于射頻電路。進一步的，所述差分到單端轉換器的電路結構簡單，電路中的器件少，從而能夠減少電路中的雜散電容和雜散電感，而且能夠減小電路的功耗，適用于射頻電路。


圖I是現(xiàn)有技術的差分到單端轉換器；圖2是本發(fā)明實施例的差分到單端轉換器的電路示意圖；圖3是本發(fā)明實施例所述差分到單端轉換器的放大電路的結構示意圖；
圖4是本發(fā)明實施例所述差分到單端轉換器的反相電路的結構示意圖；圖5是本發(fā)明實施例所述差分到單端轉換器的疊加電路的結構示意圖；圖6是本發(fā)明實施例所述差分到單端轉換器的時序示意圖。
具體實施例方式如背景技術所述，現(xiàn)有技術的差分到單端轉換器在高頻條件下的功耗過高，而輸出信號的幅度較低，無法運用于射頻電路中，應用范圍有限。對于現(xiàn)有的射頻電路來說，隨著頻率的增加，雜散電容和雜散電感越多，對于電路性能的影響越大，于是射頻電路中應盡量減少雜散電容和雜散電感，以提高電路的響應，減少延遲，并減少射頻電路中的功耗；其中，所述雜散電感存在于電路中的導線以及器件內的自感，而所述雜散電容存在于半導體器件內的寄生電容，以及器件與接地端之間，所以電路中的雜散電容和雜散電感無法避免；由上可知，在射頻電路中，為了減少雜散電容和雜散電感，需要減少電路中的器件，簡化電路結構，從而提高電路響應，減少功耗。然而，如圖I所示現(xiàn)有的差分到單端轉換器的電路結構過于復雜，電路內的器件過多，其輸出信號的幅度過低，且功耗過大，無法適用于射頻電路。為了解決上述問題，本發(fā)明的發(fā)明人經過研究，提出了一種適用于射頻電路的差分到單端轉換器通過放大電路分別對兩路互為反相的差分信號進行放大；再以反相電路對上述兩路放大過的差分信號的其中之一進行反相，使該路放大的差分信號與另一路放大后的差分信號同相；最后將所述反相后的放大差分信號與另一路放大差分信號疊加并單路輸出，得到的輸出信號的幅度較大，易于使射頻電路得到響應。此外，所述放大電路分別采用偏置反相器放大所輸入的差分信號，由于所述偏置反相器能夠對輸入信號施予自偏置，從而抬高所輸入的信號，因此所述放大電路更易于驅動響應，且輸出信號幅度更高更穩(wěn)定。進一步的，該差分到單端轉換器的電路結構簡單，電路中的器件少，因此該差分到單端轉換器雜散電容和雜散電感少、功耗更低、適用于射頻電路。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。請參考圖2，圖2是本發(fā)明實施例的差分到單端轉換器的電路示意圖，包括放大電路100,用于接收第一輸入信號VIN和第二輸入信號VIP,并將所述第一輸入信號VIN放大后輸出第一放大信號VINl，將所述第二輸入信號VIP放大后輸出第二放大信號VIPl，所述第一輸入信號VIN相對于所述第二輸入信號VIP反相。反相電路200,用于接收第二放大信號VIPI,并將所述第二放大信號VIPl反相后輸出第二反相放大信號VIP2。疊加電路300,用于接收所述第一放大信號VINl和第二反相放大信號VIP2,并將所述第一放大信號VINl和第二反相放大信號VIP2疊加后輸出疊加信號V0UT。其中，所述放大電路100包括第一偏置反相器101和第二偏置反相器102 ;所述第一偏置反相器101，所述第一偏置反相器101的輸入端接收第一輸入信號VIN，所述第一偏置反相器101的輸出端輸出第一放大信號VINl ;第二偏置反相器102,所述第二偏置反相器102的輸入端接收第二輸入信號VIP,所述第二偏置反相器102的輸出端輸出第二放大信號 VIP1。本實施例中，所述第一輸入信號VIN和第二輸入信號VIP為差分信號，因此互為反相，所述第一輸入信號VIN和第二輸入信號VIP之間的相位相差180度。 所述放大電路100通過第一偏置反相器101和第二偏置反相器102分別對第一輸入信號VIN和第二輸入信號VIP進行放大；因此，所述第一輸入信號VIN經過第一偏置反相器101后輸出的第一放大信號VIN1，相對于第一輸入信號VIN反相，且所述第一放大信號VINl的幅度較所述第一輸入信號VIN增大；而所述第二輸入信號VIP經過第二偏置反相器102后輸出的第二放大信號VIPl，相對于第二輸入信號VIP反相，且所述第二放大信號VIPl的幅度較所述第二輸入信號VIP增大；由此可知，所述放大電路100輸出的第一放大信號VINl和第二放大信號VIPl依舊互為反相，其相位差為180度。為了使經過放大電路100后互為反相的第一放大信號VINl和第二放大信號VIPl合并后輸出的單端信號的幅度足夠大，以適應射頻電路的工作，需要將所述互為反相的第一放大信號VINl和第二放大信號VIPl轉換為同相后再進行疊加，能夠提高所輸出的單端信號的幅度，從而使所述單端信號滿足射頻電路的信號需求。在本實施例中，將所述第二放大信號VIPl輸入反相電路200使其反相，從而，所述反相電路200輸出的第二反相放大信號VIP2與所述第一放大信號VINl同相；將所述第二反相放大信號VIP2與所述第一放大信號VINl輸入疊加電路300進行疊加后,所輸出的疊加信號VOUT的幅度進一步提高，滿足了射頻電路的信號需求。在另一實施例中,還能夠將所述第一放大信號VINl輸入反相電路200使其反相，并輸出第一反相放大信號(未示出)；之后將所述第一反相放大信號和所述第二放大信號VIPl輸入疊加電路300進行疊加，所輸出的疊加信號VOUT的幅度提高。請參考圖3，圖3是本發(fā)明實施例圖2所示的放大電路100的結構示意圖，包括第一偏置反相器101和第二偏置反相器102。所述第一偏置反相器101包括第一晶體管Ml、第二晶體管M2、第一電阻R1、第一端口 Dl和第二端口 D2，所述第一晶體管Ml和第二晶體管M2相互反型；所述第一晶體管Ml的柵極和第二晶體管M2的柵極分別與第一端口 Dl連接，所述第一端口 Dl接收所述第一輸入信號VIN;所述第一晶體管Ml的源極和第二晶體管M2的漏極分別與第二端口 D2連接，由所述第二端口 D2輸出第一放大信號VINl ;所述第一晶體管Ml漏極與電源VDD連接，所述第二晶體管M2的源極接地VSS ;所述第一電阻Rl的一端與第一晶體管Ml和第二晶體管M2的柵極連接，另一端與第一晶體管Ml的源極和第二晶體管M2的漏極連接。
在本實施例中,所述第一晶體管Ml為PMOS管,所述第二晶體管M2為NMOS管；所述第一晶體管Ml和第二晶體管M2構成CMOS反相器，對所輸入的第一輸入信號VIN進行反向并放大；而且，通過對所述第一晶體管Ml和第二晶體管M2閾值電壓的比例進行調節(jié)，能夠調整所輸出的第一放大信號VINl的幅度，從而實現(xiàn)對信號的緩沖，使輸出的第一放大信號VINl更為平穩(wěn)，適用于射頻電路；所述第一電阻Rl用于在所述第一偏置反相器101中實現(xiàn)自偏置，用于對所輸入的第一輸入信號VIN施加直流偏置，將所述第一輸入信號VIN抬高，從而使第一晶體管Ml和第二晶體管M2更易開啟；因此，所述第一偏置反相器101更易被驅動，適用于在高頻條件下工作；其中，所述第一電阻Rl的電阻值為10千歐姆-100千歐姆，能夠產生足夠大的自偏置直流電壓使器件實現(xiàn)高頻驅動。所述第二偏置反相器102包括第三晶體管M3、第四晶體管M4、第二電阻R2、第三端口 D3和第四端口 D4，所述第三晶體管M3和第四晶體管M4相互反型；所述第三晶體管M3的柵極和第四晶體管M4的柵極分別與第三端口 D3連接，所述第三端口 D3接收所述第二輸入信號VIP ;所述第三晶體管M3的源極和第四晶體管M4的漏極分別與第四端口 D4連接，所述第四端口 D4輸出第二放大信號VIP2 ;所述第三晶體管M3漏極與電源VDD連接，所述第四晶體管M4的源極接地VSS;所述第二電阻R2的一端與第三晶體管M3和第四晶體管M4·的柵極連接，另一端與第三晶體管M3的源極和第四晶體管M4的漏極連接。在本實施例中，所述第三晶體管M3為PMOS管,所述第四晶體管M4為NMOS管；所述第三晶體管M3和第四晶體管M4構成CMOS反相器，對所輸入的第二輸入信號VIP進行反向并放大；而且，通過對所述第三晶體管M3和第四晶體管M4閾值電壓的比例進行調節(jié)，能夠調整所輸出的第二放大信號VIPl的幅度，從而實現(xiàn)對信號的緩沖，使輸出的第二放大信號VIPl更為平穩(wěn)，適用于射頻電路；所述第二電阻R2用于在所述第二偏置反相器102中實現(xiàn)自偏置，用于對所輸入的第二輸入信號VIP施加直流偏置，將所述第二輸入信號VIP抬高，從而使第三晶體管M3和第四晶體管M4更易開啟；因此，所述第二偏置反相器102更易被驅動，適用于在高頻條件下工作；其中，所述第二電阻R2的電阻值為10千歐姆-100千歐姆，能夠產生足夠大的自偏置直流電壓使器件實現(xiàn)高頻驅動。需要說明的是，本實施例所述差分到單端轉換器的放大電路100還包括第一電容Cl和第二電容C2 ;所述第一電容Cl的一端接收第一輸入信號VIN,另一端與第一端口 Dl連接；所述第二電容C2的一端接收第二輸入信號VIP，另一端與第三端口 D3連接。所述第一電容Cl用于將第一輸入信號VIN中原有的直流偏置信號去除，并將所述去除直流偏置信號的第一輸入信號VIN輸入所述第一偏置反相器101 ;所述第二電容C2用于將第二輸入信號VIP中原有的直流偏置信號去除，并將所述去除直流偏置信號的第二輸入信號VIP輸入所述第二偏置反相器102 ;所述第一電容Cl和第二電容C2能夠使所述放大電路輸出的第一放大信號VINl和第二放大信號VIPl的幅度和頻率更為可控,從而使所述差分到單端轉換器對信號的控制更為精確。請參考圖4,圖4是本發(fā)明實施例圖2所示的反相電路200的結構示意圖,包括第五晶體管M5、第六晶體管M6、第五端口 D5和第六端口 D6,所述第五晶體管M5和第六晶體管M6相互反型；所述第五晶體管M5和第六晶體管M6的柵極分別與第五端口 D5連接，所述第五端口接收所述第二放大信號VIPl ;所述第五晶體管M5的源極和所述第六晶體管M6的漏極分別與第六端口 D6連接，所述第六端口 D6輸出所述第二反相放大信號VIP2 ;所述第五晶體管M5的漏極連接電源VDD，所述第六晶體管M6的源極接地VSS。在本實施例中，所述反相電路200為CMOS反相器，用于反相所述第二放大信號VIP1,而且對于信號具有放大作用，從而使輸出的第二反相放大信號VIP2和第一放大信號VIN同相,貝U所述第二反相放大信號VIP2和第一放大信號VIN疊加輸出的單端信號幅度更大。在另一實施例中，所述反相電路200用于反相第一放大信號VINl ;使所述第五晶體管M5和第六晶體管M6的柵極連接后，接收所述第一放大信號VINl ;而所述第五晶體管M5的源極和所述第六晶體管M6的漏極連接，輸出所述第一反相放大信號(未示出)；將所述第一反相放大信號和第二放大信號VIP2進行疊加后，輸出單端信號。請參考圖5，圖5是本發(fā)明實施例圖2所示的疊加電路300的結構示意圖，包括 第七晶體管M7、第八晶體管M8和第七端口 D7，所述第七晶體管M7為PMOS管，所述第八晶體管M8為NMOS管；所述第七晶體管M7的柵極接收第一放大信號VINl ;所述第八晶體管M8的柵極接收第二反相放大信號VIP2 ;所述第七晶體管M7的源極和所述第八晶體管M8的漏極分別與第七端口 D7連接，所述第七端口 D7輸出疊加信號VOUT ;所述第七晶體管M7的漏極連接電源VDD，所述第八晶體管M8的源極接地VSS。所述疊加電路300用于疊加所述第一放大信號VINl和第二反相放大信號VIP2,由于所述第一放大信號VINl和第二反相放大信號VIP2同相，因此疊加后輸出的疊加信號VOUT的幅度進一步增大，適用于在射頻電路中使用。在另一實施例中，將所述第一放大信號VINl反相并輸出第一反相放大信號后，再與所述第二放大信號VIPl疊加，即所述第七晶體管M7的柵極接收第一反相放大信號，所述第八晶體管M8的柵極接收第二放大信號VIPl ;由于所述第一反相放大信號與第二放大信號VIPl同相，疊加后輸出的疊加信號VOUT的幅度提高，能夠適用于高頻條件下的工作。請參考圖6，圖6是本發(fā)明實施例所述差分到單端轉換器的時序示意圖。所述第一輸入信號VIN和第二輸入信號VIP互為反相,且所述第一輸入信號VIN和第二輸入信號VIP的幅度相同,均為Vl ;當所述第一輸入信號VIN經過反相放大后,輸出第一放大信號VIN2，所述第一放大信號VINl的幅度為V2，且所述V2大于Vl ;而所述第二輸入信號VIP經過反相放大后，輸出的第二放大信號(未示出)依舊與所述第一放大信號VINl反相，而所述第二放大信號的幅度也為V2 ;將所述第二放大信號再進行一次反相后，輸出第二反相放大信號VIP2，此時所述第二反相放大信號VIP2與所述第一放大信號VINl同相；而由于，所述反相電路為CMOS反相器，所述第二反相放大信號VIP2經過反相后，信號得到進一步放大，因此所述幅度V3大于第一放大信號VINl的幅度V2 ;之后，將同相的第二反相放大信號VIP2與第一放大信號VINl疊加，得到的疊加信號VOUT的幅度V4進一步提高，幅度V4大于V3或V2。本實施例所述的差分到單端轉換器的電路結構簡單，電路中的器件較少，因此電路中的雜散電容和雜散電感較少，有利于所述差分到單端轉換器在射頻電路中的運用；此夕卜，所述第一輸入信號VIN和第二輸入信號VIP互為反相，當所述第一輸入信號VIN和第二輸入信號VIP經過放大電路后依舊互為反相；本實施例中，將放大后的第二放大信號VIPl通過反相電路后輸出第二反相放大信號VIP2,所述第二反相放大信號VIP2與所述第一放大信號VINl同相；因此,將所述第二反相放大信號VIP2與所述第一放大信號VINl疊加后，得到的疊加信號VOUT幅度進一步提高，能夠滿足射頻電路對于信號的需求。綜上所述,將相互反相的第一輸入信號和第二輸入信號通過放大電路放大，并輸出第一放大信號和第二放大信號；之后，將第二放大信號通過反相電路進行反向，并輸出第二反相放大信號；再將所述第二反相放大信號和第一放大信號通過疊加電路進行疊加，輸出單一的疊加信號；由于所述第二反相放大信號為第二放大信號的反相輸出，而所述第二放大信號與第一放大信號互為反相，因此所述第二反相放大信號與所述第一放大信號同相；將所述第二反相放大信號與所述第一放大信號疊加后，能夠進一步提高輸出信號的幅度，從而使所述差分到單端轉換器能夠應用于射頻電路中。進一步的，所述放大電路包括第一偏置反相器和第二偏置反相器，分別用于反相放大第一輸入信號和第二輸入信號；由于所述第一偏置反相器和第二偏置反相器具有自偏置能力，能夠對所述第一輸入信號和第二輸入信號施加直流偏置，以抬高所述第一輸入信號和第二輸入信號，從而使構成所述第一偏置反相器和第二偏置反相器的晶體管更易開啟，有利于在高頻條件下被驅動，且輸出信號幅度更大；此外，所述第一偏置反相器和第二偏置反相器能夠控制輸出信號的幅度范圍，從而能夠實現(xiàn)信號的緩沖，使輸出信號更為穩(wěn) 定；因此，所述放大電路能夠適用于射頻電路。進一步的，所述差分到單端轉換器的電路結構簡單，電路中的器件少，從而能夠減少電路中的雜散電容和雜散電感，而且能夠減小電路的功耗，適用于射頻電路。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種差分到單端轉換器，其特征在于，包括 放大電路，用于接收第一輸入信號和第二輸入信號，并將所述第一輸入信號放大后輸出第一放大信號，將所述第二輸入信號放大后輸出第二放大信號，所述第一輸入信號相對于所述第二輸入信號反相； 反相電路，用于接收第二放大信號，并將所述第二放大信號反相后輸出第二反相放大信號; 疊加電路，用于接收所述第一放大信號和第二反相放大信號，并將所述第一放大信號和第二反相放大信號疊加后輸出疊加信號。
2.如權利要求I所述差分到單端轉換器，其特征在于，所述放大電路包括 第一偏置反相器，所述第一偏置反相器的輸入端接收第一輸入信號，所述第一偏置反相器的輸出端輸出第一放大信號； 第二偏置反相器，所述第二偏置反相器的輸入端接收第二輸入信號，所述第二偏置反相器的輸出端輸出第二放大信號。
3.如權利要求2所述差分到單端轉換器，其特征在于，所述第一偏置反相器包括第一晶體管、第二晶體管、第一電阻、第一端口和第二端口，所述第一晶體管和第二晶體管相互反型；所述第一晶體管的柵極和第二晶體管的柵極分別與第一端口連接，所述第一端口接收所述第一輸入信號；所述第一晶體管的源極和第二晶體管的漏極分別與第二端口連接，所述第二端口輸出第一放大信號；所述第一晶體管漏極與電源連接，所述第二晶體管的源極接地；所述第一電阻的一端與第一晶體管和第二晶體管的柵極連接，另一端與第一晶體管的源極和第二晶體管的漏極連接。
4.如權利要求3所述差分到單端轉換器，其特征在于，所述第一電阻的電阻值為10千歐姆-100千歐姆。
5.如權利要求2所述差分到單端轉換器，其特征在于，所述第二偏置反相器包括第三晶體管、第四晶體管、第二電阻、第三端口和第四端口，所述第三晶體管和第四晶體管相互反型；所述第三晶體管的柵極和第四晶體管的柵極分別與第三端口連接，所述第三端口接收所述第二輸入信號；所述第三晶體管的源極和第四晶體管的漏極分別與第四端口連接，所述第四端口輸出第二放大信號；所述第三晶體管漏極與電源連接，所述第四晶體管的源極接地；所述第二電阻的一端與第三晶體管和第四晶體管的柵極連接，另一端與第三晶體管的源極和第四晶體管的漏極連接。
6.如權利要求5所述差分到單端轉換器，其特征在于，所述第二電阻的電阻值為10千歐姆-100千歐姆。
7.如權利要求2所述差分到單端轉換器，其特征在于，所述放大電路還包括第一電容和第二電容；所述第一電容的一端接收第一輸入信號，另一端與第一偏置反相器的輸入端連接，所述第一電容用于將第一輸入信號中的直流偏置信號去除，并將去除直流偏置信號的第一輸入信號輸入所述第一偏置反相器；所述第二電容的一端接收第二輸入信號，另一端與第二偏置反相器的輸入端連接，所述第二電容用于將第二輸入信號中的直流偏置信號去除，并將去除直流偏置信號的第二輸入信號輸入所述第二偏置反相器。
8.如權利要求I所述差分到單端轉換器，其特征在于，所述反相電路包括第五晶體管、第六晶體管、第五端口和第六端口，所述第五晶體管和第六晶體管相互反型；所述第五晶體管和第六晶體管的柵極分別與第五端口連接，所述第五端口接收所述第二放大信號；所述第五晶體管的源極和所述第六晶體管的漏極分別與第六端口連接，所述第六端口輸出所述第二反相放大信號；所述第五晶體管的漏極連接電源，所述第六晶體管的源極接地。
9.如權利要求I所述差分到單端轉換器，其特征在于，所述疊加電路包括 第七晶體管、第八晶體管和第七端口，所述第七晶體管為PMOS管，所述第八晶體管為NMOS管；所述第七晶體管的柵極接收第一放大信號；所述第八晶體管的柵極接收第二反相放大信號；所述第七晶體管的源極和所述第八晶體管的漏極分別與第七端口連接，所述第七端口輸出疊加信號；所述第七晶體管的漏極連接電源，所述第八晶體管的源極接地。
全文摘要
一種差分到單端轉換器，包括放大電路，用于接收第一輸入信號和第二輸入信號，并將所述第一輸入信號放大后輸出第一放大信號，將所述第二輸入信號放大后輸出第二放大信號，所述第一輸入信號相對于所述第二輸入信號反相；反相電路，用于接收第二放大信號，并將所述第二放大信號反相后輸出第二反相放大信號；疊加電路，用于接收所述第一放大信號和第二反相放大信號，并將所述第一放大信號和第二反相放大信號疊加后輸出疊加信號。所述差分到單端轉換器能夠應用于射頻電路。
文檔編號H03F3/45GK102904552SQ20121039928
公開日2013年1月30日 申請日期2012年10月18日 優(yōu)先權日2012年10月18日
發(fā)明者陳丹鳳 申請人:上海宏力半導體制造有限公司