專利名稱：帶有高效能預加重均衡的電壓型數(shù)據(jù)發(fā)送器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)據(jù)通信高速互連集成電路的技術(shù)領(lǐng)域，是一種帶有高效能預加重均衡的電壓型數(shù)據(jù)發(fā)送器，能有效地補償高速數(shù)據(jù)通信因信道頻寬不足帶來的信號衰減，能用于各種數(shù)據(jù)通信發(fā)送器或收發(fā)器系統(tǒng)中，也能作為獨立IP使用。
背景技術(shù)：
圖1為一種典型的高速數(shù)據(jù)通信系統(tǒng)，該系統(tǒng)主要由發(fā)送器100、傳輸媒介105、交流耦合106a (或直流耦合106b)、接收器108構(gòu)成。數(shù)據(jù)的收發(fā)和傳送過程如下差分數(shù)字信號109由發(fā)送器100驅(qū)動，通過傳輸媒介105的傳送，信號到達接收端由接收器108接收并恢復為差分數(shù)字信號110。為減少信號的反射，通?？梢栽诎l(fā)送端、接收端或兩端同時配置用于匹配傳輸媒介信道阻抗的端接電阻107a和107b。所述接收器端接電阻107a和107b 的偏置電位Vkx在直流耦合時可以接到固定電位或懸空，但在交流耦合時必須接固定電位。 傳輸媒介105可以包括但不限于以下一種或多種的組合芯片封裝、印制電路板、背板、連接器、各種類型的線纜等。隨著數(shù)據(jù)通信速度的快速提高，目前已達到幾個吉赫茲(GHz)或幾十吉赫茲，傳輸媒介105的信道頻寬大大低于數(shù)據(jù)傳輸速率，由此引起的基于信號頻率的衰減會使數(shù)據(jù)完整性嚴重受損，誤碼率大大提高。為補償在傳輸媒介105中的信號衰減，采用預加重均衡技術(shù)在信號進入傳輸媒介105之前對其進行預處理，輸出差分信號111，即對于信號中的高頻成分提高其輸出幅度114，而對于低頻成分降低輸出幅度113。信號經(jīng)過傳輸媒介105的傳送，其高頻成分的衰減大于低頻成分，當信號到達接收端時，高低頻成分的幅度趨于一致， 達到均衡，形成接收端的差分輸入信號112。發(fā)送器100是一種帶有預加重均衡的n+1抽頭電壓型數(shù)據(jù)發(fā)送器。數(shù)據(jù)信號109 經(jīng)過延時控制電路103產(chǎn)生兩路或多路不同延遲的數(shù)據(jù)信號，分別驅(qū)動所述主發(fā)送電路 101以及預加重電路102a、102b等多個分支，實際抽頭數(shù)可以根據(jù)傳輸媒介的性能進行配置。所述主發(fā)送電路101和預加重電路102a、102b等各個分支在輸出端10 和104b短接， 驅(qū)動輸出差分信號111。所述帶預加重均衡的電壓型數(shù)據(jù)發(fā)送器100在輸出信號的高頻成分時能夠較充分地利用電源供給的能量，效率很高；但是當輸出信號的低頻成分時，卻浪費了大量的能耗，能效較低，而且隨著預加重強度的提高，能效快速下降，嚴重限制了電壓型數(shù)據(jù)發(fā)送器電路配置預加重均衡以補償傳輸媒介信道頻寬不足的能力，阻礙了這一結(jié)構(gòu)在數(shù)據(jù)通信， 特別是高速數(shù)據(jù)通信領(lǐng)域的廣泛應用。

發(fā)明內(nèi)容
本發(fā)明針對帶預加重均衡的電壓型發(fā)送器效能較低的缺陷，提出了一種新型的高效能電壓型發(fā)送器。所述發(fā)送器由主發(fā)送電路、預加重電路和偏置電路組成，主發(fā)送電路發(fā)送信號的低頻成分，預加重電路和主發(fā)送電路一起發(fā)送信號的高頻成分，偏置電路給主發(fā)送電路和預加重電路提供適當?shù)钠秒妷汉推秒娏鳌Ｋ鲋靼l(fā)送電路由三個PMOS晶體管、三個NMOS晶體管和兩個運算放大器組成。 其中第一 PMOS晶體管的源極接電源，柵極接第一運算放大器的輸出端，漏極與第二和第三 PMOS晶體管的源極相接，并連接到第一運算放大器的正相輸入端。第一NMOS晶體管源極接地，柵極連接到第二運算放大器的輸出端，漏極連接到第二和第三NMOS晶體管的源極，并連接到第二運算放大器的正相輸入端。第二 PMOS晶體管與第二 NMOS晶體管的漏極和柵極分別對應相接，第三PMOS晶體管與第三NMOS晶體管的漏極和柵極分別對應相接。設定所述主發(fā)送電路的第一運算放大器的反相輸入端偏置電壓，通過第一運算放大器和第一 PMOS晶體管形成的負反饋，能在第二和第三PMOS晶體管的源極形成穩(wěn)定的高電位。設定所述第二運算放大器的反相輸入端偏置電壓，通過第二運算放大器和第一 NMOS 晶體管形成的負反饋，能在第二和第三NMOS晶體管的源極形成穩(wěn)定的低電位。所述高電位與第一運算放大器的反相輸入端偏置電壓相同，所述低電位與第二運算放大器的反相輸入端偏置電壓相同。所述主發(fā)送電路的所述第二、第三PMOS晶體管和第二、第三NMOS晶體管構(gòu)成差分輸入差分輸出的電路結(jié)構(gòu)，所述晶體管的柵極為差分輸入端，所述晶體管的漏端為差分輸出端。所述預加重電路由三個PMOS晶體管和三個NMOS晶體管組成。第四PMOS晶體管的源極接固定高電位，柵極連接偏置電壓設定第四PMOS晶體管的偏置工作電流，其漏極連接到第五和第六PMOS晶體管的源極。所述第四至第六PMOS晶體管構(gòu)成差分對，當?shù)谖錚MOS 晶體管的柵極電壓為低而導通時，第四PMOS晶體管的電流經(jīng)過第五PMOS晶體管流出；當?shù)诹鵓MOS晶體管的柵極電壓為低而導通時，第四PMOS晶體管的電流經(jīng)過第六PMOS晶體管流出ο所述預加重電路的第四NMOS晶體管的源極接固定低電位，柵極連接偏置電壓設定第四NMOS晶體管的偏置工作電流，其漏極連接到第五和第六NMOS晶體管的源極。所述第四至第六NMOS晶體管構(gòu)成差分對，當?shù)谖錘MOS晶體管的柵極電壓為高而導通時，第四 NMOS晶體管的電流經(jīng)過第五NMOS晶體管流入；當?shù)诹鵑MOS晶體管的柵極電壓為高而導通時，第四NMOS晶體管的電流經(jīng)過第六NMOS晶體管流入。所述預加重電路的所述第五PMOS和所述第五NMOS晶體管漏端短接，并與所述主發(fā)送電路的第二PMOS和第二NMOS晶體管的漏端短接；所述第六PMOS和所述第六NMOS晶體管漏端短接，并與所述主發(fā)送電路的第三PMOS和第三NMOS晶體管的漏端短接。在所述主發(fā)送電路發(fā)送信號的低頻成分時，第五和第六PMOS晶體管、第五和第六匪OS晶體管都關(guān)斷， 輸出信號的幅度由主發(fā)送電路的所述第一和第二運算放大器的反相偏置電壓、所述第二和第三PMOS晶體管、第二和第三NMOS晶體管的導通等效壓降和所述主發(fā)送電路的輸出端負載決定。在所述主發(fā)送電路發(fā)送信號的高頻成分時，第五和第六PMOS晶體管、第五和第六 NMOS晶體管能根據(jù)傳送的信號分別設置為導通或關(guān)斷，通過對所述主發(fā)送器差分輸出端相應地注入和抽取電流，提高高頻信號的輸出幅度。所述預加重電路的所述第五PM0S、所述第五NMOS晶體管、所述第六PMOS和所述第六NMOS晶體管在主發(fā)送電路輸出信號的低頻成分時全部關(guān)斷，消耗能量在忽略晶體管漏電的情況下為零，大大提高了整個發(fā)送器的效能。
所述偏置電路包括第七和第八PMOS晶體管、第七NMOS晶體管、第一到第四阻值完全相同的四個電阻以及第三運算放大器。第七PMOS晶體管的源極接固定高電位，柵極和漏極分別連接第三運算放大器的輸出端和正相輸入端，所述第七PMOS晶體管漏極順序串接所述第一到第四電阻，第四電阻的另一端連接低電位。調(diào)節(jié)所述第三運算放大器的反相輸入端偏置和第四電阻連接的低電位，能設定所述第七PMOS晶體管不同的工作電流。所述偏置電路的第八PMOS晶體管和第七PMOS晶體管的源極和柵極分別相連，構(gòu)成鏡像電流源，其工作電流和第七PMOS晶體管相同并隨之變化。所述第七NMOS晶體管的源極接低電位，漏極和柵極短接并和所述第八PMOS晶體管的漏極相連，其工作電流和第八 PMOS晶體管相同并隨之變化。所述偏置電路的所述第七PMOS晶體管的柵極和所述預加重電路的所述第四PMOS 晶體管柵極相連，所述第四PMOS晶體管和所述第七PMOS晶體管構(gòu)成鏡像電流源，其工作電流和第七PMOS晶體管相同并隨之變化，進一步可以通過設定第四PMOS晶體管和第七PMOS 晶體管不同的尺寸而按尺寸比例放大或縮小鏡像電流。所述偏置電路的所述第七NMOS晶體管的柵極和所述預加重電路的所述第四NMOS晶體管柵極相連，所述第四NMOS晶體管和所述第七NMOS晶體管構(gòu)成鏡像電流源，其工作電流和第七NMOS晶體管相同并隨之變化，進一步可以通過設定第四NMOS晶體管和第七NMOS晶體管不同的尺寸而按尺寸比例放大或縮小鏡像電流。


圖1為典型高速數(shù)據(jù)通信系統(tǒng)。圖2為現(xiàn)行帶預加重均衡的二抽頭電壓型發(fā)送器。圖3為現(xiàn)行帶預加重均衡的二抽頭電壓型發(fā)送器的輸入和輸出信號波形。圖4為現(xiàn)行帶預加重均衡的二抽頭電壓型發(fā)送器輸出信號高頻成分時的等效電路。圖5為現(xiàn)行帶預加重均衡的二抽頭電壓型發(fā)送器輸出信號低頻成分時的等效電路。圖6為本發(fā)明提出的帶高效能預加重均衡的二抽頭電壓型發(fā)送器結(jié)構(gòu)圖。圖7為本發(fā)明提出的帶高效能預加重均衡的二抽頭電壓型發(fā)送器的等效電路。圖8為本發(fā)明提出的電壓型發(fā)送器與現(xiàn)行電壓型發(fā)送器在不同預加重強度下的功耗比值。
具體實施例方式圖2為現(xiàn)行帶預加重均衡的二抽頭電壓型數(shù)據(jù)發(fā)送器100的典型結(jié)構(gòu)，由一個主發(fā)送電路和一個預加重電路組成，多抽頭電壓型發(fā)送器的電路結(jié)構(gòu)可以此為基礎簡單拓展。所述主發(fā)送電路包括MOS晶體管201至204，所述預加重電路包括MOS晶體管205至 208。IP和IN為發(fā)送器的差分輸入端，MOS晶體管201至208在導通時的導通電阻必須和傳輸媒介105的阻抗匹配，導通阻值的設定有但不限于如下方法調(diào)節(jié)MOS晶體管溝道的寬長比、調(diào)節(jié)輸入差分信號Vip和Vin的幅度等。圖3為帶預加重均衡的二抽頭電壓型發(fā)送器的輸入和輸出信號波形。所述差分輸入端IP和IN的輸入差分信號Vip和Vin如第一行波形所示，輸入信號為“ 1、1、1、-1、-1、1、 1、1、-1、_1……”，Vip和Vin延遲一個比特位后產(chǎn)生第二行所示的信號波形ν,Ζ—1和、權(quán)人如果Vip和V11^Z-1同為高，對應的Vin和V11^Z-1同為低，所述MOS晶體管202、203、205、208導通。由于MOS晶體管203和205對于輸出端ON的驅(qū)動作用相反，晶體管202和208對于輸出端OP的驅(qū)動作用相反，所以輸出信號Vw和Vw的幅度減小，如圖3中第四行波形的113 ； 當所述信號Vip和V11^Z-1同為低、對應的Vin和V11^Z-1同為高時，類似分析可以得出輸出信號I和Vm的幅度也減小。當所述Vip為高并和V11^Z-1相反、對應的Vin為低并和V11^Z-1也相反時，MOS晶體管202、203、206、207導通，MOS晶體管203和207對于輸出信號ON的驅(qū)動作用是同相加強的，MOS晶體管202和206對于輸出信號OP的驅(qū)動作用也是同相加強的， 所以信號Vtff和Vm的輸出幅度加大，如圖3中第四行波形的114。為計算現(xiàn)行帶預加重均衡二抽頭電壓型數(shù)據(jù)發(fā)送器100的功耗，需要把電路圖等效為對應到不同工作條件下的電阻網(wǎng)絡。當所述Vip和Vin信號的當前比特位和前一比特位相反時，發(fā)送器100可以等效為圖4的電阻網(wǎng)絡；當所述Vip和Vin信號的當前比特位和前一比特位信號相同時，發(fā)送器100可以等效為圖5的電阻網(wǎng)絡。其中實線表示的是輸出為高電平“ 1”的情況下的等效電路，虛線表示的是輸出為低電平“-1”的情況下的等效電路， 電阻303為傳輸媒介105作為負載的等效阻抗，無論輸出為“1”還是“_1”電阻303都是導通而存在的。分析圖4的輸出為高電平“1”的情況。設定MOS晶體管202和203的導通電阻 301為禮、MOS晶體管206和207的導通電阻302為&，晶體管201、204、205和208關(guān)斷， 傳輸媒介105等效差分電阻303為2 (其中&為單端傳輸媒介信道阻抗)。為與傳輸媒介的信道阻抗匹配，需要設定IVA2為Rt，所以等效差分電阻303兩端的壓降Vtff-Vw為VK/2。 假設差分信號Vot-Vm高頻成分的幅度的峰峰值要求為A*VP_P，其中Vp_p為該信號低頻成分幅度的峰峰值，A為預加重強度，那么VK/2= A*Vp_p/2。所以Vk= A*Vp_p。輸出端OP和ON的單端信號和差模信號分別如圖3中第四和第五行波形所示。圖5為現(xiàn)行帶預加重均衡的二抽頭電壓型發(fā)送器輸出信號低頻成分時的等效電阻網(wǎng)絡，不妨假設輸出為“1”的情況。此時MOS晶體管202和203的導通電阻301為札、MOS晶體管205和208的導通電阻302為&，晶體管201、204、206 和207關(guān)閉。R1和&的阻值可由基爾霍夫電流定律(KCL)和1 // = 聯(lián)立求出
權(quán)利要求
1.本發(fā)明是帶有高效能預加重均衡的電壓型數(shù)據(jù)發(fā)送器，屬于通信技術(shù)領(lǐng)域，該裝置可用于各種音視頻、數(shù)據(jù)通信系統(tǒng)。
2.根據(jù)權(quán)利要求書1所述的帶有高效能預加重均衡的電壓型數(shù)據(jù)發(fā)送器包含主發(fā)送電路401和一個或多個預加重電路402，主發(fā)送電路和預加重電路的差分輸出端分別短接， 實現(xiàn)對輸出信號的預加重均衡。
3.根據(jù)權(quán)利要求書2所述主發(fā)送電路401和預加重電路402的偏置電壓可來自偏置電路403或任何其他能滿足要求的偏置電路，亦可來自于外部直接提供的偏置電壓。
4.根據(jù)權(quán)利要求書2所述的主發(fā)送電路401包括PMOS晶體管406至408、NMOS晶體管413至415和運算放大器421和422，其特征在于PMOS晶體管406和NMOS晶體管413的柵極分別由運算放大器421和422輸出端控制，他們的漏端也分別接到運算放大器421和 422的同相輸入端，產(chǎn)生偏置電位Vra和
5.根據(jù)權(quán)利要求書4所述的產(chǎn)生偏置電位Vkh和Vkl的特征，也可以采用其他能夠直接或間接設定的電路結(jié)構(gòu)，包括但不限于以下一種或幾種方法的組合直接將Vra和Vkl兩個節(jié)點都接到固定電位；Veh和Vkl兩個節(jié)點的一個或兩個可連接電流偏置電路或電壓偏置電路的輸出；為穩(wěn)定輸出共模電壓，在輸出端OP和ON之間可以串接兩個電阻，根據(jù)兩個電阻的中間節(jié)點電壓調(diào)節(jié)偏置電流或偏置電壓。
6.根據(jù)權(quán)利要求書2所述的預加重電路402包括PMOS晶體管409至411和NMOS晶體管416至418，其特征在于PMOS晶體管409和NMOS晶體管418均作為電流源，在預加重時為主發(fā)送電路提供預加重驅(qū)動電流；PMOS晶體管410至411作為開關(guān)切換PMOS晶體管409 的電流的通路，NMOS晶體管416至417作為開關(guān)切換NMOS晶體管418的電流的通路。
7.根據(jù)權(quán)利要求書2所述的預加重電路402，也可以增加一個和409相同的PMOS晶體管，分別為開關(guān)410和411控制的兩條支路提供電流；增加一個和418相同的晶體管，分別為開關(guān)416和417控制的兩條支路提供電流，實現(xiàn)對所述主發(fā)送器的差分輸出端獨立地注入和抽取電流。
8.根據(jù)權(quán)利要求書2所述的預加重電路402，也能去掉晶體管409和418，設定適當?shù)钠秒妷篤bh和VBl，通過晶體管410、411、416和417的導通和關(guān)斷，對所述主發(fā)送器401的輸出端提供預加重驅(qū)動能力。
9.根據(jù)權(quán)利要求書3所述的偏置電路403包含PMOS晶體管404至405、NMOS晶體管 412、四個完全相同的電阻419以及運算放大器420，其特征為四個電阻419的阻值和傳輸媒介的阻抗匹配，PMOS晶體管404的偏置電流為輸出差分信號的低頻部分幅度的峰峰值除以兩倍的傳輸媒介的差分阻抗。
10.根據(jù)權(quán)利要求書2所述的預加重電路的PMOS晶體管409和NMOS晶體管418的工作電流在預加重強度小于或等于2時，分別為所述偏置電路403中PMOS晶體管404和NMOS 晶體管412的工作電流的2 (A-I)倍；在預加重強度大于2時，分別為所述偏置電路403中 PMOS晶體管404和匪OS晶體管412工作電流的A倍。
全文摘要
本發(fā)明公布了帶有高效能預加重均衡的電壓型數(shù)據(jù)發(fā)送器，能夠根據(jù)發(fā)送數(shù)據(jù)信號當前位及其前一位的電平高低，自動配置主發(fā)送電路和預加重電路的驅(qū)動電流的權(quán)重，使系統(tǒng)發(fā)送信號低頻成分時預加重電路有效地關(guān)閉，克服了現(xiàn)行帶預加重均衡的電壓型發(fā)送器在發(fā)送信號低頻成分時能量存在較大浪費的缺陷，大大提高了發(fā)送器的效能，在較高預加重強度下，本發(fā)明節(jié)省功耗60%以上。本發(fā)明包括一個由偏置電壓可調(diào)的差分驅(qū)動電路組成的主發(fā)送電路、一個偏置電流可調(diào)的差分驅(qū)動組成的預加重電路、一個能根據(jù)輸出幅度和預加重強度要求自適應配置發(fā)送器的偏置電路。本發(fā)明可用于各種數(shù)據(jù)通信系統(tǒng)中，特別是在高速數(shù)據(jù)通信中體現(xiàn)出高效能的特點。
文檔編號H03K19/094GK102545884SQ20121003631
公開日2012年7月4日 申請日期2012年2月17日 優(yōu)先權(quán)日2012年2月17日
發(fā)明者何金杰, 蓋偉新 申請人:無錫芯騁微電子有限公司