專利名稱：一種基于阻變器件的加法器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種基于阻變器件的加法器電路。
背景技術(shù)：
隨著近兩年來新型阻變材料研究獲得的進(jìn)展，阻變器件開始日益受到人們的重視，阻變材料是一種可以根據(jù)外加偏壓實(shí)現(xiàn)電阻態(tài)改變的材料，而阻變器件就是利用阻變材料的電阻態(tài)可變這種特性進(jìn)行數(shù)字信號(hào)處理的電子器件。阻變器件的狀態(tài)轉(zhuǎn)換可以分為set和reset兩個(gè)過程，set是通過外加偏壓使得器件由高阻態(tài)變?yōu)榈妥钁B(tài)，而reset則相反，通過施加偏壓使得器件由低阻態(tài)返回高阻態(tài)。 阻變器件可以分為單極器件和雙極器件兩種，對(duì)雙極器件而言，可以正向(反向)電壓set， 反向(正向)電壓reset ；對(duì)單極器件而言set和reset電壓極性相同。目前，阻變器件主要的應(yīng)用是阻變存儲(chǔ)器，這是利用阻變材料電阻值的變化進(jìn)行數(shù)據(jù)存儲(chǔ)的一項(xiàng)新技術(shù)，其通過電阻態(tài)的變化來表示不同的數(shù)值實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)。阻變存儲(chǔ)器具有功耗小、工作電壓低、讀寫速度快、存儲(chǔ)密度高等優(yōu)點(diǎn)，已成為取代傳統(tǒng)Flash非易失性存儲(chǔ)器的優(yōu)選方案之一，甚至有望成為下一代通用存儲(chǔ)器以取代現(xiàn)有的各類存儲(chǔ)器?，F(xiàn)階段，已經(jīng)制備出了具有多個(gè)電阻態(tài)的阻變器件，如W03，這也使得多值存儲(chǔ)成為可能，因而有望進(jìn)一步提高阻變存儲(chǔ)器的存儲(chǔ)密度。同時(shí)，阻變器件涉及的材料非常廣泛，幾乎在各類材料中都發(fā)現(xiàn)了阻變現(xiàn)象，阻變器件的前景被廣泛看好。但是目前基于阻變器件的應(yīng)用僅限于阻變存儲(chǔ)器一個(gè)領(lǐng)域，在半導(dǎo)體集成電路的其他各個(gè)領(lǐng)域中還不存在基于阻變器件的有效應(yīng)用，阻變器件在整個(gè)信息產(chǎn)業(yè)中的潛力未得到充分的挖掘。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的目的是提供一種新型的基于阻變器件的加法器電路，利用具有多個(gè)阻態(tài)的阻變器件來構(gòu)建加法器電路，將阻變器件結(jié)構(gòu)簡單、易集成、非揮發(fā)性存儲(chǔ)的優(yōu)勢應(yīng)用到加法器電路中，發(fā)揮了阻變器件能夠同時(shí)存儲(chǔ)和運(yùn)算的潛力，獲得了性能良好的加法器并拓展了阻變器件的應(yīng)用領(lǐng)域。( 二 )技術(shù)方案為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案一種基于阻變器件的加法器，所述加法器包括 由阻變器件、阻態(tài)控制電路及進(jìn)位信號(hào)電路構(gòu)成的所述加法器的每一位；其中，所述阻態(tài)控制電路包括二選一多路選擇器、第一傳輸門、第二傳輸門，根據(jù)加法操作來改變所述阻變器件的阻態(tài)；所述進(jìn)位信號(hào)電路包括第三 第六傳輸門、分壓電阻R和比較器，根據(jù)所述分壓電阻R的分壓結(jié)果產(chǎn)生或不產(chǎn)生進(jìn)位信號(hào)，若產(chǎn)生進(jìn)位信號(hào)則會(huì)在下一次加法操作過程中將進(jìn)位信號(hào)傳遞給高位。優(yōu)選地，所述第一 第六傳輸門為MOS管，在外加控制信號(hào)的作用下控制所述阻變器件阻態(tài)的改變、阻態(tài)讀取過程的相互獨(dú)立以及控制進(jìn)位信號(hào)向高位傳遞。優(yōu)選地，所述第三傳輸門及第四傳輸門與其他傳輸門相比，在相同的所述外加控制信號(hào)的作用下導(dǎo)通或關(guān)斷的效果相反。優(yōu)選地，所述第一傳輸門及所述第三傳輸門的漏極與所述阻變器件的頂電極連接，所述第三傳輸門的源極接電壓源V，所述第一傳輸門的源極接所述二選一多路選擇器的輸出，所述第二傳輸門的漏極及第四傳輸門的源極與所述阻變器件的底電極連接，所述第二傳輸門的源極接地，所述第四傳輸門的漏極接所述比較器的第一輸入端，所述比較器的第二輸入端接參考電壓Vref，所述比較器的輸出端接所述二選一多路選擇器的選通信號(hào)控制端及第六傳輸門，所述第五傳輸門的源漏極接在所述比較器的第一輸入端與輸出端之間，所述阻變器件的底電極還同時(shí)連接分壓電阻R，所述二選一多路選擇器的兩輸入端分別接正、負(fù)電壓源。優(yōu)選地，所述阻變器件采用金屬氧化物阻變存儲(chǔ)器或者采用固體電解質(zhì)阻變存儲(chǔ)
ο優(yōu)選地，所述金屬氧化物阻變存儲(chǔ)器為TiN/Hf02/Pt或TiN/&0/Pt的器件結(jié)構(gòu)； 所述固體電解質(zhì)阻變存儲(chǔ)器為Ag/Si02/Pt或Cu/Si02/Pt的器件結(jié)構(gòu)。優(yōu)選地，所述阻變器件具有四個(gè)以上電阻態(tài)。優(yōu)選地，通過下述改動(dòng)實(shí)現(xiàn)減法電路的集成在所述比較器兩輸入端和兩比較信號(hào)之間增加一對(duì)可控雙向開關(guān)，通過控制信號(hào) S控制比較信號(hào)和輸入端的連接關(guān)系；采用四個(gè)電壓源并針對(duì)此四個(gè)電壓源將原有的二選一多路選擇器用四選一多路選擇器替換，其控制端由所述控制信號(hào)S選通；采用兩個(gè)參考電壓，在第一參考電壓Vrefl和第二參考電壓Vref2接入所述可控雙向開關(guān)前增加一個(gè)二選一多路選擇器，在所述控制信號(hào)S下選擇第一參考電壓Vrefl或第二參考電壓Vref2。(三)有益效果本發(fā)明的方案中，利用阻變器件構(gòu)建了加法器電路，可以減少由進(jìn)位信號(hào)產(chǎn)生的額外電路，減少電路實(shí)現(xiàn)面積和延時(shí)，降低電路成本，并使得加法器具有非揮發(fā)性存儲(chǔ)的能力；同時(shí)拓展了阻變器件的應(yīng)用領(lǐng)域。


圖1為本發(fā)明中基于阻變器件的加法器的最低位的電路結(jié)構(gòu)圖；圖2為本發(fā)明中基于阻變器件的加法器的高位電路結(jié)構(gòu)圖；圖3為本發(fā)明中阻變器件的頂電極與底電極示意圖；圖4為本發(fā)明中集成減法電路時(shí)比較器輸入端的電路結(jié)構(gòu)圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明提出了一種基于阻變器件的加法器電路，其主要利用了多阻態(tài)阻變器件。 該加法器每一位的電路結(jié)構(gòu)如圖1所示，通過該電路形式的擴(kuò)展可以實(shí)現(xiàn)多級(jí)加法器，該加法器屬于串行加法器，同傳統(tǒng)的串行加法器電路相比，大大減少由進(jìn)位造成的延時(shí)，原因在于多值存儲(chǔ)減少了進(jìn)位信號(hào)，同時(shí)該電路的進(jìn)位信號(hào)是提前產(chǎn)生的時(shí)便產(chǎn)生了進(jìn)位信號(hào)，只是進(jìn)位信號(hào)沒有傳遞)，這樣再加1時(shí)，進(jìn)位信號(hào)可以直接傳遞，不需要產(chǎn)生。本發(fā)明的加法器中，若實(shí)現(xiàn)多級(jí)加法器，各個(gè)位的結(jié)構(gòu)相同只是進(jìn)位產(chǎn)生的柵信號(hào)存在區(qū)別， 具體地，加法器各部分功能和工作原理表述如下本發(fā)明中加法器電路的每一位由阻變器件107、阻態(tài)控制電路及進(jìn)位信號(hào)電路組成，其中，阻態(tài)控制電路包括二選一多路選擇器100、第一傳輸門101、第二傳輸門103 ；進(jìn)位信號(hào)電路包括第三 第六傳輸門102、104、105、106、分壓電阻R和比較器108。所述加法器工作時(shí)，阻態(tài)控制電路會(huì)根據(jù)加法操作來改變阻變器件的阻態(tài)，進(jìn)位信號(hào)電路則會(huì)根據(jù)電阻R分壓結(jié)果產(chǎn)生或不產(chǎn)生進(jìn)位信號(hào)，若產(chǎn)生進(jìn)位信號(hào)則會(huì)在下一次加操作過程中將進(jìn)位信號(hào)傳遞給高位。具體地，二選一多路選擇器100，用來選通正電壓源或負(fù)電壓源(電壓源電壓視具體器件而定)；各傳輸門用來實(shí)現(xiàn)器件狀態(tài)改變和器件狀態(tài)讀取過程的相互獨(dú)立以及控制進(jìn)位信號(hào)向高位的傳遞具體到圖1中，當(dāng)柵信號(hào)A為高電平時(shí)，第一、二、五、六傳輸門 101、103、105、106的NMOS導(dǎo)通，完成阻變器件阻態(tài)的改變和進(jìn)位信號(hào)的向高位傳遞；當(dāng)A 為低電平時(shí)，第三、四傳輸門102、104的PMOS導(dǎo)通，比較器108根據(jù)輸入信號(hào)決定是否產(chǎn)生進(jìn)位信號(hào)。阻變器件107 (頂電極TE和底電極BE如圖3所示)，阻變時(shí)頂電極接外加電壓源，底電極接地；比較器108，一端接R分壓結(jié)果，一端接參考電壓，用來產(chǎn)生進(jìn)位信號(hào)及多路選擇器的選通信號(hào)，執(zhí)行加法操作中，CO’為低電平時(shí)選通正電壓源、為高電平時(shí)選通負(fù)電壓源。A為外加控制信號(hào)，用來控制器件偏壓的持續(xù)時(shí)間。在本發(fā)明中，電路中阻變器件可以采用TiN/Hf02/Pt、TiN/ZrO/Pt等金屬氧化物阻變存儲(chǔ)器或者采用Ag/Si02/Pt、Cu/Si02/Pt等固體電解質(zhì)阻變存儲(chǔ)器的器件結(jié)構(gòu)，所用阻變器件具有四個(gè)及以上電阻態(tài)。以具有四個(gè)電阻態(tài)的TiN/Hf02/Pt器件結(jié)構(gòu)為例，其四個(gè)電阻態(tài)分別為102、103、104、105Ω (視具體器件結(jié)構(gòu)以及工藝條件而定)。電壓源V設(shè)為 1. 5V(可根據(jù)實(shí)際情況設(shè)定)，分壓電阻R阻值設(shè)定為IO2 Ω，參考電壓按以下要求設(shè)置設(shè)器件為最低阻態(tài)時(shí)R分得的電壓為V0，次低阻態(tài)時(shí)R分得的電壓為VI，那么有參考電壓Vl < Vref < V0，這里設(shè)Vref為0. 5V。正電壓源為4. 5V，負(fù)電壓源為2V，通過施加4. 5V/20ns 的正向電壓可以實(shí)現(xiàn)阻變器件阻態(tài)由高阻向相鄰低阻的轉(zhuǎn)變，通過施加2V/20ns的負(fù)電壓可以實(shí)現(xiàn)器件由最低阻態(tài)返回最高阻態(tài)。此外，由于阻變器件具有非揮發(fā)的特性，運(yùn)算后的數(shù)據(jù)即使在斷電后也將保存在加法器中，因此該加法器電路同時(shí)具有加法運(yùn)算和數(shù)據(jù)存儲(chǔ)的特性。下面，再結(jié)合圖1，以最低位電路為例來說明電路的工作過程，四個(gè)阻態(tài)由高到低分別表示0、1、2、3，對(duì)第一級(jí)電路而言，當(dāng)需要執(zhí)行+1的時(shí)候多路選擇器選擇正向電壓源 (阻變器件始態(tài)不為幻，外界控制柵極信號(hào)A跳變至高電平，此時(shí)傳輸門101、103、105、106 導(dǎo)通，102、104截止，外加偏壓(+4. 5V)施加到阻變器件上，20ns后信號(hào)A返回低電平，傳輸門101、103、105、106截止，此時(shí)阻變器件阻態(tài)降低一級(jí)，傳輸門102、104導(dǎo)通，阻變器件和電阻R分壓，分壓結(jié)果經(jīng)比較器跟參考電壓相比較以產(chǎn)生進(jìn)位信號(hào)。當(dāng)器件始態(tài)為高阻態(tài)和次高阻態(tài)時(shí)即0或1時(shí)，經(jīng)過一次加操作后電阻R分壓小于參考電壓，比較器輸出結(jié)果為低電平，CO’ = 0，CO’為多路選擇器的選通信號(hào)，當(dāng)其為0時(shí)多路選擇器選擇正電壓源，當(dāng)其為1時(shí)，多路選擇器選擇負(fù)電壓源；同時(shí)，⑶’為0時(shí)也代表無進(jìn)位信號(hào)產(chǎn)生，在CO’和比較器的分壓輸入端之間加入一個(gè)傳輸門，形成反饋，目的是在A為高電平即無分壓信號(hào)輸入時(shí)保持CO’的穩(wěn)定；在阻變器件始態(tài)為2時(shí)，經(jīng)過加1操作后，器件變?yōu)樽畹妥钁B(tài)，即3，此時(shí)由于分壓VR(0.75V) > Vref(0.5V)，比較器輸出高電平CO’ = 1，但由于此時(shí)柵信號(hào)A為低，CO’的值并不能向下傳遞，但是此時(shí)CO’控制多路選擇器選擇負(fù)電壓源，當(dāng)再次加1(此時(shí)阻變器件始態(tài)為3)的時(shí)候，A跳變至高電平，傳輸門101、103、105、106打開，102、104截止，負(fù)電壓OV，持續(xù)時(shí)間20ns)使得器件返回高阻態(tài)，同時(shí)CO’的信號(hào)傳遞給C0，即發(fā)生了進(jìn)位，同時(shí)完成了阻變器件的清零。對(duì)于高位電路，如圖2所示，結(jié)構(gòu)和工作原理同上，不同之處在于101和103位置上的傳輸門的柵控制信號(hào)為A&C0，CO表示低位進(jìn)位，而A則用來控制偏壓持續(xù)時(shí)間(C0單獨(dú)為高的時(shí)間會(huì)大于20ns)，同時(shí)102位置上的傳輸門柵控信號(hào)變?yōu)锳或CO非，此處加入 CO信號(hào)的目的是減少PMOS不必要的導(dǎo)通，降低功耗。通過上述電路形式的擴(kuò)展即可以實(shí)現(xiàn)多級(jí)加法器，擴(kuò)展后電路屬于串行加法器， 同傳統(tǒng)的串行加法器電路相比，大大減少由進(jìn)位造成的延時(shí)，原因在于多值存儲(chǔ)減少了進(jìn)位信號(hào)，同時(shí)該電路的進(jìn)位信號(hào)是提前產(chǎn)生的時(shí)便產(chǎn)生了進(jìn)位信號(hào)，只是進(jìn)位信號(hào)沒有傳遞)，這樣再加1時(shí)，進(jìn)位信號(hào)可以直接傳遞，不需要產(chǎn)生。另外該電路稍作改動(dòng)就可以實(shí)現(xiàn)減法操作將R分壓信號(hào)和參考電壓信號(hào)對(duì)調(diào)， 參考電壓也要按照加法操作中設(shè)置方法重新設(shè)置，同時(shí)選通信號(hào)Co’同選通電壓源的對(duì)應(yīng)關(guān)系也發(fā)生了改變，改變后選通信號(hào)為0時(shí)，選通負(fù)電壓源，為1時(shí)，選通正電壓源；在執(zhí)行減法操作的時(shí)候，通過施加負(fù)電壓使器件阻態(tài)逐漸增大，借位發(fā)生的時(shí)候，正向電壓源使其返回最低阻態(tài)，同時(shí)高位減1。當(dāng)然通過適當(dāng)增加元件可以實(shí)現(xiàn)加減法電路的集成，如圖4 所示，需要在比較器輸入端和比較信號(hào)(分壓信號(hào)和參考電壓信號(hào))之間增加一對(duì)可控雙向開關(guān)400，通過外部控制信號(hào)S控制比較信號(hào)和輸入端口的連接關(guān)系，此外由于加減法操作的參考電壓不同，因此我們需要增加一個(gè)二選一多路選擇器，選通信號(hào)即為雙向開關(guān)的控制信號(hào)S，此外加減法操作器件阻態(tài)改變需要的偏壓不同，因此針對(duì)四個(gè)電壓源我們需要將現(xiàn)有的二選一多路選擇器用四選一多路選擇器替換，增加的控制端口為選通信號(hào)和雙向開關(guān)的控制信號(hào)S。本發(fā)明提出了一種基于阻變器件的加法器電路，相對(duì)于傳統(tǒng)多位加法器，其可以減少由進(jìn)位信號(hào)產(chǎn)生的額外電路，減少電路實(shí)現(xiàn)面積和延時(shí)，降低電路成本，該加法器電路同時(shí)具有數(shù)據(jù)運(yùn)算和非揮發(fā)性存儲(chǔ)的特性；進(jìn)一步拓展了阻變器件的應(yīng)用領(lǐng)域。此外，經(jīng)過簡單的電路改動(dòng)即可同時(shí)實(shí)現(xiàn)減法操作，具有極強(qiáng)的實(shí)用效果。以上實(shí)施方式僅用于說明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種基于阻變器件的加法器電路，其特征在于，所述加法器電路包括由阻變器件(107)、阻態(tài)控制電路及進(jìn)位信號(hào)電路構(gòu)成的所述加法器的每一位；其中，所述阻態(tài)控制電路包括二選一多路選擇器(100)、第一傳輸門(101)、第二傳輸門(103)，根據(jù)加法操作來改變所述阻變器件(107)的阻態(tài)；所述進(jìn)位信號(hào)電路包括第三 第六傳輸門(102、104、105、106)、分壓電阻R和比較器 (108)，根據(jù)所述分壓電阻R的分壓結(jié)果產(chǎn)生或不產(chǎn)生進(jìn)位信號(hào)，若產(chǎn)生進(jìn)位信號(hào)則會(huì)在下一次加法操作過程中將進(jìn)位信號(hào)傳遞給高位。
2.根據(jù)權(quán)利要求1所述的加法器電路，其特征在于，所述第一 第六傳輸門為MOS管， 在外加控制信號(hào)的作用下控制所述阻變器件(107)阻態(tài)的改變、阻態(tài)讀取過程的相互獨(dú)立以及控制進(jìn)位信號(hào)向高位傳遞。
3.根據(jù)權(quán)利要求2所述的加法器電路，其特征在于，所述第三傳輸門(102)及第四傳輸門(104)與其他傳輸門相比，在相同的所述外加控制信號(hào)的作用下導(dǎo)通或關(guān)斷的效果相反。
4.根據(jù)權(quán)利要求1所述的加法器電路，其特征在于，所述第一傳輸門(101)及所述第三傳輸門(102)的漏極與所述阻變器件(107)的頂電極連接，所述第三傳輸門的源極接電壓源V，所述第一傳輸門的源極接所述二選一多路選擇器(100)的輸出，所述第二傳輸門 (103)的漏極及第四傳輸門(104)的源極與所述阻變器件(107)的底電極連接，所述第二傳輸門(103)的源極接地，所述第四傳輸門(104)的漏極接所述比較器(108)的第一輸入端， 所述比較器(108)的第二輸入端接參考電壓Vref，所述比較器(108)的輸出端接所述二選一多路選擇器(100)的選通信號(hào)控制端及第六傳輸門，所述第五傳輸門的源漏極接在所述比較器(108)的第一輸入端與輸出端之間，所述阻變器件(107)的底電極還同時(shí)連接分壓電阻R，所述二選一多路選擇器(100)的兩輸入端分別接正、負(fù)電壓源。
5.根據(jù)權(quán)利要求1所述的加法器電路，其特征在于，所述阻變器件(107)采用金屬氧化物阻變存儲(chǔ)器或者采用固體電解質(zhì)阻變存儲(chǔ)器。
6.根據(jù)權(quán)利要求5所述的加法器電路，其特征在于，所述金屬氧化物阻變存儲(chǔ)器為 TiN/Hf02/Pt或TiN/&0/Pt的器件結(jié)構(gòu)；所述固體電解質(zhì)阻變存儲(chǔ)器為Ag/Si02/Pt或Cu/ Si02/Pt的器件結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的加法器電路，其特征在于，所述阻變器件(107)具有四個(gè)以上電阻態(tài)。
8.根據(jù)權(quán)利要求1-7任一項(xiàng)所述的加法器電路，其特征在于，通過下述改動(dòng)實(shí)現(xiàn)減法電路的集成在所述比較器(108)兩輸入端和兩比較信號(hào)之間增加一對(duì)可控雙向開關(guān)(400)，通過控制信號(hào)S控制比較信號(hào)和輸入端的連接關(guān)系；采用四個(gè)電壓源并針對(duì)此四個(gè)電壓源將原有的二選一多路選擇器用四選一多路選擇器替換，其控制端由所述控制信號(hào)S選通；采用兩個(gè)參考電壓，在第一參考電壓Vrefl和第二參考電壓Vref2接入所述可控雙向開關(guān)(400) 前增加一個(gè)二選一多路選擇器，在所述控制信號(hào)S下選擇第一參考電壓Vrefl或第二參考電壓Vref2。
全文摘要
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，公開了一種基于阻變器件的加法器電路。本發(fā)明利用具有多個(gè)阻態(tài)的阻變器件來構(gòu)建加法器電路，減少了由進(jìn)位信號(hào)產(chǎn)生的額外電路，減少電路實(shí)現(xiàn)面積和延時(shí)，降低電路成本；此外，經(jīng)過簡單的電路改動(dòng)即可同時(shí)實(shí)現(xiàn)減法操作，具有極強(qiáng)的實(shí)用效果。本發(fā)明獲得了性能良好的加法器電路并拓展了阻變器件的應(yīng)用領(lǐng)域。
文檔編號(hào)H03F3/45GK102299692SQ20111017921
公開日2011年12月28日 申請(qǐng)日期2011年6月29日 優(yōu)先權(quán)日2011年6月29日
發(fā)明者于迪, 劉力鋒, 劉曉彥, 康晉鋒, 張飛飛, 陳冰, 陳沅沙, 高濱 申請(qǐng)人:北京大學(xué)