專利名稱：跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及轉(zhuǎn)換電路技術(shù)領(lǐng)域，特別是涉及一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置。
背景技術(shù)：
并串轉(zhuǎn)換電路是一種人們研究了很久的常見(jiàn)的數(shù)據(jù)處理電路，但在一些設(shè)計(jì)中人們只考慮輸入的并行數(shù)據(jù)流和輸出的串行數(shù)據(jù)流都是同步時(shí)鐘域的，而在另一些要解決異步時(shí)間域的并串?dāng)?shù)據(jù)轉(zhuǎn)換問(wèn)題時(shí)，設(shè)計(jì)者通常采用兩個(gè)方法1 在跨異步時(shí)鐘域數(shù)據(jù)傳遞時(shí)，輸入數(shù)據(jù)流可以暫時(shí)停斷，等待跨時(shí)鐘域的握手信號(hào)交互成功后，再處理下一筆數(shù)據(jù)，這種方法明顯不適合于那些實(shí)時(shí)不間斷的數(shù)據(jù)流處理應(yīng)用。方法2，用空間換時(shí)間。利用一定容量的隨機(jī)存取存儲(chǔ)器(random access memory, RAM)或者寄存器組去組成空間冗余度夠大的數(shù)據(jù)緩存區(qū)，例如多個(gè)緩存區(qū)輪替處理等等。 進(jìn)一步具體化的說(shuō)，比如利用異步先入先出隊(duì)列(First Input First Output, FIFO)電路將并行時(shí)鐘信號(hào)CLKP的并行數(shù)據(jù)流同步到串行時(shí)鐘信號(hào)CLKS時(shí)鐘域，然后再做串行處理； 又或者，先對(duì)并行時(shí)鐘信號(hào)CLKP的并行數(shù)據(jù)流進(jìn)行同步串行處理，然后再利用異步先入先出隊(duì)列(FIFO)電路把處理好的串行數(shù)據(jù)流同步到串行時(shí)鐘信號(hào)CLKS時(shí)鐘域。在實(shí)時(shí)不間斷地?cái)?shù)據(jù)流處理的應(yīng)用場(chǎng)景下，此時(shí)每個(gè)并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿都帶來(lái)新的待處理的并行數(shù)據(jù)，那么上述方法一方面要用較大的冗余空間來(lái)緩存數(shù)據(jù)，才能避免異步傳遞時(shí)的數(shù)據(jù)斷流，即其所需的存儲(chǔ)空間必須大于單次數(shù)據(jù)傳遞的信息量，有時(shí)候甚至要達(dá)到數(shù)倍以上，才能保證其可靠性，所以電路面積較大，功耗相應(yīng)增加，另外類似異步先入先出隊(duì)列(FIFO)結(jié)構(gòu)的控制邏輯需要有讀寫地址的指針和基于地址指針的運(yùn)算電路，電路結(jié)構(gòu)相對(duì)復(fù)雜，在相同常規(guī)工藝和底層器件庫(kù)資源的條件下，電路速度和可靠性比起其采用本方案的設(shè)計(jì)明顯不如，不利于數(shù)?；旌显O(shè)計(jì)中的某些高速電路應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置，其具有簡(jiǎn)單可靠等特點(diǎn)，實(shí)用性好，較利于在大規(guī)模集成電路中應(yīng)用。為實(shí)現(xiàn)本發(fā)明目的還提供的一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法， 包括下列步驟與串行時(shí)鐘信號(hào)CLKS同步的并行數(shù)據(jù)同步器，在與串行數(shù)據(jù)輸出器同步的串行時(shí)鐘信號(hào)CLKS，以及串行時(shí)序控制器發(fā)出的使能控制信號(hào)CS的控制下，實(shí)時(shí)周期性循環(huán)地采樣抓取與并行時(shí)鐘信號(hào)CLKP同步的數(shù)據(jù)流數(shù)據(jù)到并行數(shù)據(jù)同步器中存儲(chǔ)的步驟；所述串行時(shí)序控制器周期性循環(huán)地在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)鐘域的不定態(tài)；當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中的步驟；在串行時(shí)序控制器的控制下，串行數(shù)據(jù)輸出器串行讀取所述并行數(shù)據(jù)同步器的所述數(shù)據(jù)流數(shù)據(jù)并串行輸出的步驟。較優(yōu)地，所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，還包括下列步驟輸入的數(shù)據(jù)流數(shù)據(jù)被與其同步的并行時(shí)鐘信號(hào)CLKP所控制的并行數(shù)據(jù)緩存器緩存的步驟。較優(yōu)地，所述串行時(shí)鐘信號(hào)CLKS的頻率是并行時(shí)鐘信號(hào)CLKP的頻率的N倍，其中，N為不小于3的整數(shù)；而且，所述并行時(shí)鐘信號(hào)CLKP和所述串行時(shí)鐘信號(hào)CLKS為異步時(shí)鐘信號(hào)。較優(yōu)地，所述周期性循環(huán)的循環(huán)周期的長(zhǎng)度為并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期的
整數(shù)倍。較優(yōu)地，所述在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)鐘域的不定態(tài)，包括如下步驟采用觸發(fā)器電路來(lái)判別并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，所述觸發(fā)器時(shí)鐘端連接串行時(shí)鐘信號(hào)CLKS端，所述觸發(fā)器輸入數(shù)據(jù)端連接并行時(shí)鐘信號(hào)CLKP端，即把并行時(shí)鐘信號(hào) CLKP當(dāng)成一個(gè)普通的電平信號(hào)看待，在串行時(shí)序控制器的使能控制信號(hào)CS的控制下，串行時(shí)鐘信號(hào)CLKS對(duì)并行時(shí)鐘信號(hào)CLKP這個(gè)電平信號(hào)進(jìn)行抓取，通過(guò)觸發(fā)器輸出端的電平變化將并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿所處的時(shí)間域上的區(qū)段范圍的信息有效地傳遞到串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域。較優(yōu)地，如果所述并行時(shí)鐘信號(hào)CLKP的占空比k，則η和N滿足n/N<k< (N-n)/ N0較優(yōu)地，所述當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào) CLKP的定態(tài)的時(shí)間區(qū)段中，包括如下步驟如果判別結(jié)果為并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，則所述并行數(shù)據(jù)同步器對(duì)所述數(shù)據(jù)流數(shù)據(jù)進(jìn)行抓取的抓取時(shí)刻可能會(huì)碰到數(shù)據(jù)轉(zhuǎn)變時(shí)間區(qū)段，那么抓取的數(shù)據(jù)可能面臨出現(xiàn)錯(cuò)誤的風(fēng)險(xiǎn)，則串行時(shí)序控制器重新調(diào)整異步數(shù)據(jù)采樣抓取的抓取時(shí)刻。較優(yōu)地，所述并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段為包含并行時(shí)鐘信號(hào)CLKP 的時(shí)間沿及其之后數(shù)據(jù)轉(zhuǎn)變區(qū)的時(shí)間區(qū)段。較優(yōu)地，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即時(shí)間區(qū)段= 2TS。為實(shí)現(xiàn)本發(fā)明目的還提供一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，包括并行數(shù)據(jù)同步器，串行時(shí)序控制器，以及串行數(shù)據(jù)輸出器；所述并行數(shù)據(jù)同步器與所述串行時(shí)序控制器之間通過(guò)與并行數(shù)據(jù)位寬相同的控制總線連接；所述并行數(shù)據(jù)同步器與所述串行數(shù)據(jù)輸出器之間通過(guò)與串行數(shù)據(jù)位寬相同的第二數(shù)據(jù)總線連接；所述并行數(shù)據(jù)同步器，與串行時(shí)鐘信號(hào)CLKS同步，用于在與串行數(shù)據(jù)輸出器同步的串行時(shí)鐘信號(hào)CLKS，以及串行時(shí)序控制器發(fā)出的使能控制信號(hào)CS的控制下，實(shí)時(shí)周期性循環(huán)地采樣抓取與并行時(shí)鐘信號(hào)CLKP同步的數(shù)據(jù)流數(shù)據(jù)到并行數(shù)據(jù)同步器中存儲(chǔ)；所述串行時(shí)序控制器，用于通過(guò)控制總線，周期性循環(huán)地在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的不定態(tài)；當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述串行數(shù)據(jù)輸出器，用于在串行時(shí)序控制器的控制下，通過(guò)第二數(shù)據(jù)總線，讀取所述并行數(shù)據(jù)同步器的所述數(shù)據(jù)流數(shù)據(jù)并串行輸出。較優(yōu)地，所述跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，還包括并行數(shù)據(jù)緩存器；所述并行數(shù)據(jù)緩存器與所述并行數(shù)據(jù)同步器之間通過(guò)與并行數(shù)據(jù)位寬相同的第一數(shù)據(jù)總線連接；所述并行數(shù)據(jù)緩存器，與并行時(shí)鐘信號(hào)CLKP同步，用于在與輸入的數(shù)據(jù)流數(shù)據(jù)同步的并行時(shí)鐘信號(hào)CLKP控制下，將所述數(shù)據(jù)流數(shù)據(jù)緩存。較優(yōu)地，所述并行時(shí)鐘信號(hào)CLKP的頻率是串行時(shí)鐘信號(hào)CLKS的頻率的N倍，兩者的時(shí)鐘相位無(wú)關(guān)聯(lián)；所述并行時(shí)鐘信號(hào)的占空比為2/N 5/N。較優(yōu)地，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即所述時(shí)間區(qū)段為2TS。較優(yōu)地，所述并行數(shù)據(jù)緩存器，由一組觸發(fā)器D[I_1:0]組成，所述觸發(fā)器 D[I-1:0]的個(gè)數(shù)I與輸入并行數(shù)據(jù)的位寬相同；所述第i個(gè)觸發(fā)器Di包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端 R，其中 i = 0，1，...，I-I ；第i個(gè)觸發(fā)器Di的數(shù)據(jù)輸入端D連接到外部輸入數(shù)據(jù)線DATAP [i]，數(shù)據(jù)輸出端Q 連接到第一數(shù)據(jù)線B [i]，時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP端，異步復(fù)位端連接到信號(hào)復(fù)位控制信號(hào)RST端。較優(yōu)地，所述并行數(shù)據(jù)同步器由一組觸發(fā)器DS組成，所述觸發(fā)器DS的個(gè)數(shù)I與第一數(shù)據(jù)總線B [1-1:0]的位寬相同；所述第i個(gè)觸發(fā)器DSi包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端 R，其中，i = 0，1，· · ·，I-I ；第i個(gè)觸發(fā)器DSi的數(shù)據(jù)輸入端D連接到第一數(shù)據(jù)線B [i]，數(shù)據(jù)輸出端Q連接到數(shù)據(jù)線S [i]，時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS端，異步復(fù)位端R連接到信號(hào)復(fù)位控制信號(hào)RST端；第i個(gè)觸發(fā)器DSi還包括使能控制信號(hào)端E，所述第i個(gè)觸發(fā)器的使能控制信號(hào)端 E連接到控制信號(hào)CS[i]端。較優(yōu)地，所述串行時(shí)序控制器，包括一狀態(tài)機(jī)和一時(shí)鐘沿監(jiān)測(cè)器；所述狀態(tài)機(jī)，用于向所述并行數(shù)據(jù)同步器輸出使能控制信號(hào)CS，控制并行數(shù)據(jù)同步器在抓取時(shí)刻從并行數(shù)據(jù)緩存器中抓取得到數(shù)據(jù)流數(shù)據(jù)；當(dāng)所述時(shí)鐘沿監(jiān)測(cè)器判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；
所述時(shí)鐘沿監(jiān)測(cè)器，用于在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP 的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿。為實(shí)現(xiàn)本發(fā)明目的還提供一種并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置的串行時(shí)序控制器， 包括一狀態(tài)機(jī)和一時(shí)鐘沿監(jiān)測(cè)器；所述狀態(tài)機(jī)，用于向并行數(shù)據(jù)同步器輸出使能控制信號(hào)CS，控制并行數(shù)據(jù)同步器在抓取時(shí)刻從并行數(shù)據(jù)緩存器中抓取得到數(shù)據(jù)流數(shù)據(jù)；當(dāng)所述時(shí)鐘沿監(jiān)測(cè)器判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述時(shí)鐘沿監(jiān)測(cè)器，用于在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP 的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿。較優(yōu)地，所述數(shù)據(jù)流數(shù)據(jù)位寬為7，所述狀態(tài)機(jī)的正常運(yùn)行過(guò)程包括STO，STl, ST2, ST3, ST4, ST5, ST6 共 7 個(gè)狀態(tài)；控制狀態(tài)機(jī)狀態(tài)跳轉(zhuǎn)的條件有四個(gè)，名稱分別取為RST、FR、JF和JB 條件“RST”，表示異步復(fù)位/置位信號(hào)的有效電平來(lái)臨；條件“FR”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨；條件“JF”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為0 ；條件“JB”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為1。較優(yōu)地，所述狀態(tài)機(jī)有三種工作模式工作模式一，即復(fù)位模式當(dāng)異步復(fù)位/置位信號(hào)RST有效，無(wú)論狀態(tài)機(jī)處于哪一個(gè)狀態(tài)，都會(huì)被復(fù)位到ST0;工作模式二，即循環(huán)模式當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，并且J =0的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的狀態(tài)ST沿著逆時(shí)針?lè)较蛱D(zhuǎn)，不斷地周期循環(huán)，STO — STl — ST2 — ST3 — ST4 — ST5 — ST6 — ST0,以上構(gòu)成一個(gè)完整的循環(huán)周期；工作模式三，即調(diào)整模式當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，并且J =1的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的跳轉(zhuǎn)如下，STO — STl — ST2 — ST3 — ST6 — ST0。較優(yōu)地，所述狀態(tài)機(jī)通過(guò)帶自動(dòng)恢復(fù)功能的計(jì)數(shù)器或者帶自動(dòng)恢復(fù)功能的循環(huán)移位寄存器電路來(lái)實(shí)現(xiàn)。較優(yōu)地，所述狀態(tài)機(jī)包括7個(gè)寄存器、3個(gè)與門和2個(gè)或門；7個(gè)寄存器分別用CSO，CSl，CS2，CS3，CS4，CS5，CS6表示，7個(gè)寄存器輸出端Q的輸出信號(hào)分別用 CS
, CS [1]，CS [2]，CS [3]，CS [4]，CS [5]，CS W]，其中，CS
, CS [1]， CS [2]，CS [3]，CS [4]，CS [5]，CS [6]的周期是串行時(shí)鐘信號(hào)CLKS周期TS的7倍，占空比是 1/7；異步復(fù)位/置位信號(hào)RST與CSO的置位端S相連，與CSl，CS2，CS3，CS4，CS5，CS6 的異步復(fù)位端R相連；
串行時(shí)鐘信號(hào)CLKS與CSO，CSl，CS2, CS 3，CS4，CS5, CS6的時(shí)鐘信號(hào)端C相連，設(shè)置信號(hào)和寄存器CS6的輸出信號(hào)CS[6]作為第一或門的輸入信號(hào)，第一或門的輸出信號(hào)和重置信號(hào)作為第一與門的輸入信號(hào)，第一與門的輸出信號(hào)作為寄存器CSO的輸入；寄存器CSO的輸出信號(hào)CS
作為寄存器CSl的輸入；寄存器CSl的輸出信號(hào)CS [1]作為寄存器CS2的輸入；寄存器CS2的輸出信號(hào)CS [2]作為寄存器CS3的輸入；寄存器CS 3的輸出信號(hào)CS [3]和J信號(hào)作為第二與門的輸入；將第二與門的輸出信號(hào)作為寄存器CS4的輸入；寄存器CS4的輸出信號(hào)CS [4]作為寄存器CS5的輸入；寄存器CS5的輸出信號(hào)CS[5]作為第二或門的一個(gè)輸入；將寄存器CS3的輸出信號(hào)CS[3]和J信號(hào)作為第三與門的輸入，第三與門的輸出信號(hào)作為第二或門的另一個(gè)輸入； 將第二或門的輸出信號(hào)作為寄存器CS6的輸入；將寄存器CS6的輸出信號(hào)CS[6]作為第一或門的一個(gè)輸入信號(hào)。較優(yōu)地，所述時(shí)鐘沿監(jiān)測(cè)器采用觸發(fā)器電路，包括4個(gè)寄存器和一個(gè)與門，4個(gè)寄存器分別用DTO，DT1，DT2，DT3表示，異步復(fù)位/置位信號(hào)RST分別與DTO，DT1，DT2，DT3異步復(fù)位端R相連；串行時(shí)鐘信號(hào)CLKS與DTO，DTl，DT2，DT3的時(shí)鐘信號(hào)端C相連；并行時(shí)鐘信號(hào)CLKP與DTO和DTl的數(shù)據(jù)輸入端D相連；寄存器DTO的反相數(shù)據(jù)輸出端0與寄存器DT2的數(shù)據(jù)輸入端D相連，寄存器CSO的輸出信號(hào)CS
與寄存器DT2的使能控制信號(hào)端E相連；寄存器DT2的數(shù)據(jù)輸出端Q的輸出信號(hào)為JO ；寄存器DTl的數(shù)據(jù)輸出端Q的輸出信號(hào)為Jl ；JO和Jl作為與門的輸入，與門的輸出信號(hào)與寄存器DT3的數(shù)據(jù)輸入端D相連；寄存器CS2的輸出信號(hào)CS [2]與寄存器DT3的使能控制信號(hào)端E相連，寄存器DT3 的數(shù)據(jù)輸出端Q的輸出信號(hào)為J。為實(shí)現(xiàn)本發(fā)明目的還一種串行時(shí)序控制器的驅(qū)動(dòng)平板低壓差分信號(hào)接口電路，其特征在于，包括一所述的串行時(shí)序控制器。較優(yōu)地，所述的驅(qū)動(dòng)平板低壓差分信號(hào)接口電路，包括至少兩個(gè)以上跨異步時(shí)鐘域并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，所述跨異步時(shí)鐘域并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置共用同一個(gè)所述的串行時(shí)序控制器。本發(fā)明的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置，可以用于實(shí)時(shí)不間斷的數(shù)據(jù)流處理應(yīng)用，在相同工藝器件庫(kù)的條件下，本發(fā)明的電路裝置可以用更小的電路面積和功耗去實(shí)現(xiàn)更高的電路速度。進(jìn)一步地，本發(fā)明的電路裝置和方法實(shí)時(shí)循環(huán)地監(jiān)測(cè)，可以及時(shí)準(zhǔn)確地去糾正某一些在突發(fā)干擾下引起的時(shí)序安全問(wèn)題，相比之下，只利用同步復(fù)位信號(hào)來(lái)調(diào)整數(shù)據(jù)傳輸時(shí)間點(diǎn)的方式，并不具備嚴(yán)格的時(shí)序上的安全保障，雖然他在大多數(shù)電路運(yùn)行中或許不會(huì)遇見(jiàn)問(wèn)題，但其可靠性相對(duì)要差一些。


圖1是本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法流程圖；圖2是本發(fā)明實(shí)施例的一種觸發(fā)器結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置示意圖；圖4是圖3中并行數(shù)據(jù)緩存器的觸發(fā)器DO結(jié)構(gòu)示意圖；圖5是圖3中并行數(shù)據(jù)同步器的觸發(fā)器DSO結(jié)構(gòu)示意圖；圖6是圖3中串行時(shí)序控制器中的狀態(tài)機(jī)的狀態(tài)示意圖；圖7是圖3中串行時(shí)序控制器中的狀態(tài)機(jī)結(jié)構(gòu)示意圖；圖8是圖7中實(shí)現(xiàn)SETl信號(hào)的電路結(jié)構(gòu)示意圖；圖9是圖7中實(shí)現(xiàn)RESETO信號(hào)的電路結(jié)構(gòu)示意圖；圖10是圖7中狀態(tài)機(jī)正常工作時(shí)的狀態(tài)示意圖；圖11是圖3中串行時(shí)序控制器中的時(shí)鐘沿監(jiān)測(cè)器結(jié)構(gòu)示意圖；圖12是用串行時(shí)鐘信號(hào)CLKS對(duì)并行時(shí)鐘信號(hào)CLKP進(jìn)行丈量的時(shí)間區(qū)段示意圖；圖13是圖3中串行數(shù)據(jù)輸出器結(jié)構(gòu)示意圖；圖14是并行時(shí)鐘沿CLKP對(duì)應(yīng)于并行數(shù)據(jù)和串行時(shí)鐘信號(hào)CLKS示意圖；圖15是并行數(shù)據(jù)緩存器的觸發(fā)器DO和并行數(shù)據(jù)同步器DSO之間連接結(jié)構(gòu)示意圖；圖16是并行時(shí)鐘信號(hào)CLKP的時(shí)延及安全時(shí)間區(qū)段示意圖；圖17是以2TS為時(shí)間區(qū)段的安全時(shí)間區(qū)段示意圖；圖18是本發(fā)明實(shí)施例中時(shí)鐘沿監(jiān)測(cè)器A、B兩個(gè)電路運(yùn)行結(jié)果示意圖。
具體實(shí)施例方式為了使本發(fā)明的發(fā)明目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。實(shí)施例一本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，如圖1所示，包括如下步驟步驟S100，輸入的數(shù)據(jù)流被采用與其同步的并行時(shí)鐘信號(hào)CLKP所控制的并行數(shù)據(jù)緩存器緩存；步驟S200，與串行時(shí)鐘信號(hào)CLKS同步的并行數(shù)據(jù)同步器2，在與串行數(shù)據(jù)輸出器 4同步的串行時(shí)鐘信號(hào)CLKS，以及串行時(shí)序控制器3發(fā)出的使能控制信號(hào)CS的控制下，通過(guò)連接并行數(shù)據(jù)緩存器1和并行數(shù)據(jù)同步器2的第一數(shù)據(jù)總線，實(shí)時(shí)周期性采樣抓取并行數(shù)據(jù)緩存器1中的數(shù)據(jù)到并行數(shù)據(jù)同步器2中存儲(chǔ)；所述串行時(shí)鐘信號(hào)CLKS的頻率是并行時(shí)鐘信號(hào)CLKP的頻率的N倍，其中，N為不小于3的整數(shù)；而且，并行時(shí)鐘信號(hào)CLKP和串行時(shí)鐘信號(hào)CLKS為異步時(shí)鐘信號(hào)；與所述步驟S200同時(shí)，所述串行時(shí)序控制器周期性循環(huán)地在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)域的不定態(tài)；當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中的步驟；與CLKP同步的數(shù)據(jù)流只在CLKP的時(shí)鐘沿后的一小段時(shí)間內(nèi)才發(fā)生轉(zhuǎn)變，這個(gè)小段時(shí)間被稱為CLKP時(shí)鐘域的數(shù)據(jù)轉(zhuǎn)變區(qū)，在數(shù)據(jù)轉(zhuǎn)變區(qū)抓取該數(shù)據(jù)流被認(rèn)為是不可靠的， 本發(fā)明實(shí)施例將數(shù)據(jù)轉(zhuǎn)變區(qū)的時(shí)域區(qū)段稱之為不定態(tài)；而其外的時(shí)域區(qū)段內(nèi)數(shù)據(jù)穩(wěn)定不變，本發(fā)明實(shí)施例將數(shù)據(jù)轉(zhuǎn)變區(qū)之外的時(shí)間區(qū)段稱為定態(tài)。所述并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段為包含并行時(shí)鐘信號(hào)CLKP的時(shí)間沿的時(shí)間區(qū)段；所述時(shí)間沿為并行時(shí)鐘信號(hào)CLKP的上升沿或者下降沿。作為一種可實(shí)施方式，設(shè)所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期為TP，所述串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期為TS，則時(shí)間區(qū)段為小于TP，且為TS的整數(shù)倍。較佳地，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即時(shí)間區(qū)段=2TS。所述串行時(shí)序控制器3在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿；所述串行時(shí)序控制器3首先利用串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期為標(biāo)尺在時(shí)間域上對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行定位，判別出并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，從而在抓取數(shù)據(jù)時(shí)直接避開(kāi)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿區(qū)段附近的范圍，也就避開(kāi)了并行數(shù)據(jù)緩存器1的數(shù)據(jù)轉(zhuǎn)變時(shí)間區(qū)段，從而避免抓取到錯(cuò)誤數(shù)據(jù)，并可以在最短時(shí)間里開(kāi)始啟動(dòng)可靠的跨時(shí)鐘域的實(shí)時(shí)不間斷的數(shù)據(jù)流傳遞。本發(fā)明實(shí)施例中，一般地，在跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流轉(zhuǎn)換傳輸裝置中，串行數(shù)據(jù)4的串行時(shí)鐘信號(hào)CLKS比并行數(shù)據(jù)的并行時(shí)鐘信號(hào)CLKP要快很多，所以可以使用串行時(shí)鐘信號(hào)CLKS來(lái)對(duì)并行時(shí)鐘信號(hào)CLKP的電平變化進(jìn)行抓取，根據(jù)連續(xù)的抓取結(jié)果定位并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿的大致區(qū)段。本發(fā)明實(shí)施例中，還利用電路的相關(guān)時(shí)鐘沿和數(shù)據(jù)轉(zhuǎn)變點(diǎn)在時(shí)域上靠近的關(guān)聯(lián)性，在抓取數(shù)據(jù)時(shí)直接避開(kāi)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿的附近范圍的時(shí)間區(qū)段，也就間接避開(kāi)了并行數(shù)據(jù)緩存器1的數(shù)據(jù)轉(zhuǎn)變時(shí)間區(qū)段，從而避免異步傳遞時(shí)抓到錯(cuò)誤數(shù)據(jù)。作為一種可實(shí)施方式，所述周期性循環(huán)的循環(huán)周期的長(zhǎng)度為并行時(shí)鐘信號(hào)CLKP 的時(shí)鐘周期的整數(shù)倍；較佳地，所述整數(shù)倍的最小值為1。作為一種可實(shí)施方式，所述利用串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期為標(biāo)尺在時(shí)間域上對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行定位，判別出并行時(shí)鐘信號(hào)CLKP的時(shí)間沿，包括如下步驟采用觸發(fā)器電路來(lái)判別并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，所述觸發(fā)器時(shí)鐘端連接串行時(shí)鐘信號(hào)CLKS端，所述觸發(fā)器輸入數(shù)據(jù)端連接并行時(shí)鐘信號(hào)CLKP端，即把并行時(shí)鐘信號(hào) CLKP當(dāng)成一個(gè)普通的電平信號(hào)看待，在串行時(shí)序控制器3的使能控制信號(hào)CS的控制下，串行時(shí)鐘信號(hào)CLKS對(duì)并行時(shí)鐘信號(hào)CLKP這個(gè)電平信號(hào)進(jìn)行抓取，通過(guò)觸發(fā)器輸出端的電平變化將并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿所處的時(shí)間域上的區(qū)段范圍的信息有效地傳遞到串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域。作為一種可實(shí)施方式，設(shè)Q為所述觸發(fā)器的輸出端，當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為0，而在隨后的第m+n個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為1時(shí)，則判別并行時(shí)鐘信號(hào)CLKP至少有一個(gè)上升沿在時(shí)間域上處于m和m+n個(gè)串行時(shí)鐘信號(hào)CLKS 的時(shí)鐘沿之間；當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為1，而在隨后的第m+n個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘沿后為0時(shí)，這表示并行時(shí)鐘信號(hào)CLKP至少有一個(gè)下降沿在時(shí)間域上處于m個(gè)和m+n個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿之間；其中，m和η為正整數(shù)。當(dāng)η = 1時(shí)，可以得到，當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘沿后為0，而在隨后的第m+1個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘沿后為1時(shí)，這表示并行時(shí)鐘信號(hào)CLKP的上升沿在時(shí)間域上處于m和m+1個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿兩者之間；當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為1，而在隨后的第m+1個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘沿后為0 時(shí)，這表示并行時(shí)鐘信號(hào)CLKP的下降沿在時(shí)間域上處于m個(gè)和m+1個(gè)串行時(shí)鐘信號(hào)CLKS 時(shí)鐘沿兩者之間。作為一種可實(shí)施方式，如圖2所示，觸發(fā)器的時(shí)鐘端C連接到串行時(shí)鐘信號(hào)CLKS ； 復(fù)位端R連接異步復(fù)位信號(hào)RST ；使能端連接到串行時(shí)序控制器3的使能控制信號(hào)EN ；數(shù)據(jù)輸入端連接到并行時(shí)鐘信號(hào)CLKP ；Q為觸發(fā)器的數(shù)據(jù)輸出端。進(jìn)一步地，設(shè)所述并行時(shí)鐘信號(hào)CLKP的占空比k，則n/N < k < (N-n) /N。較佳地，當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器3周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中，包括如下步驟如果判別結(jié)果為并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，則所述并行數(shù)據(jù)同步器2對(duì)并行數(shù)據(jù)緩存器1的數(shù)據(jù)進(jìn)行抓取的抓取時(shí)刻(即抓取操作的時(shí)間點(diǎn))可能會(huì)碰到并行數(shù)據(jù)緩存器1的數(shù)據(jù)轉(zhuǎn)變時(shí)間區(qū)段，那么抓取的數(shù)據(jù)可能面臨出現(xiàn)錯(cuò)誤的風(fēng)險(xiǎn)，則串行時(shí)序控制器3 重新調(diào)整異步數(shù)據(jù)采樣抓取的抓取時(shí)刻，即串行時(shí)序控制器3具有自適應(yīng)恢復(fù)功能。較佳地，由于輸入的并行數(shù)據(jù)流的同步時(shí)鐘為并行時(shí)鐘信號(hào)CLKP，而輸出的串行數(shù)據(jù)流的時(shí)鐘為CLKS，因此，并行數(shù)據(jù)流數(shù)據(jù)的位寬不小于3。步驟S300，在串行時(shí)序控制器3的控制下，串行數(shù)據(jù)輸出器4通過(guò)第二數(shù)據(jù)總線， 串行讀取所述并行數(shù)據(jù)同步器2的所述數(shù)據(jù)流數(shù)據(jù)并輸出。本發(fā)明跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，在跨異步的時(shí)鐘域上并行數(shù)據(jù)向串行數(shù)據(jù)的實(shí)時(shí)轉(zhuǎn)換過(guò)程中，在時(shí)鐘域上直接對(duì)并行數(shù)據(jù)的并行時(shí)鐘信號(hào)CLKP時(shí)鐘進(jìn)行區(qū)段定位，并且對(duì)定位進(jìn)行周期性重復(fù)的控制操作，控制并行數(shù)據(jù)轉(zhuǎn)換到串行數(shù)據(jù)的出錯(cuò)率，提高轉(zhuǎn)換的可靠性。實(shí)施例二如圖3所示，本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，包括并行數(shù)據(jù)緩存器1，并行數(shù)據(jù)同步器2，串行時(shí)序控制器3和串行數(shù)據(jù)輸出器4 ；所述并行數(shù)據(jù)緩存器1與所述并行數(shù)據(jù)同步器2之間通過(guò)與并行數(shù)據(jù)位寬相同的第一數(shù)據(jù)總線(并行數(shù)據(jù)總線)連接；所述并行數(shù)據(jù)同步器2與所述串行時(shí)序控制器3之間通過(guò)與并行數(shù)據(jù)位寬相同的控制總線連接；所述并行數(shù)據(jù)同步器2與所述串行數(shù)據(jù)輸出器4之間通過(guò)與串行數(shù)據(jù)位寬相同的第二數(shù)據(jù)總線連接；作為一種可實(shí)施方式，本發(fā)明實(shí)施例的并行時(shí)鐘信號(hào)CLKP和串行時(shí)鐘信號(hào)CLKS 可以由外部電路的鎖相環(huán)(Phase Locked Loop, PLL)及分頻電路分別產(chǎn)生。
其中，并行時(shí)鐘信號(hào)CLKP的頻率是串行時(shí)鐘信號(hào)CLKS的頻率的N倍，兩者的時(shí)鐘相位無(wú)關(guān)聯(lián)，相位關(guān)系是未知的；較佳地，并行時(shí)鐘信號(hào)的占空比可為2/N 5/N，更佳地， 為3/N，對(duì)串行時(shí)鐘信號(hào)的占空比無(wú)特別要求，只要能夠驅(qū)動(dòng)觸發(fā)器工作即可。其中，所述占空比(Duty Ratio)的含義為在一串理想的脈沖序列中(如方波)， 正脈沖的持續(xù)時(shí)間與脈沖總周期的比值。RST是異步復(fù)位信號(hào)，其從外部LVDS接口電路中的異步復(fù)位電路控制輸入；DATAP是位寬為I比特(bit)的并行輸入數(shù)據(jù)(信號(hào))，其中，I = N。DATAS是位寬為1比特(bit)的串行輸出數(shù)據(jù)(信號(hào))；B [1-1:0]是并行數(shù)據(jù)緩存器1和并行數(shù)據(jù)同步器2之間的并行數(shù)據(jù)總線；S[I-1:0]是并行數(shù)據(jù)同步器2與串行數(shù)據(jù)輸出器4之間的第二數(shù)據(jù)總線；CS[I-1:0]是串行時(shí)序控制器3產(chǎn)生的控制信號(hào)。所述并行數(shù)據(jù)緩存器1，用于緩存與并行時(shí)鐘信號(hào)同步的輸入數(shù)據(jù)流；所述并行數(shù)據(jù)同步器2，用于在串行時(shí)序控制器3的控制下，通過(guò)第一數(shù)據(jù)總線實(shí)時(shí)周期性地從并行數(shù)據(jù)緩存器1中采樣抓取得到與串行時(shí)鐘信號(hào)同步的數(shù)據(jù)流數(shù)據(jù)；所述串行時(shí)序控制器3，用于通過(guò)控制總線，向所述并行數(shù)據(jù)同步器2輸出控制信號(hào)，控制并行數(shù)據(jù)同步器2實(shí)時(shí)在抓取時(shí)刻從并行數(shù)據(jù)緩存器1中采樣抓取得到數(shù)據(jù)流數(shù)據(jù)；并在抓取時(shí)刻處于并行時(shí)鐘的不定態(tài)的時(shí)間區(qū)段之間時(shí)，循環(huán)周期性調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘的定態(tài)的時(shí)間區(qū)段中；較佳地，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即所述時(shí)間區(qū)段為2TS。作為另一種可實(shí)施的方式，使CLKS的占空比很接近0. 5并且同時(shí)使用CLKS的上升沿和下降沿，那么丈量的時(shí)間最小單位可以是TS/2。所述串行數(shù)據(jù)輸出器4，用于在串行時(shí)序控制器3的控制下，通過(guò)第二數(shù)據(jù)總線， 串行讀取所述并行數(shù)據(jù)同步器2的所述數(shù)據(jù)流數(shù)據(jù)并輸出。下面詳細(xì)說(shuō)明本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置的各個(gè)器件的結(jié)構(gòu)(一)并行數(shù)據(jù)緩存器1作為一種可實(shí)施方式，本發(fā)明實(shí)施例的并行數(shù)據(jù)緩存器1，由一組觸發(fā)器 D[I-1:0]組成，所述觸發(fā)器D[I-1:0]的個(gè)數(shù)I與輸入并行數(shù)據(jù)的位寬相同。所述第i (i = 0，1，. . .，1-1)個(gè)觸發(fā)器Di包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端R ；第i個(gè)觸發(fā)器Di的數(shù)據(jù)輸入端D連接到外部輸入數(shù)據(jù)線DATAP [i]，數(shù)據(jù)輸出端Q 連接到第一數(shù)據(jù)線B [i]，時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP端，異步復(fù)位端連接到信號(hào)復(fù)位控制信號(hào)RST端。本發(fā)明實(shí)施例中，作為一種可實(shí)施方式，設(shè)DATAP的位寬是7，則觸發(fā)器的個(gè)數(shù)也是 I = 7，分別為 DO, Dl, D2, D3, D4, D5, D6。作為一種可實(shí)施方式，如圖4所示，為觸發(fā)器D0，其數(shù)據(jù)輸入端D連接到外部輸入數(shù)據(jù)線DATAP
，其數(shù)據(jù)輸出端Q連接到第一數(shù)據(jù)線B
，其時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP端，其異步復(fù)位端R連接到復(fù)位控制信號(hào)RST端。
(二)并行數(shù)據(jù)同步器2作為一種可實(shí)施方式，本發(fā)明實(shí)施例的并行數(shù)據(jù)同步器2，也是由一組觸發(fā)器DS 組成，所述觸發(fā)器DS的個(gè)數(shù)I與第一數(shù)據(jù)總線B [1-1:0]的位寬相同。所述第i (i = 0，1，. . .，1-1)個(gè)觸發(fā)器DSi包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端R ；第i個(gè)觸發(fā)器DSi的數(shù)據(jù)輸入端D連接到第一數(shù)據(jù)線B [i]，數(shù)據(jù)輸出端Q連接到數(shù)據(jù)線S [i]，時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS端，異步復(fù)位端R連接到信號(hào)復(fù)位控制信號(hào)RST端；第i個(gè)觸發(fā)器DSi還包括使能控制信號(hào)端E，所述第i個(gè)觸發(fā)器的使能控制信號(hào)端 E連接到控制信號(hào)CS[i]端。本發(fā)明實(shí)施例中，設(shè)第一數(shù)據(jù)總線B[I_1]的位寬為7，則觸發(fā)器的個(gè)數(shù)也為I = 7，分別為 DSO, DSl, DS2, DS3, DS4, DS5, DS6。作為一種可實(shí)施方式，如圖5所示，是并行數(shù)據(jù)同步器2的其中一個(gè)觸發(fā)器DS0，其數(shù)據(jù)輸入端D連接到數(shù)據(jù)線虹0]，其數(shù)據(jù)輸出端Q連接到數(shù)據(jù)線S W]，其時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS端，其異步復(fù)位端R連接到信號(hào)復(fù)位控制控制號(hào)RST端，其使能控制信號(hào)端E連接到控制信號(hào)CS
端；(三)串行時(shí)序控制器3作為一種可實(shí)施方式，本發(fā)明實(shí)施例的串行時(shí)序控制器3，包括一狀態(tài)機(jī)和一時(shí)鐘沿監(jiān)測(cè)器。所述狀態(tài)機(jī)，用于向所述并行數(shù)據(jù)同步器2輸出使能控制信號(hào)CS，控制并行數(shù)據(jù)同步器2在抓取時(shí)刻從并行數(shù)據(jù)緩存器1中抓取得到數(shù)據(jù)流數(shù)據(jù)；當(dāng)所述時(shí)鐘沿監(jiān)測(cè)器判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器3周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述時(shí)鐘沿監(jiān)測(cè)器，用于在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP 的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿。其中，作為一種可實(shí)施方式，狀態(tài)機(jī)的狀態(tài)如圖6所示，狀態(tài)機(jī)的狀態(tài)數(shù)量等于并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期TP相對(duì)于串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的倍數(shù)，因此，該狀態(tài)機(jī)I個(gè)狀態(tài)ST [1-1:0]；本發(fā)明實(shí)施例中，設(shè)I = 7，則狀態(tài)機(jī)有STO，ST1，ST2，ST3，ST4，ST5，ST6共7個(gè)狀態(tài)；所述狀態(tài)機(jī)設(shè)置四個(gè)狀態(tài)跳轉(zhuǎn)條件，分別為RST*、FR、JF、JB。其中RST*表示復(fù)位信號(hào)RST的有效電平來(lái)臨；FR表示復(fù)位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨；JF表示復(fù)位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨， 同時(shí)來(lái)自所述時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)JSo;JB表示復(fù)位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨， 同時(shí)時(shí)鐘沿監(jiān)測(cè)器輸出的判別信號(hào)J為1。如圖6所示，當(dāng)復(fù)位信號(hào)RST有效時(shí)，無(wú)論狀態(tài)機(jī)處于哪一種狀態(tài)，都會(huì)被復(fù)位到狀態(tài)STO ；而當(dāng)復(fù)位信號(hào)RST —直處于無(wú)效電平，并且時(shí)鐘沿監(jiān)測(cè)器輸出的判別信號(hào)J = 0時(shí)，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的狀態(tài)沿著逆時(shí)針?lè)较蛱D(zhuǎn)，不斷地周期循環(huán)STO => STl => ST2 => ST3 = > ST4 = > ST5 = > ST6 = > STO從而，狀態(tài)機(jī)電路的狀態(tài)構(gòu)成一個(gè)完整的循環(huán)周期。作為一種可實(shí)施方式，較佳地，狀態(tài)機(jī)可以采用帶自動(dòng)恢復(fù)功能的計(jì)數(shù)器或者帶自動(dòng)恢復(fù)功能的移位寄存器來(lái)實(shí)現(xiàn)，使用one-hot coding為所述串行輸出電路提供控制信號(hào)。作為一種可實(shí)施方式，本發(fā)明實(shí)施例的狀態(tài)機(jī)電路以自動(dòng)恢復(fù)的循環(huán)移位寄存器實(shí)現(xiàn)，其包括與輸入并行數(shù)據(jù)位寬相同的I個(gè)觸發(fā)器，設(shè)DATAP的位寬是7，則觸發(fā)器的個(gè)數(shù)也是I = 7，分別為CSO, CSl, CS2，CS3，CS4，CS5，CS6 ；以及兩個(gè)或門和三個(gè)與門。如圖6所示，為狀態(tài)機(jī)的一種可實(shí)施方式，對(duì)于7比特(bit)位寬的控制總線 csw:o]，則在狀態(tài) ST0，CS [6:0] =7，bl000000 ；
在狀態(tài) ST1，CS [6:0] = 7，b0100000 ；
在狀態(tài) ST2，CS [6:0] =7，b0010000 ；
在狀態(tài) ST3，CS [6:0] =7，b0001000 ；
在狀態(tài) ST4，CS [6:0] =7，b0000100 ；
在狀態(tài) ST5，CS [6:0] =7，b0000010 ；
在狀態(tài) ST6，CS [6:0] =7，bOOOOOOl ；
如圖7所示，其中RST為異步復(fù)位或置位信號(hào)(其連接到觸發(fā)器R端就是復(fù)位信
號(hào)，連接到觸發(fā)器S端就是置位信號(hào))，CLKS為時(shí)鐘信號(hào)；J信號(hào)為時(shí)鐘沿監(jiān)測(cè)器輸出判別信號(hào)；CS
、CS [1]、CS [2]、CS [3]、CS [4]、CS [5]、CS [6]分別是7個(gè)觸發(fā)器的輸出信號(hào)，也是提供給其他電路單元模塊的控制信號(hào)。對(duì)于圖7 中的 SETl 信號(hào)，有 SETl = (CS
|CS[1] CS[2] CS[3] CS[4] CS[5] CS [6])；如圖8所示，是由或門和或非門組成的一個(gè)電路實(shí)現(xiàn)SETl信號(hào)的例子。對(duì)于圖7 中的 RESETO 信號(hào)，有 RESETO = CS
|CS[1] CS[2] CS[3] CS[4] CS[5 ]；如圖9所示，是由或門組成的一個(gè)電路實(shí)現(xiàn)RESETO信號(hào)的例子。正常工作時(shí)，圖7中的七個(gè)觸發(fā)器(移位寄存器)只有一個(gè)輸出為“1”，其余為0， 并且這個(gè)“ 1 ”循環(huán)移位，如圖10所示。如果電路受到干擾，則當(dāng)所有CS W 0] = 7 ’ bOOOOOOO 時(shí)，SETl信號(hào)會(huì)使得控制信號(hào)CS
= 1，重新進(jìn)入正確的工作狀態(tài)；而當(dāng)七個(gè)觸發(fā)器(移位寄存器)中輸出為“1”的寄存器不少于兩個(gè)“1”時(shí)，RESETO的信號(hào)會(huì)把多余的“1”逐步消除，最后只剩下一個(gè)“1”，從而也使得電路恢復(fù)到正確的工作狀態(tài)。因此該狀態(tài)機(jī)電路是能在錯(cuò)誤狀態(tài)下自動(dòng)恢復(fù)的。下面詳細(xì)說(shuō)明本發(fā)明實(shí)施例的時(shí)鐘沿監(jiān)測(cè)器作為一種可實(shí)施方式，本發(fā)明實(shí)施例的時(shí)鐘沿監(jiān)測(cè)器，如圖11所示，由四個(gè)觸發(fā)器DT0、DT1、DT2、DT3，以及一個(gè)與門構(gòu)成。這樣，異步串行時(shí)鐘信號(hào)CLKS電平在所述時(shí)鐘沿監(jiān)測(cè)器的傳遞，至少經(jīng)過(guò)兩級(jí)觸發(fā)器，從而也消除了亞穩(wěn)態(tài)。
根據(jù)所述時(shí)序控制器可知，CS控制信號(hào)是one-hot coding，在一般工作狀態(tài)下， CS[i]為周期是I倍TS的周期信號(hào)，并且占空比為1/N，高電平脈沖的寬度為一個(gè)TS。其中，i為整數(shù)，0 ( i ( 1-1，TS為串行時(shí)鐘信號(hào)CLKS的周期。較佳地，在本發(fā)明實(shí)施例中，在電路里能準(zhǔn)確丈量時(shí)間的最小單位是串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS，所以本發(fā)明實(shí)施例中，采用TS來(lái)做時(shí)間區(qū)段的單位，如圖12所示。所述并行數(shù)據(jù)緩存器1和并行數(shù)據(jù)同步器2之間的數(shù)據(jù)通路的電路時(shí)延Tdly不超過(guò)η個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期，即η · TS > Tdly_min，其中η是小于Ν/2的正整數(shù)，不同的實(shí)施案例中η值可以不同，TS為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期，η為正整數(shù)，η
Ij 2 j 3 j · · · ο較佳地，所述時(shí)鐘沿監(jiān)測(cè)器監(jiān)測(cè)的將并時(shí)時(shí)鐘信號(hào)CKLP的時(shí)間域以時(shí)間區(qū)段2TS 進(jìn)行分割。(四)串行數(shù)據(jù)輸出器4串行時(shí)鐘信號(hào)CLKS在one-hot coding控制信號(hào)CS [6 0]的控制下，把同步時(shí)鐘域的數(shù)據(jù)S[6:0]從低位到高位，按順序串行輸出，如圖13所示。作為一種可實(shí)施方式，本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置中，所述串行數(shù)據(jù)輸出器4，包括7個(gè)與門，6個(gè)或門和1個(gè)觸發(fā)器DAS。第一與門的輸入是CS
和S [5]，第二與門的輸入是CS [1]和禮6]，第三與門的輸入是CS [2]和S
，第四與門的輸入是CS[3]和S[l]，第五與門的輸入是CS [4]和S [2]，第六與門的輸入是CS [5]和S [3]，第一與門的輸入是CS
和S [4]；第一與門和第二與門的輸出與第一或門相連，第三與門和第四與門的輸出與第二或門相連，第五與門和第六與門的輸出與第三或門相連；第一或門和第二或門的輸出與第四或門相連，第三或門和第六與門的輸出與第五或門相連；第四或門和第五或門的輸出與第六或門相連；第六或門的輸出與觸發(fā)器DAS的數(shù)據(jù)輸入端D相連，串行時(shí)鐘信號(hào)CLKS與觸發(fā)器 DAS的時(shí)鐘信號(hào)端C相連，異步復(fù)位/置位信號(hào)RST與觸發(fā)器DAS的復(fù)位端R相連。在串行時(shí)鐘信號(hào)CLKS在獨(dú)熱編碼(又稱一位有效編碼，one-hot coding)控制信號(hào)CSW:0]的控制下，串行數(shù)據(jù)輸出器4把同步時(shí)鐘域的數(shù)據(jù)S[6:0]從低位到高位，按順序串行輸出。通過(guò)本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，因?yàn)槎ㄎ徊⑿袝r(shí)鐘信號(hào)CLKP的時(shí)鐘沿的操作是可以在小于一個(gè)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期TP的時(shí)間內(nèi)完成的，定位的同時(shí)就即刻可以根據(jù)判別結(jié)果選擇馬上傳遞數(shù)據(jù)，所以最短情形下可以在2個(gè)TS時(shí)間后就得到第一個(gè)輸出的串行數(shù)據(jù)，在最短的時(shí)間里完成可靠的跨時(shí)鐘域的實(shí)時(shí)不間斷的數(shù)據(jù)流傳遞。
實(shí)施例三下面以一種驅(qū)動(dòng)平板顯示的LVDS接口電路中的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置為例，進(jìn)一步詳細(xì)說(shuō)明本發(fā)明的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置。如圖3所示，在本實(shí)施例中，以驅(qū)動(dòng)平板顯示的LVDS接口電路中的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置為例，對(duì)本發(fā)明實(shí)施例跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置進(jìn)行說(shuō)明，但是，應(yīng)當(dāng)說(shuō)明的是，本發(fā)明的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，同樣適用于其他各種包括跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置的接口電路。作為一種LVDS接口電路的一種數(shù)據(jù)傳輸通道，其中包括一跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其將與并行時(shí)鐘信號(hào)CLKP同步的7比特(bit)位寬的實(shí)時(shí)不間斷的并行數(shù)據(jù)流轉(zhuǎn)換成與串行時(shí)鐘信號(hào)CLKS同步的1比特(bit)的串行實(shí)時(shí)不間斷的數(shù)據(jù)流。本發(fā)明的驅(qū)動(dòng)平板顯示的低壓差分信號(hào)(Low-Voltage Differential Signaling, LVDS)接口電路的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置中，并行數(shù)據(jù)緩存器1 (即第一存儲(chǔ)電路)的輸入為與并行時(shí)鐘信號(hào)CLKP同步的7bit (比特)位寬的并行輸入數(shù)據(jù)(用DATAP [6:0]表示)。作為一種可實(shí)施方式，如圖3所示，本發(fā)明實(shí)施例的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，包括并行數(shù)據(jù)緩存器1，并行數(shù)據(jù)同步器2，串行時(shí)序控制器3和串行數(shù)據(jù)輸出器4;RST是異步復(fù)位信號(hào)，其從外部LVDS接口電路中的異步復(fù)位電路控制輸入；DATAP是位寬為7比特(bit)的并行輸入數(shù)據(jù)(信號(hào))；DATAS是位寬為1比特(bit)的串行輸出數(shù)據(jù)(信號(hào))；B[6:0]是并行數(shù)據(jù)緩存器1和并行數(shù)據(jù)同步器2之間的并行數(shù)據(jù)總線；S[6:0]是并行數(shù)據(jù)同步器2與串行數(shù)據(jù)輸出器4之間的第二數(shù)據(jù)總線；CS[6:0]是串行時(shí)序控制器3產(chǎn)生的控制信號(hào)。所述并行數(shù)據(jù)緩存器1與所述并行數(shù)據(jù)同步器2之間通過(guò)與并行數(shù)據(jù)位寬相同的并行數(shù)據(jù)總線虹6:0](第一數(shù)據(jù)總線)連接；所述并行數(shù)據(jù)同步器2與所述串行時(shí)序控制器3之間通過(guò)控制總線連接；所述并行數(shù)據(jù)同步器2與所述串行數(shù)據(jù)輸出器4之間通過(guò)與串行數(shù)據(jù)位寬相同的第二數(shù)據(jù)總線連接；作為一種可實(shí)施方式，本發(fā)明實(shí)施例的并行時(shí)鐘信號(hào)CLKP和串行時(shí)鐘信號(hào)CLKS 可以由外部LVDS電路的鎖相環(huán)(Phase Locked Loop, PLL)及分頻電路分別產(chǎn)生。其中，串行時(shí)鐘信號(hào)CLKS的頻率是并行時(shí)鐘信號(hào)CLKP的頻率的7倍，兩者的時(shí)鐘相位無(wú)關(guān)聯(lián)，相位關(guān)系是未知的；并行時(shí)鐘信號(hào)的占空比可為2/7 5/7，較佳地，為3/7，對(duì)串行時(shí)鐘信號(hào)的占空比無(wú)特別要求，只要能夠驅(qū)動(dòng)觸發(fā)器工作即可。所述時(shí)鐘沿監(jiān)測(cè)器監(jiān)測(cè)的將并時(shí)時(shí)鐘信號(hào)CKLP的時(shí)間域以時(shí)間區(qū)段2TS進(jìn)行分割。在這一實(shí)施例中，以跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置中所有的觸發(fā)器都是以上升沿觸發(fā)為例進(jìn)行說(shuō)明，但應(yīng)當(dāng)可以理解的是，也可以在下降沿觸發(fā)。本發(fā)明實(shí)施例的跨異步時(shí)鐘域的實(shí)時(shí)數(shù)據(jù)流轉(zhuǎn)換傳輸裝置，使與并行時(shí)鐘信號(hào) CLKP同步的輸入數(shù)據(jù)流DATAP [6:0]成為與串行時(shí)鐘信號(hào)CLKS同步的輸出數(shù)據(jù)流；并行時(shí)鐘信號(hào)CLKP和串行時(shí)鐘信號(hào)CLKS是異步的且并行時(shí)鐘信號(hào)CLKP周期TP是串行時(shí)鐘信號(hào) CLKS周期TS的7倍；如圖3所示，本實(shí)施例的跨異步時(shí)鐘域的實(shí)時(shí)數(shù)據(jù)流轉(zhuǎn)換傳輸裝置中，包含觸發(fā)器D[6:0]的第一存儲(chǔ)電路(即并行數(shù)據(jù)緩存器1)和包含觸發(fā)器DSW:0]的第二存儲(chǔ)電路 (即并行數(shù)據(jù)同步器幻之間通過(guò)第一數(shù)據(jù)線B[6:0]通信連接；第三存儲(chǔ)電路(即串行數(shù)據(jù)輸出器4)與第二存儲(chǔ)電路之間通過(guò)第二數(shù)據(jù)線S[6:0]通信連接，將與串行時(shí)鐘信號(hào)CLKS 同步的輸出數(shù)據(jù)流輸出。并行數(shù)據(jù)緩存器1由一組觸發(fā)器組成，觸發(fā)器的個(gè)數(shù)與并行輸入數(shù)據(jù)DATAP[6:0] 的位寬相同，即觸發(fā)器為7個(gè)，分別用DO，Dl, D2，D3，D4，D5，D6表示。設(shè)i為0到6的整數(shù)，對(duì)于觸發(fā)器Di，其數(shù)據(jù)輸入端D連接到數(shù)據(jù)DATAP [i]，數(shù)據(jù)輸出端Q連接到第一數(shù)據(jù)線 B[i] (7個(gè)數(shù)據(jù)線第一數(shù)據(jù)線形成第一數(shù)據(jù)總線B[6:0])，時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP，異步復(fù)位端R連接到異步復(fù)位/置位信號(hào)RST。以觸發(fā)器DO的連接關(guān)系為例，如圖17所示，觸發(fā)器DO數(shù)據(jù)輸入端D連接到數(shù)據(jù)DATAP
，數(shù)據(jù)輸出端Q連接到第一數(shù)據(jù)線B W]，時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP，異步復(fù)位端R連接到異步復(fù)位/置位信號(hào) RST。與并行時(shí)鐘信號(hào)CLKP同步的輸入并行數(shù)據(jù)流在并行時(shí)鐘信號(hào)CLKP的控制下，由并行數(shù)據(jù)緩存器1(即第一存儲(chǔ)電路)進(jìn)行抓取。即第一數(shù)據(jù)總線B[6:0]在并行時(shí)鐘信號(hào) CLKP的每個(gè)上升沿后更新，并行時(shí)鐘信號(hào)CLKP的每個(gè)周期內(nèi)，第一數(shù)據(jù)總線B [6 0]保持不變。需要找到并行時(shí)鐘信號(hào)CLKP的上升沿。并行數(shù)據(jù)同步器2由一組觸發(fā)器組成，觸發(fā)器的個(gè)數(shù)與第一數(shù)據(jù)總線B[6:0]的位寬相同，即觸發(fā)器為7個(gè)，分別用DSO, DSl, DS2，DS3，DS4，DS5，DS6表示。設(shè)i為0到6的整數(shù)，對(duì)于觸發(fā)器DSi，其數(shù)據(jù)輸入端D連接到第一數(shù)據(jù)線B [i]，數(shù)據(jù)輸出端Q連接到第二數(shù)據(jù)線S [i] (7個(gè)數(shù)據(jù)線第二數(shù)據(jù)線S [i]形成第二數(shù)據(jù)總線S [6 0])，時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS，異步復(fù)位端R連接到異步復(fù)位/置位信號(hào)RST，所有七個(gè)觸發(fā)器的使能控制信號(hào)端E都連接到使能控制信號(hào)CS [1]。以觸發(fā)器DSO的連接關(guān)系為例，觸發(fā)器DSO的數(shù)據(jù)輸入端D連接到數(shù)據(jù)B
，數(shù)據(jù)輸出端Q連接到第二數(shù)據(jù)線S W]，其時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS，其異步復(fù)位端R連接到異步復(fù)位/置位信號(hào)RST，其使能控制信號(hào)端E連接到使能控制信號(hào)CS [1]。其中，串行時(shí)序控制器3產(chǎn)生串行數(shù)據(jù)控制信號(hào)CS W 0]，選擇控制信號(hào)CS [1]作為觸發(fā)器DSi的使能控制信號(hào)；所述串行數(shù)據(jù)控制信號(hào)CSW:0]輸入到串行數(shù)據(jù)輸出器4。 可以選擇CSW:0]中的任何一個(gè)作為觸發(fā)器DSi的使能控制信號(hào)，一旦選定，則狀態(tài)機(jī)電路確定。串行時(shí)序控制器3包括狀態(tài)機(jī)電路和時(shí)鐘沿檢測(cè)器。狀態(tài)機(jī)電路和時(shí)鐘沿檢測(cè)器采用實(shí)施例四中的狀態(tài)機(jī)電路和時(shí)鐘沿檢測(cè)器，其中，狀態(tài)機(jī)的7個(gè)寄存器輸出端Q的輸出信號(hào)分別用CS W]，CS [1]，CS [2]，CS [3]，CS [4]，CS [5]，CS [6]表示，提供給并行數(shù)據(jù)同步器 2和串行數(shù)據(jù)輸出器4的控制信號(hào)。
下面以第0個(gè)觸發(fā)器對(duì)應(yīng)的傳輸電路為例，對(duì)本實(shí)施例的跨異步時(shí)鐘域的實(shí)時(shí)數(shù)
據(jù)流轉(zhuǎn)換傳輸裝置工作過(guò)程進(jìn)行描述。同理，第1，2，......6個(gè)觸發(fā)器對(duì)應(yīng)的傳輸電路
工作過(guò)程也與其相同，因此，在本發(fā)明實(shí)施例中，對(duì)第1 6個(gè)觸發(fā)器對(duì)應(yīng)的傳輸電路不再
一一詳細(xì)描述。在第0個(gè)觸發(fā)器中，數(shù)據(jù)傳遞過(guò)程如下(1)在并行時(shí)鐘信號(hào)CLKP的控制下，第一存儲(chǔ)電路的觸發(fā)器DO對(duì)輸入數(shù)據(jù)流 DATAP
進(jìn)行周期性抓取；即當(dāng)并行時(shí)鐘信號(hào)CLKP的上升沿來(lái)臨，第一存儲(chǔ)電路的觸發(fā)器DO抓取一次數(shù)據(jù)；(2)在串行時(shí)鐘信號(hào)CLKS和使能控制信號(hào)CS[1]的控制下，第二存儲(chǔ)電路的觸發(fā)器DSO周期性采樣抓取第一存儲(chǔ)電路的觸發(fā)器DO中的數(shù)據(jù)輸出。即串行時(shí)鐘信號(hào)CLKS和使能控制信號(hào)CS[1]共同控制第二存儲(chǔ)電路的觸發(fā)器DSO 抓取第一存儲(chǔ)電路的觸發(fā)器DO中的數(shù)據(jù)的時(shí)機(jī)。其中，使能控制信號(hào)由串行時(shí)序控制器3產(chǎn)生，串行時(shí)序控制器3包括狀態(tài)機(jī)和并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器。狀態(tài)機(jī)的狀態(tài)與并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器的設(shè)置相互關(guān)聯(lián)，所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器決定狀態(tài)機(jī)的工作模式。在本實(shí)施例中，狀態(tài)機(jī)的狀態(tài)如圖6所示，狀態(tài)機(jī)的正常運(yùn)行過(guò)程包括有ST0， STl, ST2, ST3, ST4, ST5, ST6 共 7 個(gè)狀態(tài)。本發(fā)明實(shí)施例中，作為一種可實(shí)施方式，本發(fā)明實(shí)施例的狀態(tài)機(jī)總共有1 個(gè)狀態(tài)，而其中的121個(gè)態(tài)屬于非正常運(yùn)行態(tài)，在本發(fā)明實(shí)施例的自動(dòng)恢復(fù)電路的作用下，非正常運(yùn)行態(tài)會(huì)在幾個(gè)時(shí)鐘周期內(nèi)進(jìn)入到正常運(yùn)行態(tài)，因此，在本發(fā)明實(shí)施例中不再一一詳細(xì)描述其他非正常運(yùn)行狀態(tài)?？刂茽顟B(tài)機(jī)狀態(tài)跳轉(zhuǎn)的條件有四個(gè)，名稱分別取為RST、FR、JF和JB。條件“RST”，表示異步復(fù)位/置位信號(hào)的有效電平來(lái)臨；條件“FR”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨；條件“JF”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為0 ；條件“JB”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS 的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為1。由圖6可知，狀態(tài)機(jī)有三種工作模式工作模式一(復(fù)位模式)當(dāng)異步復(fù)位/置位信號(hào)RST有效，無(wú)論狀態(tài)機(jī)處于哪一個(gè)狀態(tài)，都會(huì)被復(fù)位到ST0。工作模式二(循環(huán)模式)當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，并且J =0的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的狀態(tài)ST沿著逆時(shí)針?lè)较蛱D(zhuǎn)，不斷地周期循環(huán)，STO — STl — ST2 — ST3 — ST4 — ST5 — ST6 — ST0,以上構(gòu)成一個(gè)完整的循環(huán)周期。工作模式三(調(diào)整模式)當(dāng)異步復(fù)位/置位信號(hào)RST—直處于無(wú)效電平，并且J =1的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的跳轉(zhuǎn)如下，
STO — STl — ST2 — ST3 — ST6 — ST0。即當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，狀態(tài)機(jī)處于狀態(tài)ST3時(shí)，并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器輸出的判別信號(hào)J決定狀態(tài)機(jī)的工作模式當(dāng)判別信號(hào)J = 0的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下， 狀態(tài)機(jī)處于循環(huán)模式；當(dāng)判別信號(hào)J = 1的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下， 狀態(tài)機(jī)處于調(diào)整模式；狀態(tài)機(jī)這樣設(shè)置的原因在下文結(jié)合并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器予以說(shuō)明。為實(shí)現(xiàn)所述狀態(tài)機(jī)的設(shè)置，本發(fā)明實(shí)施例提供一種狀態(tài)機(jī)。作為一種可實(shí)施方式，如圖7所示，本發(fā)明實(shí)施例的所述狀態(tài)機(jī)通過(guò)帶自動(dòng)恢復(fù)功能的計(jì)數(shù)器或者帶自動(dòng)恢復(fù)功能的循環(huán)移位寄存器電路來(lái)實(shí)現(xiàn)，所述狀態(tài)機(jī)電路包括7個(gè)寄存器(觸發(fā)器)、3個(gè)與門和2個(gè)或門；7個(gè)寄存器分別用CSO，CSl，CS2，CS3，CS4，CS5，CS6表示，7個(gè)寄存器輸出端Q的輸出信號(hào)分別用 CS
, CS [1]，CS [2]，CS [3]，CS [4]，CS [5]，CS W]，其中，CS
, CS [1]， CS [2]，CS [3]，CS [4]，CS [5]，CS [6]的周期是串行時(shí)鐘信號(hào)CLKS周期TS的7倍，占空比是 1/7；異步復(fù)位/置位信號(hào)RST與CSO的置位端S相連，與CSl，CS2，CS3，CS4，CS5，CS6 的異步復(fù)位端R相連；串行時(shí)鐘信號(hào)CLKS與CSO，CSl，CS2, CS3, CS4, CS5, CS6的時(shí)鐘信號(hào)端C相連，設(shè)置信號(hào)(用SETl表示)和寄存器CS6的輸出信號(hào)CS[6]作為第一或門的輸入信號(hào)，第一或門的輸出信號(hào)和重置信號(hào)(用RESETO表示)作為第一與門的輸入信號(hào)，第一與門的輸出信號(hào)作為寄存器CSO的輸入；寄存器CSO的輸出信號(hào)CS
作為寄存器CSl的輸入；寄存器CSl的輸出信號(hào)CS [1]作為寄存器CS2的輸入；寄存器CS2的輸出信號(hào)CS [2]作為寄存器CS3的輸入；寄存器CS3的輸出信號(hào)CS [3]和J信號(hào)作為第二與門的輸入；將第二與門的輸出信號(hào)作為寄存器CS4的輸入；寄存器CS4的輸出信號(hào)CS [4]作為寄存器CS5的輸入；寄存器CS5的輸出信號(hào)CS[5]作為第二或門的一個(gè)輸入；將寄存器CS3的輸出信號(hào)CS[3]和J信號(hào)作為第三與門的輸入，第三與門的輸出信號(hào)作為第二或門的另一個(gè)輸入； 將第二或門的輸出信號(hào)作為寄存器CS6的輸入；將寄存器CS6的輸出信號(hào)CS[6]作為第一或門的一個(gè)輸入信號(hào)。在狀態(tài)STO, CS[6:0] = 7，blOOOOOO ；即 CS
= 1，CS[1] = CS [2] = CS [3] = CS [4] = CS [5] = CS [6] = 0 ；在狀態(tài)STl, CS[6:0] = 7，b0100000 ；在狀態(tài)ST2, CS [6:0] = 7，b0010000 ；在狀態(tài)ST3, CS [6:0] = 7，b0001000 ；

在狀態(tài)ST4, CS [6:0] = 7，b0000100 ；在狀態(tài)ST5, CS[6:0] = 7，bOOOOOlO ；
在狀態(tài)ST6, CS[6:0] =V bOOOOOOl ；在本實(shí)施例中，在CS[1]為使能控制信號(hào)時(shí)，CS[1]的周期是串行時(shí)鐘信號(hào)CLKS 周期TS的7倍，占空比是1/7。可以選擇7個(gè)寄存器輸出端Q的輸出信號(hào)(CS
,CS[1], CS [2]，CS [3]，CS [4]，CS [5]，CS [6])中任何一個(gè)作為使能控制信號(hào)，只要設(shè)置狀態(tài)機(jī)與其相匹配即可。為實(shí)現(xiàn)本發(fā)明的時(shí)鐘沿監(jiān)測(cè)，還提供一種并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器，其采用觸發(fā)器電路實(shí)現(xiàn)。如圖11所示，并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿監(jiān)測(cè)器包括4個(gè)寄存器和一個(gè)與門，4 個(gè)寄存器分別用DT0，DTl，DT2，DT3表示，異步復(fù)位/置位信號(hào)RST分別與DT0，DTl，DT2， DT3異步復(fù)位端R相連；串行時(shí)鐘信號(hào)CLKS與DTO，DTl，DT2，DT3的時(shí)鐘信號(hào)端C相連；并行時(shí)鐘信號(hào)CLKP與DTO和DTl的數(shù)據(jù)輸入端D相連；寄存器DTO的反相數(shù)據(jù)輸出端 與寄存器DT2的數(shù)據(jù)輸入端D相連，寄存器CSO的輸出信號(hào)CSW]與寄存器DT2的使能控制信號(hào)端E相連；寄存器DT2的數(shù)據(jù)輸出端Q的輸出信號(hào)為JO ；寄存器DTl的數(shù)據(jù)輸出端Q的輸出信號(hào)為Jl ；JO和Jl作為與門的輸入，與門的輸出信號(hào)與寄存器DT3的數(shù)據(jù)輸入端D相連；寄存器CS2的輸出信號(hào)CS [2]與寄存器DT3的使能控制信號(hào)端E相連，寄存器DT3 的數(shù)據(jù)輸出端Q的輸出信號(hào)為J。時(shí)鐘沿檢測(cè)器的工作過(guò)程如下在CSW] = 1的時(shí)(即狀態(tài)機(jī)處于狀態(tài)ST0)，寄存器DT2鎖存住寄存器DTO的輸出值，而此時(shí)的DTO的值是上一個(gè)周期抓取的并行時(shí)鐘信號(hào)CLKP的電平值的反相，即是相當(dāng)于CSW] = 1(即狀態(tài)機(jī)處于狀態(tài)ST6)時(shí)抓取的并行時(shí)鐘信號(hào)CLKP的值的反相，也就是說(shuō)JO是CS[6] = 1 (即狀態(tài)機(jī)處于狀態(tài)ST6)時(shí)抓取的并行時(shí)鐘信號(hào)CLKP的值的反相；在CS [2] = 1時(shí)(即狀態(tài)機(jī)處于狀態(tài)SD)，寄存器DT3在串行時(shí)鐘信號(hào)CLKS的驅(qū)動(dòng)下抓取與門電路的輸出值，最終輸出值為J。顯然JO和CS[1]時(shí)段獲得的Jl的值的與，結(jié)果就是J。當(dāng)判別信號(hào)J = i時(shí)，對(duì)應(yīng)J0 = J1 =丄；Jl = 1，即CS[1] = 1時(shí)(即狀態(tài)機(jī)處于狀態(tài)STl)，并行時(shí)鐘信號(hào)CLKP的值是1 ；JO= 1,即上一個(gè)周期CSW] = 1時(shí)(即上一個(gè)周期狀態(tài)機(jī)處于狀態(tài)ST6)，并行時(shí)鐘信號(hào)CLKP的值的反相是1，相當(dāng)于并行時(shí)鐘信號(hào)CLKP的值是0。即當(dāng)時(shí)鐘沿檢測(cè)器J = 1時(shí)，記錄該周期內(nèi)并行時(shí)鐘信號(hào)CLKP的上升沿發(fā)生在 CS[1]有效事件的前2TS時(shí)間范圍內(nèi)。即當(dāng)時(shí)鐘沿檢測(cè)器J = 0時(shí)，記錄在CS[1]有效事件的前2TS時(shí)間范圍內(nèi)沒(méi)有并行時(shí)鐘信號(hào)CLKP的上升沿。這樣，當(dāng)時(shí)鐘沿檢測(cè)器J = 0時(shí)，CS[1]有效事件的前2TS時(shí)間范圍內(nèi)沒(méi)有并行時(shí)鐘信號(hào)CLKP的上升沿時(shí)，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，控制狀態(tài)機(jī)處于循環(huán)模式；因?yàn)镃S[1]是周期為TP的控制信號(hào)，因此，每個(gè)TP的時(shí)間，只當(dāng)CS[1]有效且串行時(shí)鐘信號(hào)CLKS的上升沿來(lái)臨時(shí)，第二存儲(chǔ)電路的觸發(fā)器DSO采樣抓取第一存儲(chǔ)電路的觸發(fā)器DO中的數(shù)據(jù)；當(dāng)判別信號(hào)J= 1，CS[1]有效事件的前2TS時(shí)間范圍內(nèi)發(fā)生該周期內(nèi)并行時(shí)鐘信號(hào)CLKP的上升沿，采樣抓取的抓取時(shí)刻處于不定態(tài)，即抓取時(shí)刻處在并行時(shí)鐘信號(hào)CLKP的上升沿的時(shí)間區(qū)段中，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，時(shí)鐘沿檢測(cè)器輸出的判別信號(hào)控制狀態(tài)機(jī)處于調(diào)整模式；每當(dāng)CS [1]有效且串行時(shí)鐘信號(hào)CLKS的上升沿來(lái)臨時(shí)，第二存儲(chǔ)電路的觸發(fā)器DSO抓取第一存儲(chǔ)電路的觸發(fā)器DO中的數(shù)據(jù)，同時(shí)，狀態(tài)機(jī)從STl跳轉(zhuǎn)到ST2，再跳轉(zhuǎn)到ST3 ；從狀態(tài)ST3直接調(diào)轉(zhuǎn)到狀態(tài)ST6，向后調(diào)轉(zhuǎn)一個(gè)時(shí)間區(qū)段 2TS，進(jìn)入下一次狀態(tài)調(diào)整，直到判別信號(hào)J = 0而進(jìn)入定態(tài)的時(shí)間區(qū)段中，即抓取時(shí)刻不處在并行時(shí)鐘信號(hào)CLKP的上升沿的時(shí)間區(qū)段中。這樣設(shè)置的原理如下第一數(shù)據(jù)線B
在并行時(shí)鐘信號(hào)CLKP的每個(gè)上升沿后更新一次，在更新的過(guò)程中，第一數(shù)據(jù)線B
的值處于轉(zhuǎn)變過(guò)程中(即第一數(shù)據(jù)線B
的值處于數(shù)據(jù)轉(zhuǎn)變區(qū))， 可能還不穩(wěn)定；更新后在下一次更新前保持不變。因此，下一步驟中，在一個(gè)并行時(shí)鐘信號(hào) CLKP的周期內(nèi)，第二存儲(chǔ)電路的觸發(fā)器DSO采樣抓取一次第一存儲(chǔ)電路的觸發(fā)器DO中的數(shù)據(jù)即可，且為了保證數(shù)據(jù)的實(shí)時(shí)性必須抓取一次。如圖I4所示，如果在圖I4中箭頭所指的相應(yīng)的并行時(shí)鐘信號(hào)CLKP的上升沿，第二存儲(chǔ)電路的觸發(fā)器DSO去采樣抓取第一數(shù)據(jù)線B
的數(shù)值，那么會(huì)很危險(xiǎn)，因?yàn)檫@個(gè)時(shí)刻正是在并行時(shí)鐘信號(hào)CLKP的上升沿之后不久，第一數(shù)據(jù)線B
的值或許正在數(shù)據(jù)轉(zhuǎn)變區(qū)，可能還不穩(wěn)定，所以如果在箭頭所指的時(shí)刻去抓取第一數(shù)據(jù)線B
的數(shù)據(jù)，那么很可能會(huì)得到錯(cuò)誤的數(shù)據(jù)。因此，如果發(fā)現(xiàn)此次抓取發(fā)生在數(shù)據(jù)轉(zhuǎn)變區(qū)，那么希望能夠進(jìn)行調(diào)整，盡可能使下次抓取不發(fā)生在數(shù)據(jù)轉(zhuǎn)變區(qū)。在串行時(shí)鐘信號(hào)CLKS的控制下，在一個(gè)并行時(shí)鐘信號(hào)CLKP的周期內(nèi)，第二存儲(chǔ)電路的觸發(fā)器DSO有7次采樣抓取第一數(shù)據(jù)線B
的數(shù)值的機(jī)會(huì)。為了保障數(shù)據(jù)傳遞的可靠性，在傳輸數(shù)據(jù)時(shí)，就必須盡量避開(kāi)第一數(shù)據(jù)線B
的數(shù)據(jù)轉(zhuǎn)變區(qū)。如果發(fā)現(xiàn)偶然某次采樣抓取發(fā)生在數(shù)據(jù)轉(zhuǎn)變區(qū)，那么要想辦法進(jìn)行調(diào)整，使下次及以后的抓取不發(fā)生在數(shù)據(jù)轉(zhuǎn)變區(qū)。找到數(shù)據(jù)轉(zhuǎn)變區(qū)的原理如下如圖15所示，觸發(fā)器DSO的數(shù)據(jù)輸入端D的數(shù)據(jù)值相對(duì)于并行時(shí)鐘信號(hào)CLKP的時(shí)延(用Tdly表示)由兩個(gè)部分組成，一部分是觸發(fā)器DO (即第一存儲(chǔ)電路)的時(shí)鐘信號(hào)端C到數(shù)據(jù)輸出端Q的時(shí)延Tcq，一部分是觸發(fā)器DO的數(shù)據(jù)輸出端Q到觸發(fā)器DSO的數(shù)據(jù)輸入端D線網(wǎng)時(shí)延Twire，即總時(shí)延Tdly = Tcq+Twire。另外設(shè)觸發(fā)器DSO的建立時(shí)間 (SetupTime)為Tset，保持時(shí)間(Holdup Time)為Thold，數(shù)據(jù)傳遞的危險(xiǎn)區(qū)段(即數(shù)據(jù)轉(zhuǎn)變區(qū))Tfis = Tset+Thold。那么就可以標(biāo)識(shí)出數(shù)據(jù)傳遞的危險(xiǎn)區(qū)段(用Tdis表示)和可靠區(qū)段(用Ten表示)，如圖16所示?；谝陨系姆治觯玫降谝粩?shù)據(jù)線B
的數(shù)據(jù)轉(zhuǎn)變區(qū)和并行時(shí)鐘信號(hào)CLKP的上升沿的關(guān)系。如果可以定位出并行時(shí)鐘信號(hào)CLKP的上升沿的位置，就可以找到一個(gè)可以安全傳遞數(shù)據(jù)的時(shí)間區(qū)段(即可靠區(qū)段Ten)。在電路中，將上述原理實(shí)現(xiàn)需要解決兩個(gè)問(wèn)題。問(wèn)題1，找到并行時(shí)鐘信號(hào)CLKP的上升沿；問(wèn)題2，用可以準(zhǔn)確丈量時(shí)間的最小單位來(lái)確定第一數(shù)據(jù)線B
的數(shù)據(jù)轉(zhuǎn)變區(qū)和
24并行時(shí)鐘信號(hào)CLKP的上升沿的時(shí)間距離。在本實(shí)施例中，在電路里能準(zhǔn)確丈量時(shí)間的最小單位就是串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS，所以這里采用TS來(lái)做分割時(shí)間區(qū)段的單位。串行時(shí)鐘信號(hào)CLKS和并行時(shí)鐘信號(hào)CLKP的時(shí)鐘抖動(dòng)(clock jitter，用Tj表示)，通過(guò)器件的選擇和合理的布局布線(只要做數(shù)字后端時(shí)采用合適約束語(yǔ)句，EDA工具能自動(dòng)實(shí)現(xiàn))，使得2TS > Tdly+Tset+Tj，并且 2TS-(Tdly+Tset+Tj)的值不小，采用2TS的話有足夠的容差裕度。如圖17所示，并行時(shí)鐘信號(hào)CLKP上升沿后的2TS范圍，覆蓋了危險(xiǎn)區(qū)段Tdis，并行時(shí)鐘信號(hào)CLKP上升沿后2TS時(shí)間之后的區(qū)段(用Term表示)都是安全傳遞數(shù)據(jù)的時(shí)間區(qū)段。由此可知，只要觸發(fā)器DSO 的使能控制信號(hào)端E連接的使能控制信號(hào)CS[1]信號(hào)只在Term的時(shí)間區(qū)段內(nèi)有效，那么就能保證跨時(shí)鐘域的數(shù)據(jù)傳遞的可靠性。這樣解決了問(wèn)題2。而信號(hào)是否處于Term時(shí)間區(qū)段內(nèi)和狀態(tài)機(jī)的時(shí)序相關(guān)，因此可以通過(guò)調(diào)整狀態(tài)機(jī)的時(shí)序來(lái)調(diào)整CS[1]信號(hào)的位置，來(lái)滿足要求。而時(shí)鐘沿監(jiān)測(cè)器產(chǎn)生的J信號(hào)就是為此服務(wù)的。下面需要解決問(wèn)題1，找到并行時(shí)鐘信號(hào)CLKP的上升沿，本發(fā)明提供一種通過(guò)快速時(shí)鐘(串行時(shí)鐘信號(hào)CLKQ驅(qū)動(dòng)觸發(fā)器對(duì)慢速時(shí)鐘(并行時(shí)鐘信號(hào)CLKP)進(jìn)行采樣定位慢速并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿的方法步驟Si，抓取第m個(gè)串行時(shí)鐘信號(hào)CLKS沿后的反相輸出端的電平0 m ;抓取隨后的第m+n個(gè)串行時(shí)鐘信號(hào)CLKS沿后的輸出端的電平Qm+n，將0 m和Q m+n輸入到與門電路；步驟S2，當(dāng)與門電路的輸出為1時(shí)，在第m個(gè)和第m+n個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘上升沿之間至少有一個(gè)并行時(shí)鐘信號(hào)CLKP上升沿，其中，m、η為正整數(shù)；當(dāng)與門電路的輸出為0時(shí)，在第m個(gè)和第m+n個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘上升沿之間沒(méi)有并行時(shí)鐘信號(hào)CLKP上升沿，其中，m、η為正整數(shù)。并行時(shí)鐘信號(hào)CLKP的占空比k，滿足如下關(guān)系:n/N < k < (N_n)/N，其中，1 < η < Ν/2。在本實(shí)施例中，并行時(shí)鐘信號(hào)CLKP周期是串行時(shí)鐘信號(hào)CLKS周期的7倍，即N = 7，并行時(shí)鐘信號(hào)CLKP的占空比k = 3/7，η = 2。在本實(shí)施例中，并行時(shí)鐘信號(hào)CLKP周期是串行時(shí)鐘信號(hào)CLKS周期的7倍，即N = 7，并行時(shí)鐘信號(hào)CLKP的占空比k = 3/7。即利用兩個(gè)連續(xù)的串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿去驅(qū)動(dòng)觸發(fā)器抓取動(dòng)作，然后比較兩次的抓取結(jié)果，可能的四種結(jié)果如下，同時(shí)為了把結(jié)果 2從四種可能的結(jié)果中找出來(lái)，引入Om,邏輯運(yùn)算與。
權(quán)利要求
1.一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，包括下列步驟與串行時(shí)鐘信號(hào)CLKS同步的并行數(shù)據(jù)同步器，在與串行數(shù)據(jù)輸出器同步的串行時(shí)鐘信號(hào)CLKS，以及串行時(shí)序控制器發(fā)出的使能控制信號(hào)CS的控制下，實(shí)時(shí)周期性循環(huán)地采樣抓取與并行時(shí)鐘信號(hào)CLKP同步的數(shù)據(jù)流數(shù)據(jù)到并行數(shù)據(jù)同步器中存儲(chǔ)的步驟；所述串行時(shí)序控制器周期性循環(huán)地在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào) CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)鐘域的不定態(tài)；當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中的步驟；在串行時(shí)序控制器的控制下，串行數(shù)據(jù)輸出器串行讀取所述并行數(shù)據(jù)同步器的所述數(shù)據(jù)流數(shù)據(jù)并串行輸出的步驟。
2.根據(jù)權(quán)利要求1所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，還包括下列步驟輸入的數(shù)據(jù)流數(shù)據(jù)被與其同步的并行時(shí)鐘信號(hào)CLKP所控制的并行數(shù)據(jù)緩存器緩存的步驟。
3.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述串行時(shí)鐘信號(hào)CLKS的頻率是并行時(shí)鐘信號(hào)CLKP的頻率的N倍，其中，N為不小于3的整數(shù)；而且，所述并行時(shí)鐘信號(hào)CLKP和所述串行時(shí)鐘信號(hào)CLKS為異步時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述周期性循環(huán)的循環(huán)周期的長(zhǎng)度為并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期的整數(shù)倍。
5.根據(jù)權(quán)利要求4所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述整數(shù)倍的最小值為1。
6.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)鐘域的不定態(tài)，包括如下步驟采用觸發(fā)器電路來(lái)判別并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，所述觸發(fā)器時(shí)鐘端連接串行時(shí)鐘信號(hào)CLKS端，所述觸發(fā)器輸入數(shù)據(jù)端連接并行時(shí)鐘信號(hào)CLKP端，即把并行時(shí)鐘信號(hào)CLKP 當(dāng)成一個(gè)普通的電平信號(hào)看待，在串行時(shí)序控制器的使能控制信號(hào)CS的控制下，串行時(shí)鐘信號(hào)CLKS對(duì)并行時(shí)鐘信號(hào)CLKP這個(gè)電平信號(hào)進(jìn)行抓取，通過(guò)觸發(fā)器輸出端的電平變化將并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿所處的時(shí)間域上的區(qū)段范圍的信息有效地傳遞到串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域。
7.根據(jù)權(quán)利要求3所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP時(shí)鐘域的不定態(tài)，包括如下步驟設(shè)Q為所述觸發(fā)器的輸出端，當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為0， 而在隨后的第m+n個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為1時(shí)，則判別并行時(shí)鐘信號(hào)CLKP至少有一個(gè)上升沿在時(shí)間域上處于m和m+n個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿之間；當(dāng)Q的電平在第m個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿后為1，而在隨后的第m+n個(gè)串行時(shí)鐘信號(hào)CLKS時(shí)鐘沿后為0時(shí)，這表示并行時(shí)鐘信號(hào)CLKP至少有一個(gè)下降沿在時(shí)間域上處于m個(gè)和m+n個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘沿之間；其中，m和η為正整數(shù)。
8.根據(jù)權(quán)利要求7所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，如果所述并行時(shí)鐘信號(hào)CLKP的占空比k，則η和N滿足n/N <k< (N-n) /N。
9.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中，包括如下步驟如果判別結(jié)果為并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿，則所述并行數(shù)據(jù)同步器對(duì)所述數(shù)據(jù)流數(shù)據(jù)進(jìn)行抓取的抓取時(shí)刻可能會(huì)碰到數(shù)據(jù)轉(zhuǎn)變時(shí)間區(qū)段，那么抓取的數(shù)據(jù)可能面臨出現(xiàn)錯(cuò)誤的風(fēng)險(xiǎn)，則串行時(shí)序控制器重新調(diào)整異步數(shù)據(jù)采樣抓取的抓取時(shí)刻。
10.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述并行數(shù)據(jù)流數(shù)據(jù)的位寬不小于3。
11.根據(jù)權(quán)利要求1或2所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段為包含并行時(shí)鐘信號(hào)CLKP的時(shí)間沿及其之后數(shù)據(jù)轉(zhuǎn)變區(qū)的時(shí)間區(qū)段。
12.根據(jù)權(quán)利要求11所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，設(shè)所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘周期為TP，所述串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期為TS ； 則時(shí)間區(qū)段為小于TP，且為TS的整數(shù)倍。
13.根據(jù)權(quán)利要求12所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法，其特征在于，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即時(shí)間區(qū)段=2TS。
14.一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，包括并行數(shù)據(jù)同步器，串行時(shí)序控制器，以及串行數(shù)據(jù)輸出器；所述并行數(shù)據(jù)同步器與所述串行時(shí)序控制器之間通過(guò)與并行數(shù)據(jù)位寬相同的控制總線連接；所述并行數(shù)據(jù)同步器與所述串行數(shù)據(jù)輸出器之間通過(guò)與串行數(shù)據(jù)位寬相同的第二數(shù)據(jù)總線連接；所述并行數(shù)據(jù)同步器，與串行時(shí)鐘信號(hào)CLKS同步，用于在與串行數(shù)據(jù)輸出器同步的串行時(shí)鐘信號(hào)CLKS，以及串行時(shí)序控制器發(fā)出的使能控制信號(hào)CS的控制下，實(shí)時(shí)周期性循環(huán)地采樣抓取與并行時(shí)鐘信號(hào)CLKP同步的數(shù)據(jù)流數(shù)據(jù)到并行數(shù)據(jù)同步器中存儲(chǔ)；所述串行時(shí)序控制器，用于通過(guò)控制總線，周期性循環(huán)地在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的不定態(tài)；當(dāng)判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述串行數(shù)據(jù)輸出器，用于在串行時(shí)序控制器的控制下，通過(guò)第二數(shù)據(jù)總線，讀取所述并行數(shù)據(jù)同步器的所述數(shù)據(jù)流數(shù)據(jù)并串行輸出。
15.根據(jù)權(quán)利要求14所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，還包括并行數(shù)據(jù)緩存器；所述并行數(shù)據(jù)緩存器與所述并行數(shù)據(jù)同步器之間通過(guò)與并行數(shù)據(jù)位寬相同的第一數(shù)據(jù)總線連接；所述并行數(shù)據(jù)緩存器，與并行時(shí)鐘信號(hào)CLKP同步，用于在與輸入的數(shù)據(jù)流數(shù)據(jù)同步的并行時(shí)鐘信號(hào)CLKP控制下，將所述數(shù)據(jù)流數(shù)據(jù)緩存。
16.根據(jù)權(quán)利要求14或15所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述并行時(shí)鐘信號(hào)CLKP和串行時(shí)鐘信號(hào)CLKS由鎖相環(huán)及分頻電路分別產(chǎn)生。
17.根據(jù)權(quán)利要求16所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述并行時(shí)鐘信號(hào)CLKP的頻率是串行時(shí)鐘信號(hào)CLKS的頻率的N倍，兩者的時(shí)鐘相位無(wú)關(guān)聯(lián)；所述并行時(shí)鐘信號(hào)的占空比為2/N 5/N。
18.根據(jù)權(quán)利要求17所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述時(shí)間區(qū)段為串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期TS的2倍，即所述時(shí)間區(qū)段為2TS。
19.根據(jù)權(quán)利要求15所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述并行數(shù)據(jù)緩存器，由一組觸發(fā)器D [1-1:0]組成，所述觸發(fā)器D [1-1:0]的個(gè)數(shù)I與輸入并行數(shù)據(jù)的位寬相同；所述第i個(gè)觸發(fā)器Di包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端R， 其中 i = 0，1，. . .，I-I ；第i個(gè)觸發(fā)器Di的數(shù)據(jù)輸入端D連接到外部輸入數(shù)據(jù)線DATAP [i]數(shù)據(jù)輸出端Q連接到第一數(shù)據(jù)線B [i]，時(shí)鐘信號(hào)端C連接到并行時(shí)鐘信號(hào)CLKP端，異步復(fù)位端連接到信號(hào)復(fù)位控制信號(hào)RST端。
20.根據(jù)權(quán)利要求15所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述并行數(shù)據(jù)同步器由一組觸發(fā)器DS組成，所述觸發(fā)器DS的個(gè)數(shù)I與第一數(shù)據(jù)總線 B [1-1:0]的位寬相同；所述第i個(gè)觸發(fā)器DSi包括數(shù)據(jù)輸入端D，數(shù)據(jù)輸出端Q，時(shí)鐘信號(hào)端C，異步復(fù)位端R， 其中，i = 0，1，. . .，I-I ；第i個(gè)觸發(fā)器DSi的數(shù)據(jù)輸入端D連接到第一數(shù)據(jù)線B [i]，數(shù)據(jù)輸出端Q連接到數(shù)據(jù)線S [i]，時(shí)鐘信號(hào)端C連接到串行時(shí)鐘信號(hào)CLKS端，異步復(fù)位端R連接到信號(hào)復(fù)位控制信號(hào)RST端；第i個(gè)觸發(fā)器DSi還包括使能控制信號(hào)端E，所述第i個(gè)觸發(fā)器的使能控制信號(hào)端E連接到控制信號(hào)CS[i]端。
21.根據(jù)權(quán)利要求18所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述串行時(shí)序控制器，包括一狀態(tài)機(jī)和一時(shí)鐘沿監(jiān)測(cè)器；所述狀態(tài)機(jī)，用于向所述并行數(shù)據(jù)同步器輸出使能控制信號(hào)CS，控制并行數(shù)據(jù)同步器在抓取時(shí)刻從并行數(shù)據(jù)緩存器中抓取得到數(shù)據(jù)流數(shù)據(jù)；當(dāng)所述時(shí)鐘沿監(jiān)測(cè)器判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述時(shí)鐘沿監(jiān)測(cè)器，用于在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿。
22.根據(jù)權(quán)利要求18所述的跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，其特征在于，所述并行數(shù)據(jù)緩存器和并行數(shù)據(jù)同步器之間的數(shù)據(jù)通路的電路時(shí)延Tdly不超過(guò)η個(gè)串行時(shí)鐘信號(hào)CLKS的時(shí)鐘周期，即η · TS > Tdly_min，其中η是小于Ν/2的正整數(shù)，η = 1，.2 9 3 · · · ο
23.一種應(yīng)用于權(quán)利要求14 22所述的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置的串行時(shí)序控制器，其特征在于，包括一狀態(tài)機(jī)和一時(shí)鐘沿監(jiān)測(cè)器；所述狀態(tài)機(jī)，用于向并行數(shù)據(jù)同步器輸出使能控制信號(hào)CS，控制并行數(shù)據(jù)同步器在抓取時(shí)刻從并行數(shù)據(jù)緩存器中抓取得到數(shù)據(jù)流數(shù)據(jù)；當(dāng)所述時(shí)鐘沿監(jiān)測(cè)器判別抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，所述串行時(shí)序控制器周期性循環(huán)地調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于并行時(shí)鐘信號(hào)CLKP的定態(tài)的時(shí)間區(qū)段中；所述時(shí)鐘沿監(jiān)測(cè)器，用于在串行時(shí)鐘信號(hào)CLKS的時(shí)鐘域里對(duì)并行時(shí)鐘信號(hào)CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別所述并行時(shí)鐘信號(hào)CLKP的時(shí)鐘沿。
24.根據(jù)權(quán)利要求23所述的串行時(shí)序控制器，其特征在于，所述數(shù)據(jù)流數(shù)據(jù)位寬為7， 所述狀態(tài)機(jī)的正常運(yùn)行過(guò)程包括STO，ST1，ST2，ST3，ST4，ST5，ST6共7個(gè)狀態(tài)；控制狀態(tài)機(jī)狀態(tài)跳轉(zhuǎn)的條件有四個(gè)，名稱分別取為RST、FR、JF和JB 條件“RST”，表示異步復(fù)位/置位信號(hào)的有效電平來(lái)臨；條件“FR”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨；條件“JF”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為0 ；條件“JB”，表示異步復(fù)位/置位信號(hào)RST處于無(wú)效電平，并且串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿來(lái)臨，同時(shí)來(lái)自并行時(shí)鐘信號(hào)CLKP時(shí)鐘沿監(jiān)測(cè)器的判別信號(hào)J為1。
25.根據(jù)權(quán)利要求M所述的串行時(shí)序控制器，其特征在于，所述狀態(tài)機(jī)有三種工作模式工作模式一，即復(fù)位模式當(dāng)異步復(fù)位/置位信號(hào)RST有效，無(wú)論狀態(tài)機(jī)處于哪一個(gè)狀態(tài)，都會(huì)被復(fù)位到STO ；工作模式二，即循環(huán)模式當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，并且J = 0 的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的狀態(tài)ST沿著逆時(shí)針?lè)较蛱D(zhuǎn)，不斷地周期循環(huán)，STO — STl — ST2 — ST3 — ST4 — ST5 — ST6 — ST0,以上構(gòu)成一個(gè)完整的循環(huán)周期；工作模式三，即調(diào)整模式當(dāng)異步復(fù)位/置位信號(hào)RST —直處于無(wú)效電平，并且J = 1 的時(shí)候，在串行時(shí)鐘信號(hào)CLKS的有效時(shí)鐘沿的周期性驅(qū)動(dòng)下，狀態(tài)機(jī)的跳轉(zhuǎn)如下 STO — STl — ST2 — ST3 — ST6 — STO。
26.根據(jù)權(quán)利要求M或25所述的串行時(shí)序控制器，其特征在于，所述狀態(tài)機(jī)通過(guò)帶自動(dòng)恢復(fù)功能的計(jì)數(shù)器或者帶自動(dòng)恢復(fù)功能的循環(huán)移位寄存器電路來(lái)實(shí)現(xiàn)。
27.根據(jù)權(quán)利要求沈所述的串行時(shí)序控制器，其特征在于，所述狀態(tài)機(jī)包括7個(gè)寄存器、3個(gè)與門和2個(gè)或門；7個(gè)寄存器分別用CSO，CSl，CS2，CS3，CS4，CS5，CS6表示，7個(gè)寄存器輸出端Q的輸出信號(hào)分別用 CS
，CS [1]，CS [2]，CS [3]，CS [4]，CS [5]，CS [6]，其中，CS
，CS [1]，CS [2]， CS [3]，CS [4]，CS [5]，CS [6]的周期是串行時(shí)鐘信號(hào)CLKS周期TS的7倍，占空比是1/7 ；異步復(fù)位/置位信號(hào)RST與CSO的置位端S相連，與CS1，CS2，CS3，CS4，CS5，CS6的異步復(fù)位端R相連；串行時(shí)鐘信號(hào)CLKS與CSO，CSl，CS2, CS3, CS4, CS5, CS6的時(shí)鐘信號(hào)端C相連； 設(shè)置信號(hào)和寄存器CS6的輸出信號(hào)CS[6]作為第一或門的輸入信號(hào)，第一或門的輸出信號(hào)和重置信號(hào)作為第一與門的輸入信號(hào)，第一與門的輸出信號(hào)作為寄存器CSO的輸入； 寄存器CSO的輸出信號(hào)CS
作為寄存器CSl的輸入； 寄存器CSl的輸出信號(hào)CS[1]作為寄存器CS2的輸入； 寄存器CS2的輸出信號(hào)CS[2]作為寄存器CS3的輸入； 寄存器CS3的輸出信號(hào)CS [3]和J信號(hào)作為第二與門的輸入； 將第二與門的輸出信號(hào)作為寄存器CS4的輸入； 寄存器CS4的輸出信號(hào)CS[4]作為寄存器CS5的輸入；寄存器CS5的輸出信號(hào)CS[5]作為第二或門的一個(gè)輸入；將寄存器CS3的輸出信號(hào) CS[3]和J信號(hào)作為第三與門的輸入，第三與門的輸出信號(hào)作為第二或門的另一個(gè)輸入；將第二或門的輸出信號(hào)作為寄存器CS6的輸入；將寄存器CS6的輸出信號(hào)CS[6]作為第一或門的一個(gè)輸入信號(hào)。
28.根據(jù)權(quán)利要求27所述的串行時(shí)序控制器，其特征在于，所述時(shí)鐘沿監(jiān)測(cè)器采用觸發(fā)器電路，包括4個(gè)寄存器和一個(gè)與門，4個(gè)寄存器分別用DTO，DTl，DT2，DT3表示，異步復(fù)位/置位信號(hào)RST分別與DTO，DTl，DT2，DT3異步復(fù)位端R相連；串行時(shí)鐘信號(hào)CLKS與DTO，DTl，DT2，DT3的時(shí)鐘信號(hào)端C相連； 并行時(shí)鐘信號(hào)CLKP與DTO和DTl的數(shù)據(jù)輸入端D相連；寄存器DTO的反相數(shù)據(jù)輸出端 與寄存器DT2的數(shù)據(jù)輸入端D相連，寄存器CSO的輸出信號(hào)CS
與寄存器DT2的使能控制信號(hào)端E相連；寄存器DT2的數(shù)據(jù)輸出端Q的輸出信號(hào)為JO ；寄存器DTl的數(shù)據(jù)輸出端Q的輸出信號(hào)為Jl ；JO和Jl作為與門的輸入，與門的輸出信號(hào)與寄存器DT3的數(shù)據(jù)輸入端D相連； 寄存器CS2的輸出信號(hào)CS[2]與寄存器DT3的使能控制信號(hào)端E相連，寄存器DT3的數(shù)據(jù)輸出端Q的輸出信號(hào)為J。
29.一種應(yīng)用如權(quán)利要求23 27任一項(xiàng)所述的串行時(shí)序控制器的驅(qū)動(dòng)平板低壓差分信號(hào)接口電路，其特征在于，包括一所述的串行時(shí)序控制器。
30.根據(jù)權(quán)利要求四所述的驅(qū)動(dòng)平板低壓差分信號(hào)接口電路，其特征在于，包括至少兩個(gè)以上跨異步時(shí)鐘域并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置，所述跨異步時(shí)鐘域并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸裝置共用同一個(gè)所述的串行時(shí)序控制器。
全文摘要
本發(fā)明公開(kāi)一種跨異步時(shí)鐘域的并串?dāng)?shù)據(jù)流實(shí)時(shí)轉(zhuǎn)換傳輸方法和裝置，包括并行數(shù)據(jù)同步器，用于在與串行數(shù)據(jù)輸出器同步的串行時(shí)鐘CLKS，以及串行時(shí)序控制器發(fā)出的使能控制信號(hào)CS的控制下，實(shí)時(shí)周期性抓取與時(shí)鐘CLKP同步的數(shù)據(jù)流數(shù)據(jù)到并行數(shù)據(jù)同步器中存儲(chǔ)；串行時(shí)序控制器，用于周期性在時(shí)鐘CLKS的時(shí)鐘域里對(duì)時(shí)鐘CLKP的時(shí)鐘進(jìn)行監(jiān)測(cè)，判別時(shí)鐘CLKP的不定態(tài)；當(dāng)判別抓取時(shí)刻處于時(shí)鐘CLKP的不定態(tài)的時(shí)間區(qū)段之間時(shí)，串行時(shí)序控制器周期性調(diào)整抓取時(shí)刻，直至抓取時(shí)刻處于時(shí)鐘CLKP的定態(tài)的時(shí)間區(qū)段中；串行數(shù)據(jù)輸出器，串行時(shí)序控制器的控制下，讀取并行數(shù)據(jù)同步器的數(shù)據(jù)流數(shù)據(jù)并串行輸出。其具有簡(jiǎn)單可靠等特點(diǎn)，實(shí)用性好，較利于在大規(guī)模集成電路中應(yīng)用。
文檔編號(hào)H03M9/00GK102447477SQ201010508429
公開(kāi)日2012年5月9日 申請(qǐng)日期2010年10月15日 優(yōu)先權(quán)日2010年10月15日
發(fā)明者陳傳著 申請(qǐng)人:珠海全志科技股份有限公司