專利名稱：低邊到高邊的信號傳輸電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路領域，用于功率MOS管等雙邊(低邊和高邊)驅動器 的信號傳輸電路，具體涉及一種低邊到高邊信號傳輸電路。
背景技術：
在雙邊(低邊和高邊，亦稱low side and high side)驅動器電路中，高邊和低邊 之間存在很高的電壓差，無法用普通的低壓器件實現(xiàn)，而且高壓器件的柵源耐壓較低，也無 法滿足直接傳輸?shù)囊?，低邊到高邊的信號傳輸電路為關鍵核心部分。現(xiàn)有的典型結構如IR公司的IR2113，其原理框圖如附圖1所示。此結構在IR公 司雙邊驅動器產品中廣泛使用。該電路的工作原理脈沖發(fā)生器把輸入的方波信號Vi轉換 成兩路窄脈沖信號輸出，分別驅動兩個共源的高壓MOS管M” M2，漏極輸出，完成電平移位。 輸出的窄脈沖電平幅度為\ VB，經(jīng)過脈沖濾波電路濾波整形，驅動RS觸發(fā)器，RS觸發(fā)器 輸出驅動輸出管，完成電路功能。其各節(jié)點波形圖如圖2所示。此電路能夠有效的完成低邊到高邊的信號傳輸。但當系統(tǒng)對芯片的尺寸、傳輸延遲和可靠性要求比較高時，此電路結構的問題就 顯現(xiàn)出來。一是信號為開環(huán)傳輸，可靠性不高，為了降低動態(tài)功耗，提高工作頻率，脈沖發(fā)生 器輸出信號的脈沖寬度tw應盡可能窄，由于生產工藝的波動和其它信號的干擾，會造成窄 脈沖信號無法正?？刂芌S觸發(fā)器動作，信號傳遞失效；二是線路太過復雜，脈沖發(fā)生器中 包括了使用電容實現(xiàn)的延時電路、反相器組成的信號整形電路和兩個或非門，再加上脈沖 濾波電路和RS觸發(fā)器，占用的芯片面積較大；三是整個信號流程較長，傳輸延遲大。

發(fā)明內容
本發(fā)明的目的是提供一種低邊到高邊信號閉環(huán)傳輸電路，具有傳輸可靠、傳輸延 遲低、功耗小和適應電壓范圍寬等特點，使用于雙邊驅動器電路中，可有效提高驅動器性能 參數(shù)。為達到以上目的，本發(fā)明是采取如下技術方案予以實現(xiàn)的一種低邊到高邊的信號傳輸電路，其特征在于，包括邏輯處理電路、采樣保持電 路、反饋控制電路、第一 MOS管Ml、第二 MOS管M2、第一電阻Rl和第二電阻R2，其中邏輯處 理電路的一個輸入端連接低邊信號Vi，另一輸入端連接反饋控制電路，邏輯處理電路的輸 出端連接第一、第二 MOS管Ml、M2的柵極；第一、第二 MOS管Ml、M2的源極和襯底極接地； 第一MOS管Ml的漏極連接電阻Rl的一端并同時連接采樣保持電路的一個輸入端；第二MOS 管M2的漏極連接電阻R2的一端并同時連接采樣保持電路的另一個輸入端；第一、第二電阻 R1、R2的另一端連接高電位Vb ；采樣保持電路的一個輸出端輸出高邊信號Vq ；另一個輸出端 通過反饋控制電路連接邏輯處理電路；采樣保持電路丄側與高電位Vb相連；下側與低電位 Vs相連。上述方案中，所述的邏輯處理電路包括第二觸發(fā)器RS2、第一反相器INVjP兩個或與第二觸發(fā)器RS2的Q輸出進行或非操作，從A點驅動第二 MOS管M2 ；另一路經(jīng)過第一反相器INV1與第二觸發(fā)器RS2的Q非輸出進行或非操作，從B點 驅動第一 MOS管Ml。所述采樣保持電路包括第一觸發(fā)器RS1、第二、第三反相器INV2、INV3和兩個與非 門，經(jīng)過第一、第二 MOS管Ml、M2和第一、第二電阻Rl、R2上傳電路的高邊信號，經(jīng)過第二、 第三反相器INV2、INV3控制第一觸發(fā)器RS1并保持，第一觸發(fā)器RS1的輸出Q非即為低邊到 高邊信號傳輸電路輸出的高邊信號\。所述反饋控制電路包括第三、第四MOS管M3、M4，第三、第四電阻R3、R4和兩個與 非門，從第三、第二反相器INV3、INV2的輸出與第一觸發(fā)器RS1的輸出Q、Q非分別進行與非 操作后，驅動第三、第四MOS管M4、M3，將高邊信號下傳，產生反饋低邊信號控制第二觸發(fā)器 RS2并保持。本發(fā)明提出的低邊到高邊信號閉環(huán)傳輸電路，具有傳輸可靠、傳輸延遲低、功耗小 和適應電壓范圍寬等特點。


圖1為IR2113低邊到高邊信號傳輸電路框圖。圖2為圖1電路節(jié)點波形圖。圖3為本發(fā)明提出的電路結構框圖。圖4本發(fā)明提出的低邊到高邊信號傳輸電路圖5本發(fā)明電路的邏輯功能6本發(fā)明電路輸入、輸出和中間節(jié)點信號波形圖
具體實施例方式一種低邊到高邊的信號傳輸電路，如圖3所示，在圖3中，低邊到高邊信號的傳遞 是閉環(huán)實現(xiàn)的，具有很高的可靠性。邏輯處理電路用來對輸入信號和反饋信號進行邏輯運 算，輸出窄脈沖信號，驅動高壓MOS管M1J2的柵極。高壓MOS管M1J2分別和電阻R1A2組 成兩路信號上傳電路，實現(xiàn)窄脈沖信號由低邊到高邊的傳遞。采樣保持電路完成對上傳的 高邊窄脈沖信號的采樣保持并輸出。反饋控制電路把采樣保持電路的高邊信號轉換為低邊 信號，并進行邏輯運算輸出到邏輯處理電路。在圖3中，高電平Vb的幅度是由高壓MOS管的漏源擊穿電壓決定的，在工藝允許 和Vb與Vs(低電平)的電壓差滿足低壓電路工作電壓條件下，Vb可以達到高壓MOS管漏源 擊穿電壓工藝極限的高度。圖4是本發(fā)明的低邊到高邊信號傳輸電路的一個具體實施例原理圖。在圖4中，低邊到高邊信號的傳遞是閉環(huán)實現(xiàn)的，具有很高的可靠性。輸入信號流 程短，降低了傳輸延遲信號上傳。輸入的低邊信號Vi —路與觸發(fā)器RS2的Q進行或非操作，從A點驅動高壓NMOS管 M2 ；另一路經(jīng)過反相器INV1與RS2的Q非進行或非操作，從B點輸出驅動高壓NMOS管M115 MpM2分別和電阻RpR2組成兩路信號上傳電路將低邊信號(電平幅度0 Vcc)上傳，其中 Vcc為低邊信號的高電位。產生高邊信號(電平幅度Vs Vb)，高邊信號經(jīng)過反相器(INV2、
4INV3)控制觸發(fā)器RS1并保持，RS1的輸出Q非即為低邊到高邊信號傳輸電路的輸出信號Vo 輸出。另外，反相器INV3、INV2的輸出與RS1的輸出Q、Q非分別進行與非操作，分別從AH、 BH點驅動高壓PMOS管M4、M3，將高邊信號下傳，產生低邊信號控制觸發(fā)器RS2并保持。邏輯功能圖如圖5所示。從圖5中可看出，該電路能夠穩(wěn)定可靠工作。只有輸入 信號Vi成功上傳并輸出后，反饋控制電路采集輸出信號與輸入信號進行邏輯操作，才關掉 上傳通道，確保信號傳輸?shù)目煽啃?。并且信號Vi從輸入到輸出，流程短，降低了傳輸延遲。 電路主要由數(shù)字電路構成，工藝適應性增強，靜態(tài)功耗幾乎為零。驅動高壓MOS管的窄脈沖 信號的脈沖寬度，是由電路自身結構和工藝條件決定的，在電路可靠傳輸信號的前提下，高 壓MOS管禮、M4J1、M2導通時間可以達到工藝確定的最短時間，能大大降低動態(tài)功耗。采用國內某工藝線的工藝模型，對本發(fā)明電路進行模擬仿真，輸入輸出和內部節(jié) 點信號波形如圖6所示。從圖6中的仿真結果看出，電路達到了設計目標。
權利要求
一種低邊到高邊的信號傳輸電路，其特征在于，包括邏輯處理電路、采樣保持電路、反饋控制電路、第一MOS管M1、第二MOS管M2、第一電阻R1和第二電阻R2，其中邏輯處理電路的一個輸入端連接低邊信號Vi，另一輸入端連接反饋控制電路，邏輯處理電路的輸出端連接第一、第二MOS管M1、M2的柵極；第一、第二MOS管M1、M2的源極和襯底極接地；第一MOS管M1的漏極連接電阻R1的一端并同時連接采樣保持電路的一個輸入端；第二MOS管M2的漏極連接電阻R2的一端并同時連接采樣保持電路的另一個輸入端；第一、第二電阻R1、R2的另一端連接高電位VB；采樣保持電路的一個輸出端輸出高邊信號VO；另一個輸出端通過反饋控制電路連接邏輯處理電路；采樣保持電路⊥側與高電位VB相連；下側與低電位VS相連。
2.如權利要求1所述的低邊到高邊的信號傳輸電路，其特征在于，所述的邏輯處理電 路包括第二觸發(fā)器RS2、第一反相器INV1和兩個或非門，輸入的低邊信號Vi —路與第二觸發(fā) 器RS2的Q輸出進行或非操作，從A點驅動第二 MOS管M2 ；另一路經(jīng)過第一反相器INV1與 第二觸發(fā)器RS2的Q非輸出進行或非操作，從B點驅動第一 MOS管Ml。
3.如權利要求2所述的低邊到高邊的信號傳輸電路，其特征在于，所述采樣保持電路 包括第一觸發(fā)器RS1、第二、第三反相器INV2、INV3和兩個與非門，經(jīng)過第一、第二 MOS管Ml、 M2和第一、第二電阻Rl、R2上傳電路的高邊信號，經(jīng)過第二、第三反相器INV2、INV3控制第 一觸發(fā)器RS1并保持，第一觸發(fā)器RS1的輸出Q非即為低邊到高邊信號傳輸電路輸出的高邊 信號Vo。
4.如權利要求3所述的低邊到高邊的信號傳輸電路，其特征在于，所述反饋控制電路 包括第三、第四MOS管M3、M4，第三、第四電阻R3、R4和兩個與非門，從第三、第二反相器 INV3UNV2的輸出與第一觸發(fā)器RS1的輸出Q、Q非分別進行與非操作后，驅動第四、第三MOS 管M4、M3，將高邊信號下傳，產生反饋低邊信號控制第二觸發(fā)器RS2并保持。
全文摘要
本發(fā)明公開了一種低邊到高邊的信號傳輸電路，其特征在于，包括邏輯處理電路，邏輯處理電路的一個輸入端連接低邊信號Vi，另一輸入端連接反饋控制電路，邏輯處理電路的輸出端連接第一、第二MOS管M1、M2的柵極；第一、第二MOS管M1、M2的源極和襯底極接地；第一MOS管M1的漏極連接電阻R1的一端并同時連接采樣保持電路的一個輸入端；第二MOS管M2的漏極連接電阻R2的一端并同時連接采樣保持電路的另一個輸入端；第一、第二電阻R1、R2的另一端連接高電位VB；采樣保持電路的一個輸出端輸出高邊信號VO；另一個輸出端通過反饋控制電路連接邏輯處理電路；采樣保持電路丄側與高電位VB相連；下側與低電位VS相連。
文檔編號H03K5/01GK101924539SQ201010215239
公開日2010年12月22日 申請日期2010年7月1日 優(yōu)先權日2010年7月1日
發(fā)明者姜洪雨, 王勇 申請人:中國航天科技集團公司第九研究院第七七一研究所