專利名稱：一種可配置的差分延遲單元電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，應(yīng)用于壓控振蕩器設(shè)計(jì)，具體涉及一種可配置的差分延遲單元電路結(jié)構(gòu)。
背景技術(shù)：
壓控振蕩器(Voltage-controlled Oscillator，VC0)，廣泛應(yīng)用于各種集成電路中。環(huán)形壓控振蕩器作為壓控振蕩器的一種，其結(jié)構(gòu)簡(jiǎn)單、面積開銷小、易于集成，為設(shè)計(jì)人員所青睞。在鎖相環(huán)電路中，通常是通過改變控制電壓Vc來調(diào)節(jié)輸出頻率，VCO輸出頻率的范圍與Vc調(diào)節(jié)范圍的比值稱之為VCO增益。如果VCO增益較高，則容易在鎖相環(huán)中引入噪聲；反之，如果VCO增益較低，將可能降低鎖相環(huán)頻率范圍并延長(zhǎng)鎖定時(shí)間。因此，鎖相環(huán)噪聲、頻率范圍和鎖定時(shí)間與VCO增益相關(guān)。圖4即為由常規(guī)差分延遲單元(如圖1所示) 構(gòu)成的可變環(huán)路壓控振蕩器實(shí)例，該電路存在以下不足1.圖1所示的常規(guī)差分延遲單元，輸入信號(hào)端口固定，無復(fù)用能力，由此構(gòu)成的環(huán)路缺乏足夠的靈活性；2.由常規(guī)差分延遲單元構(gòu)成的環(huán)形振蕩器，其延遲單元級(jí)數(shù)通常是固定的，當(dāng) VCO的增益較低時(shí)，輸出頻率的調(diào)節(jié)范圍受到限制；3.由常規(guī)差分延遲單元構(gòu)成的可變環(huán)路振蕩器，需要的延遲單元數(shù)眾多，設(shè)計(jì)開銷較大，以圖4中的結(jié)構(gòu)為例，由于常規(guī)差分延遲單元無法復(fù)用，要實(shí)現(xiàn)延遲單元級(jí)數(shù)為3、 4、5、6、7、8、9和10的振蕩器，需要分別構(gòu)成8個(gè)振蕩環(huán)路，共需52個(gè)延遲單元。導(dǎo)致上述問題的根本原因在于構(gòu)成環(huán)路的延遲單元無法復(fù)用。擴(kuò)展VC0，實(shí)現(xiàn)可變環(huán)路壓控振蕩器，是解決上述問題的有效途徑。因此，實(shí)現(xiàn)低開銷可變環(huán)路壓控振蕩器，需要提供一種可配置的延遲單元，以支持信號(hào)路徑的可配置。

發(fā)明內(nèi)容
針對(duì)常規(guī)差分延遲單元的不足，本發(fā)明在常規(guī)差分延遲單元的基礎(chǔ)上，設(shè)計(jì)了輸入選擇電路，改進(jìn)了輸入電路，實(shí)現(xiàn)了一種具有復(fù)用能力的可配置的差分延遲單元，其主要的技術(shù)出發(fā)點(diǎn)為1.將常規(guī)的差分延遲單元的信號(hào)輸入端口加以擴(kuò)展，用多對(duì)差分輸入端口取代固定的差分輸入端口，實(shí)現(xiàn)信號(hào)通路的可選擇性；2.對(duì)常規(guī)的差分延遲單元的電流通路進(jìn)行擴(kuò)展，用可配置的多電流源取代單一固定的尾電流源，實(shí)現(xiàn)工作電流的可選擇性?；谏鲜龅募夹g(shù)思想，改進(jìn)后的可配置差分延遲單元如圖2所示，與常規(guī)差分延遲單元相比，該延遲單元具有以下優(yōu)勢(shì)1.延遲單元的輸入可選擇，常規(guī)的差分延遲單元如圖1所示，應(yīng)用于壓控振蕩器后，其輸入只能是前一級(jí)延遲單元的輸出，即輸入端In+和h-，而改進(jìn)后的延遲單元的輸入可根據(jù)控制端Cl和C2來進(jìn)行選擇，當(dāng)Cl = 1、C2 = 0時(shí)，則選擇hi+和hi-作為輸入端，而當(dāng)Cl = 0、C2 = 1時(shí)，則選擇和作為輸入端，并且本發(fā)明公開的延遲單元還具有對(duì)輸入端口數(shù)和輸入選擇電路進(jìn)行擴(kuò)展的能力，即可擴(kuò)展為多個(gè)差分輸入對(duì)作為輸入；2.使用圖2中的延遲單元電路構(gòu)成的可變環(huán)路壓控振蕩器，具有多種增益，例如， 用該差分延遲單元實(shí)現(xiàn)延遲單元級(jí)數(shù)為3、4、5、6、7、8、9、10的環(huán)形振蕩器，其增益如圖3所示，可根據(jù)外部控制信號(hào)，在L = 3、L = 4、L = 5、L = 6、L = 7、L = 8、L = 9、L = 10的曲線所代表的VCO不同增益之間進(jìn)行調(diào)節(jié)，通過改變振蕩器增益能夠?qū)崿F(xiàn)快速變頻，其調(diào)節(jié)范圍也得到擴(kuò)展；3.使用本發(fā)明公開的延遲單元電路構(gòu)成的可變環(huán)路壓控振蕩器與使用常規(guī)延遲單元且具有相同環(huán)路數(shù)的壓控振蕩器相比，所需要的面積大大減少，如圖4所示，利用圖1 中常規(guī)差分延遲單元實(shí)現(xiàn)圖4中的8個(gè)環(huán)路需要52個(gè)延遲單元，即364個(gè)晶體管，而如圖 5所示，使用本發(fā)明公開的延遲單元電路與常規(guī)差分延遲單元共同來實(shí)現(xiàn)8個(gè)環(huán)路，僅需要 10個(gè)延遲單元，共122個(gè)晶體管，面積開銷大幅度降低。


圖1常規(guī)差分延遲單元結(jié)構(gòu)；圖2本發(fā)明公開的可配置的差分延遲單元結(jié)構(gòu)；圖3基于本發(fā)明公開的可配置差分延遲單元構(gòu)成的壓控振蕩器的增益曲線舉例；圖4基于常規(guī)差分延遲單元構(gòu)成的可變環(huán)路壓控振蕩器；圖5基于本發(fā)明公開的可配置的差分延遲單元構(gòu)成的可變環(huán)路壓控振蕩器結(jié)構(gòu)。
具體實(shí)施例方式以下結(jié)合附圖詳細(xì)說明本發(fā)明公開的可配置差分延遲單元的電路結(jié)構(gòu)和工作過程。本發(fā)明公開的是一種可配置差分延遲單元電路，其特征在于包括輸入選擇電路、 輸入電路禾P負(fù)載電路，具體由 PMOS 管 Ml、M2、M3、M4、M9、M12, NOMS 管 M5、M6、M7、M8、M10、 Mil、M13、M14、M15、M16和反相器INVl、INV2組成；具體特征在于M5和M8組成源極耦合對(duì)管，其柵極分別連接差分輸入hi+和Inl-，其漏極分別連接差分輸出Out-和Out+，其源極連接到M14的漏極，M14的源極連接到地，其柵極連接到MlO的源極、M13的漏極和M9的漏極，MlO的漏極連接偏置電壓Vb，其柵極連接控制端C1，M9的源極連接偏置電壓Vb，其柵極連接反相器INVl的輸出端，M13的源極接地，其柵極連接INVl的輸出端，INVl的輸入端連接控制端Cl，M6和M7組成源極耦合對(duì)管，其柵極分別連接差分輸入和In2-，其漏極分別連接差分輸出Out-和Out+，其源極連接到M15的漏極，M15的源極接地，其柵極連接 Mll的源極、M16的漏極和M12的漏極，Mll的漏極連接偏置電壓Vb，其柵極連接控制端C2， M12的源極連接偏置電壓Vb，其柵極連接反相器INV2的輸出端，M16的源極接地，其柵極連接INV2的輸出端，INV2的輸入端連接控制端C2，M1的源極連接電源，其柵極連接控制電壓 Vc，其漏極連接差分輸出端0ut-，M2源極連接電源，其柵極連接控制電壓Vc，其漏極連接差分輸出端Out+，M3的柵極和漏極連接差分輸出端Out-，其源極連接電源，M4的柵極和漏極連接差分輸出端Out+，其源極連接電源。
如圖2所示，本發(fā)明是一種可配置的差分延遲單元電路，當(dāng)輸入選擇模塊的端口 Cl = 1、C2 = 0 時(shí)，延遲單元的輸入為 hi+和 hl-，即 M1、M2、M3、M4、M5、M8、M9、M10、M13、 M14和反相器INVl構(gòu)成差分延遲單元進(jìn)入環(huán)形振蕩器；當(dāng)輸入選擇模塊的端口 Cl = 0、C2 =1 時(shí)，延遲單元的輸入為 In2+禾口 Ιη2-,即 Μ1、Μ2、Μ3、Μ4、Μ6、Μ7、Μ15、Μ12、Μ11、Μ16 和反相器INV2構(gòu)成差分延遲單元進(jìn)入環(huán)形振蕩器，即通過Cl和C2控制尾電流管Μ14和Μ15是否導(dǎo)通，選擇可配置延遲單元的輸入是hl+/Inl-或是h2+/In2-，輸入的選擇控制能夠改變環(huán)形振蕩器中延遲單元級(jí)數(shù)。如圖5所示，在振蕩器中通過控制信號(hào)B1B2B3B4B5B6B7B8 能夠?qū)崿F(xiàn)環(huán)形振蕩器中延遲單元級(jí)數(shù)可變，如下表1所示。當(dāng)控制信號(hào)為10101001時(shí)，圖 5中十個(gè)延遲單元都進(jìn)入環(huán)路，構(gòu)成十級(jí)環(huán)形振蕩器；當(dāng)控制信號(hào)為10101010時(shí)，可配置延遲單元4選擇延遲單元6的輸出作為輸入，延遲單元1、2、3、4、6、7、8、9、10構(gòu)成九級(jí)環(huán)形振蕩器。根據(jù)上述描述，通過延遲單元中Cl和C2的控制，可配置差分延遲單元4、7、8、9可以多次與其它延遲單元組成環(huán)形振蕩器，實(shí)現(xiàn)環(huán)形振蕩器中延遲單元級(jí)數(shù)可變，使得壓控振蕩器具有多種增益。使用可配置的差分延遲單元的可變環(huán)路振蕩器，可以根據(jù)控制信號(hào)選擇增益來對(duì)輸出頻率進(jìn)行快速調(diào)節(jié)。表 權(quán)利要求
1. 一種可配置的差分延遲單元電路，其特征在于包括輸入選擇電路、輸入電路和負(fù)載電路，具體由PMOS管(Ml)、(M2)、(M3)、(M4)、 (M9)、(M12)，NOMS 管(M5)、(M6)、(M7)、(M8)、(MlO)、(Mil)、(M13)、(M14)、(M15)、(M16)和反相器(INVl)、(INV2)組成；具體特征在于(iK)和(M8)組成源極耦合對(duì)管，其柵極分別連接差分輸入(Inl+)和(hi-)，其漏極分別連接差分輸出(Out-)和(Out+)，其源極連接到(M14)的漏極，(M14)的源極連接到地，其柵極連接到(MlO)的源極、(M13)的漏極和(M9) 的漏極，(MlO)的漏極連接偏置電壓(Vb)，其柵極連接控制端(Cl)，(M9)的源極連接偏置電壓(Vb)，其柵極連接反相器(INVl)的輸出端，(M13)的源極接地，其柵極連接(INVl)的輸出端，(INVl)的輸入端連接控制端(Cl)，(M6)和(M7)組成源極耦合對(duì)管，其柵極分別連接差分輸入(In2+)和an2-)，其漏極分別連接差分輸出(Out-)和(Out+)，其源極連接到 (M15)的漏極，(M15)的源極接地，其柵極連接(Mil)的源極、(M16)的漏極和(M12)的漏極，(Mil)的漏極連接偏置電壓(Vb)，其柵極連接控制端(以)，(M12)的源極連接偏置電壓 (Vb)，其柵極連接反相器(INW)的輸出端，(M16)的源極接地，其柵極連接(INW)的輸出端，(INV2)的輸入端連接控制端(以)，(Ml)的源極連接電源，其柵極連接控制電壓(Vc)，其漏極連接差分輸出端(Out-)，(M2)源極連接電源，其柵極連接控制電壓(Vc)，其漏極連接差分輸出端(Out+)，(M3)的柵極和漏極連接差分輸出端(Out-)，其源極連接電源，(M4)的柵極和漏極連接差分輸出端(Out+)，其源極連接電源。
全文摘要
本發(fā)明公開了一種具有可配置能力的應(yīng)用于可變環(huán)路壓控振蕩器的差分延遲單元電路。在輸入選擇電路的控制下，延遲單元能夠改變信號(hào)傳播路徑，基于復(fù)用延遲單元的方式改變環(huán)路中延遲單元的級(jí)數(shù)，從而能夠以最低的開銷組成可配置的環(huán)形振蕩器，使壓控振蕩器具有多種增益，展寬了調(diào)節(jié)范圍。本發(fā)明公開的可配置的差分延遲單元電路由輸入選擇電路、輸入電路和負(fù)載電路組成。
文檔編號(hào)H03L7/099GK102270985SQ201010193010
公開日2011年12月7日 申請(qǐng)日期2010年6月7日 優(yōu)先權(quán)日2010年6月7日
發(fā)明者樂大珩, 何小威, 孫巖, 張均安, 張明, 張民選, 李少青, 段志奎, 譚曉強(qiáng), 趙振宇, 鄭濤, 郭陽, 陳吉華, 馬卓 申請(qǐng)人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)