專利名稱：使用自適應(yīng)偏置的高擺動(dòng)運(yùn)算放大器輸出級(jí)的制作方法
技術(shù)領(lǐng)域：
所揭示的實(shí)施例涉及運(yùn)算放大器，且更明確地說涉及適于模擬/混合信號(hào)集成電路中的軌對(duì)軌(rail-to-rail)操作的運(yùn)算放大器。
背景技術(shù)：
圖1 (現(xiàn)有技術(shù))為混合信號(hào)集成電路1的圖式?；旌闲盘?hào)集成電路1包括數(shù)字邏輯部分2及模擬電路部分3。模擬電路可(例如)包括模擬信號(hào)在大于數(shù)字信號(hào)在數(shù)字邏輯部分2內(nèi)的擺動(dòng)的電壓范圍上擺動(dòng)的電路。 圖2(現(xiàn)有技術(shù))為部分2內(nèi)的代表性互補(bǔ)邏輯數(shù)字反相器4的電路圖。反相器4包括薄柵極絕緣體P-溝道晶體管5及薄柵極絕緣體N-溝道晶體管6。因?yàn)檫@些薄柵極絕緣體晶體管為構(gòu)成集成電路1上的大多數(shù)晶體管的標(biāo)準(zhǔn)邏輯晶體管，所以其有時(shí)被稱為"基線裝置"。在所說明的實(shí)例中，部分2內(nèi)的數(shù)字邏輯從此處稱為VDD的數(shù)字邏輯電源電壓進(jìn)行操作。電源電壓VDD在此實(shí)例中在從約1.0伏到1.3伏的范圍中。薄柵極絕緣體晶體管具有大約2. O伏的漏極到源極及柵極到源極擊穿電壓或經(jīng)另外規(guī)定以用2. 0伏或更小的漏極到源極電壓(Vds)及柵極到源極電壓(Vgs)進(jìn)行操作。因?yàn)殡娫措妷篤DD小于2.0伏，所以例如圖2的電路的互補(bǔ)邏輯電路令人滿意地操作且不經(jīng)受歸因于邏輯晶體管的過度應(yīng)力的可靠性問題。 然而，混合信號(hào)集成電路1的電路還包括部分3中的模擬電路。模擬電路可(例如)包括用于將數(shù)字邏輯介接到集成電路l外部的其它電路的輸入/輸出(I/O)電路。此模擬電路通常從較高的電源電壓操作。較高的電源電壓在此處被稱為模擬電源電壓VDDA。
圖3(現(xiàn)有技術(shù))為在此處被稱為"軌對(duì)軌運(yùn)算放大器"7的此模擬電路的實(shí)例。在軌對(duì)軌放大器7的應(yīng)用的此實(shí)例中，將單端數(shù)字輸入信號(hào)VIN供應(yīng)于非反相差分輸入引線8上。數(shù)字信號(hào)具有從大約接地電位到數(shù)字邏輯電源電壓VDD (在此實(shí)例中，從接地電位到1.3伏)的電壓擺動(dòng)。虛線16表示負(fù)反饋環(huán)路。輸出引線9上的輸出信號(hào)V0UT具有從大約接地電位到模擬電源電壓VDDA(在此實(shí)例中，從接地電位到2.6伏)的電壓擺動(dòng)。運(yùn)算放大器7包括差分輸入級(jí)IO及輸出級(jí)11。差分輸入級(jí)IO包括差分輸入電路12及AB類控制電路13。 圖4(現(xiàn)有技術(shù))更詳細(xì)地展示圖3的運(yùn)算放大器7的輸出級(jí)11。輸出級(jí)ll包括P-溝道晶體管14及N-溝道晶體管15。因?yàn)檩敵鲆€9上的輸出信號(hào)V0UT的電壓可在從接地電位到2. 7伏的范圍中，所以使用用于晶體管14及15的具有2. 0伏的擊穿電壓額定值的基線薄柵極絕緣體裝置將使裝置經(jīng)受過度應(yīng)力。當(dāng)基線裝置具有大約2. 0伏的額定漏極到源極擊穿電壓(Vdsbd)時(shí)，晶體管14及15可經(jīng)歷2. 7伏的漏極到源極電壓(Vds)。因此將晶體管14及15制造為具有較高擊穿電壓的厚柵極絕緣體晶體管。在一個(gè)實(shí)例中，厚柵極絕緣體晶體管具有大約3. 0伏的Vdsbd擊穿電壓。因此其能夠耐受由輸出引線9上的較高模擬電源電壓VDDA范圍信號(hào)強(qiáng)加的應(yīng)力。 圖1到圖4的電路工作良好。不幸地，提供具有兩個(gè)不同柵極絕緣體厚度的晶體管增大制造混合信號(hào)集成電路1的處理成本。制造厚柵極絕緣體輸出級(jí)晶體管14及15大體需要使用額外光刻掩模，且需要執(zhí)行多個(gè)額外半導(dǎo)體制造處理步驟。歸因于此額外復(fù)雜性，制造混合信號(hào)集成電路1的成本可歸因于必須提供厚氧化物輸出級(jí)晶體管的要求而增大多達(dá)百分之五或以上。

發(fā)明內(nèi)容
運(yùn)算放大器的輸出級(jí)包括在模擬電源電壓VDDA節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間的上拉電流路徑中串聯(lián)耦合的兩個(gè)晶體管(切換晶體管及偏置晶體管)。VDDA節(jié)點(diǎn)有時(shí)被稱為VDDA電源軌。輸出級(jí)還包括在輸出節(jié)點(diǎn)與接地GND節(jié)點(diǎn)之間的下拉電流路徑中串聯(lián)耦合的兩個(gè)晶體管(切換晶體管及偏置晶體管)。接地GND節(jié)點(diǎn)有時(shí)被稱為GND軌。切換晶體管由運(yùn)算放大器的前述差分輸入級(jí)中的AB類控制電路控制。 在輸出級(jí)的上拉及下拉電流路徑中提供偏置晶體管減小在切換晶體管上降低的最大電壓，從而允許偏置及切換晶體管具有比電源電壓VDDA的量值低的額定擊穿電壓。在一個(gè)實(shí)例中，輸出級(jí)的所有切換及偏置晶體管為具有相同柵極絕緣體厚度且具有相同近似漏極到源極擊穿電壓(Vdsbd)及相同近似柵極到源極擊穿電壓(Vgsbd)的基線場(chǎng)效晶體管裝置。輸出級(jí)內(nèi)的新穎自適應(yīng)偏置電路至少部分地基于輸出節(jié)點(diǎn)上的輸出信號(hào)VOUT的量值調(diào)整偏置晶體管的柵極電壓，而非用固定柵極電壓使偏置晶體管偏置。偏置及切換晶體管維持于其飽和區(qū)中，以使得運(yùn)算放大器具有高電壓增益。 在一個(gè)特定實(shí)施例中，自適應(yīng)偏置如下進(jìn)行工作。舉例來說，如果輸出信號(hào)VOUT在第一電壓范圍(例如，小于VDDA的三分之一的低電壓范圍)中，則下拉電流路徑中的N-溝道偏置晶體管上的柵極電壓經(jīng)設(shè)定為第一偏壓(bias voltage)。第一偏壓接近GND軌電壓(rail voltage)，以使得下拉電流路徑中的切換及偏置晶體管可將輸出節(jié)點(diǎn)拉得與GND電壓軌上的接地電壓更接近，從而促進(jìn)輸出電壓VOUT的電壓擺動(dòng)向下接近GND軌的電壓。然而，如果VOUT在第二電壓范圍(例如，高于VDDA的三分之一的電壓范圍)中，則下拉電流路徑中的偏置晶體管上的柵極電壓被設(shè)定為第二偏壓。第二偏壓更遠(yuǎn)離GND軌上的GND電位。以此方式增大偏置晶體管的柵極上的電壓減小下拉電流路徑中的切換及偏置晶體管上的電壓應(yīng)力。上拉電流路徑中的P-溝道偏置晶體管由自適應(yīng)偏置電路以與下拉電流路徑中的N-溝道偏置晶體管經(jīng)偏置的方式互補(bǔ)的方式進(jìn)行偏置。因此，視輸出信號(hào)VOUT的量值而定，P-溝道偏置晶體管的柵極用兩個(gè)偏壓中的一者進(jìn)行偏置。隨著輸出信號(hào)VOUT的量值增大及減小而調(diào)整使偏置晶體管偏置的柵極電壓將失真引入輸出信號(hào)VOUT中。然而，對(duì)于許多運(yùn)算放大器應(yīng)用來說，運(yùn)算放大器的總體失真是可接受的。
前述內(nèi)容為概述且由此必然含有對(duì)細(xì)節(jié)的簡(jiǎn)化、概括及省略；因此，所屬領(lǐng)域的技術(shù)人員將了解，所述概述僅為說明性的且不聲稱以任何方式來進(jìn)行限制。如僅由權(quán)利要求書所界定，本文描述的裝置及/或過程的其它方面、發(fā)明性特征及優(yōu)點(diǎn)將在本文闡述的非限制性詳細(xì)描述中變得顯而易見。


圖1 (現(xiàn)有技術(shù))為包括厚柵極絕緣體晶體管以及薄柵極絕緣體晶體管兩者的混合信號(hào)集成電路的圖式。
7
圖2(現(xiàn)有技術(shù))為位于圖1的混合信號(hào)集成電路的數(shù)字部分內(nèi)的數(shù)字反相器的圖式。 圖3(現(xiàn)有技術(shù))為位于圖1的混合信號(hào)集成電路的模擬部分內(nèi)的軌對(duì)軌運(yùn)算放大器的圖式。 圖4(現(xiàn)有技術(shù))為圖3的軌對(duì)軌運(yùn)算放大器的輸出級(jí)的圖式。 圖5為根據(jù)一個(gè)新穎方面的新穎運(yùn)算放大器的一個(gè)示范性應(yīng)用的圖式。 圖6為圖5的混合信號(hào)集成電路中的功率控制環(huán)路電路的圖式。功率控制環(huán)路涉
及新穎運(yùn)算放大器。 圖7為圖6的功率控制環(huán)路的部分的新穎運(yùn)算放大器的框圖。
圖8為圖7的新穎運(yùn)算放大器的更詳細(xì)電路圖。 圖9為圖8的新穎運(yùn)算放大器的圖式。所述圖式以擴(kuò)展方式展示運(yùn)算放大器的新穎輸出級(jí)。 圖10為闡述在三個(gè)不同操作條件下在圖9的輸出級(jí)內(nèi)的各種節(jié)點(diǎn)上電壓的量的表。盡管圖9中所說明的輸出級(jí)的操作聯(lián)合V0UT電壓范圍及特定節(jié)點(diǎn)電壓而解釋于對(duì)應(yīng)文字中，但應(yīng)理解，出于說明及指導(dǎo)的目的而簡(jiǎn)化電路操作的描述。對(duì)于在使用特定類型的晶體管及電路組件時(shí)的更精確的電路操作，應(yīng)使用電路模擬器(例如，SPICE)及準(zhǔn)確裝置模型來模擬實(shí)際電路。 圖11為闡述圖9的輸出級(jí)內(nèi)的自適應(yīng)偏置反饋環(huán)路的環(huán)路增益的表。存在控制偏置晶體管T4的柵極上的偏壓的第一反饋環(huán)路，且存在控制偏置晶體管T2的柵極上的偏壓的第二反饋環(huán)路。 圖12為闡述由圖9的新穎運(yùn)算放大器引入的信號(hào)失真的表。
圖13為根據(jù)一個(gè)新穎方面的方法的流程圖。
具體實(shí)施例方式
圖5為根據(jù)一個(gè)新穎方面的蜂窩式電話系統(tǒng)101中的新穎運(yùn)算放大器100的一個(gè)示范性應(yīng)用的簡(jiǎn)化電路圖。蜂窩式電話系統(tǒng)101包括(在未說明的其它部分中)混合信號(hào)集成電路102、離散功率放大器集成電路103、雙工器104、SAW濾波器105及天線106?；旌闲盘?hào)集成電路102包括數(shù)字邏輯部分107及模擬電路部分108。模擬電路部分108包括接收器鏈電路109、發(fā)射器鏈電路110及功率控制環(huán)路(PCL)電路lll。新穎運(yùn)算放大器IOO為PCL lll的部分。接收于蜂窩式電話上的信息經(jīng)接收于天線106上，且通過雙工器104，穿過SAW濾波器105，穿過終端112，且進(jìn)入模擬電路部分108的接收器鏈109部分中。待從蜂窩式電話發(fā)射的信息從發(fā)射器鏈110傳遞，穿過終端113，穿過功率放大器103，穿過雙工器104，且從天線106發(fā)射。功率放大器103的增益由PCL111通過經(jīng)由終端118從混合信號(hào)集成電路輸出的電壓控制增益(VCG)信號(hào)進(jìn)行控制。 數(shù)字邏輯部分107從此處稱為電源電壓VDD的數(shù)字邏輯電源電壓進(jìn)行操作。模擬電路部分108從此處稱為電源電壓VDDA的模擬電源電壓進(jìn)行操作。電源電壓VDDA大于數(shù)字邏輯電源電壓VDD。在當(dāng)前實(shí)例中，數(shù)字電源電壓VDD在從約1.0伏到1.3伏的范圍中。模擬電源電壓VDDA在從約2. 5伏到2. 7伏的范圍中，且具有2. 6伏的標(biāo)稱值。在模擬電路部分108中處理的模擬信號(hào)的電壓擺動(dòng)在量值上超過VDD，而部分107及108的所有場(chǎng)效
8晶體管為具有相同的相對(duì)薄柵極絕緣體厚度的基線裝置。這些基線裝置的漏極到源極擊穿電壓(Vdsbd)在此當(dāng)前實(shí)例中為2.0伏。同樣地，這些基線裝置的柵極到源極擊穿電壓(Vgsbd)為2.0伏。術(shù)語"擊穿電壓"在此處不意味如果基線裝置經(jīng)受擊穿電壓則其將必定立即失效，相反地，術(shù)語擊穿電壓為可靠性量度。在一個(gè)實(shí)例中，如果晶體管在受應(yīng)力的條件中于擊穿電壓下經(jīng)操作持續(xù)所規(guī)定的操作周期(例如，十年)，則擊穿電壓為使基線裝置經(jīng)受操作參數(shù)(例如，閾值電壓)的百分之十的移位的最低電壓。 圖6為更詳細(xì)地展示圖5的PCL 111的圖式。數(shù)字包絡(luò)數(shù)據(jù)114源于數(shù)字部分107中且由數(shù)/模轉(zhuǎn)換器(DAC)115轉(zhuǎn)換為模擬信號(hào)。所得模擬信號(hào)通過包絡(luò)放大器116以產(chǎn)生數(shù)字信號(hào)VDAC。將信號(hào)VDAC供應(yīng)到功率控制塊117。包絡(luò)放大器116包括新穎運(yùn)算放大器IIO，其經(jīng)配置以包含負(fù)反饋環(huán)路。功率控制塊117在天線106上接收指示RF信號(hào)的強(qiáng)度的信號(hào)，且基于所述信號(hào)及來自包絡(luò)放大器116的數(shù)字信號(hào)VDAC，從終端118輸出電壓控制增益信號(hào)(VCG)。 VCG信號(hào)控制功率放大器103的增益。 圖7為圖6的新穎運(yùn)算放大器110的框圖。運(yùn)算放大器110包括非反相差分輸入節(jié)點(diǎn)及引線119、反相差分輸入節(jié)點(diǎn)及引線120、輸出節(jié)點(diǎn)及引線121、差分輸入級(jí)122及輸出級(jí)123。差分輸入級(jí)122又包括差分輸入電路124及AB類控制電路125。從如所說明的模擬電源電壓VDDA對(duì)運(yùn)算放大器110供電。 圖8為圖7的運(yùn)算放大器110的更詳細(xì)圖式。輸出級(jí)123包括兩個(gè)切換場(chǎng)效晶體管Tl及T3、兩個(gè)額外新穎偏置場(chǎng)效晶體管T2及T4，及新穎自適應(yīng)偏置電路126。晶體管的頂行及晶體管的底行分別由高休眠信號(hào)HLSL及低休眠信號(hào)LLSLB控制。信號(hào)LLSLB為有效低的。在一個(gè)實(shí)施例中，切換及偏置晶體管為大致上等同的尺寸及等同的構(gòu)造。
圖9為展示晶體管層級(jí)處的輸出級(jí)123的簡(jiǎn)化框圖。盡管在圖3及圖4的現(xiàn)有技術(shù)輸出級(jí)11中，在從輸出節(jié)點(diǎn)9到接地節(jié)點(diǎn)的下拉電流路徑中存在單一 N-溝道下拉晶體管15且在從VDDA電源電壓節(jié)點(diǎn)到輸出節(jié)點(diǎn)9的上拉電流路徑中存在單一 P-溝道上拉晶體管14，但在圖9的新穎電路中提供了兩個(gè)額外偏置晶體管T2及T4。 N-溝道偏置晶體管T2經(jīng)安置于輸出節(jié)點(diǎn)N7與接地節(jié)點(diǎn)Nil之間的下拉電流路徑中，以使得下拉電流從輸出節(jié)點(diǎn)N7串聯(lián)流動(dòng)，穿過附加偏置晶體管T2，穿過切換晶體管T1，且到接地節(jié)點(diǎn)N11。類似地，P-溝道偏置晶體管T4經(jīng)安置于VDDA電源節(jié)點(diǎn)N10與輸出節(jié)點(diǎn)N7之間的上拉電流路徑中，以使得上拉電流從VDDA電源節(jié)點(diǎn)N10流動(dòng)，穿過切換晶體管T3，穿過附加偏置晶體管T4，且到輸出節(jié)點(diǎn)N7。提供偏置晶體管T2及T4允許在兩個(gè)串聯(lián)連接的晶體管而非僅一個(gè)上降低歸因于輸出節(jié)點(diǎn)N7上的大模擬信號(hào)電壓擺動(dòng)的相對(duì)大的可能電壓。通過在兩個(gè)晶體管上降低大電壓，使在晶體管中的每一者上的最大電壓降足夠小從而可使兩個(gè)晶體管為具有小于模擬信號(hào)電壓擺動(dòng)的額定Vdsbd及Vgsbd擊穿電壓的基線裝置。因?yàn)榭墒馆敵黾?jí)123的所有晶體管具有相同的柵極絕緣體厚度，所以避免了與必須給晶體管提供兩個(gè)不同柵極絕緣體厚度相關(guān)聯(lián)的半導(dǎo)體處理成本。使用標(biāo)準(zhǔn)數(shù)字互補(bǔ)邏輯(有時(shí)稱為互補(bǔ)金屬氧化物半導(dǎo)體或CMOS)半導(dǎo)體制造工藝來制造集成電路102。如上文所闡述，在一個(gè)實(shí)施例中，混合信號(hào)集成電路102中的所有N-溝道及P-溝道場(chǎng)效晶體管具有相同基線類型且具有相同的柵極絕緣體厚度。 自適應(yīng)偏置電路126調(diào)整偏置晶體管T3及T4的柵極上的偏壓以防止偏置晶體管上的電壓過度應(yīng)力且促進(jìn)輸出節(jié)點(diǎn)N7上的軌對(duì)軌輸出電壓擺動(dòng)，而非用固定偏壓驅(qū)動(dòng)偏
9置晶體管的柵極。舉例來說，如果輸出節(jié)點(diǎn)N7上的輸出信號(hào)V0UT使得大電壓將在偏置晶體管上降低，則偏置晶體管的柵極上的偏壓經(jīng)設(shè)定以使得偏置晶體管上的漏極到源極電壓(Vds)及柵極到源極電壓(Vgs)減小且小于額定Vdsbd及Vgsbd擊穿電壓。然而，如果輸出信號(hào)VOUT使得(例如)在偏置晶體管將輸出節(jié)點(diǎn)N7上的電壓拉到電源電壓軌時(shí)，偏置晶體管上的電壓降被最小化，則偏置晶體管的柵極上的偏壓經(jīng)設(shè)定為較接近軌上的電壓。將偏置晶體管上的柵極電壓設(shè)定為較接近軌上的電壓允許偏置晶體管及其相關(guān)聯(lián)的切換晶體管可將輸出節(jié)點(diǎn)N7上的電壓拉得較接近軌電壓，從而促進(jìn)在量值上大致上為軌對(duì)軌的輸出信號(hào)擺動(dòng)。 下文結(jié)合圖9及圖10更詳細(xì)地解釋運(yùn)算放大器110的操作。差分輸入級(jí)122接收非反相差分輸入節(jié)點(diǎn)119上的電壓信號(hào)INP且接收反相差分輸入節(jié)點(diǎn)120上的電壓信號(hào)INN。差分輸入級(jí)122使INP與INN之間的電壓差與增益相乘且將結(jié)果作為信號(hào)VINl輸出到節(jié)點(diǎn)127上。還將結(jié)果作為信號(hào)VIN2輸出到節(jié)點(diǎn)128上。兩個(gè)信號(hào)VINl及VIN2具有相對(duì)于彼此的電壓偏移，但相互追蹤以使得如果VINl增大，則VIN2也增大。如果VINl減小，則VIN2也減小。電壓偏移由AB類控制電路125控制，以使得當(dāng)兩個(gè)信號(hào)VINl及VIN2被供應(yīng)于輸出級(jí)123的切換晶體管T3及Tl上時(shí)，輸出級(jí)123作為AB類放大器進(jìn)行操作。
下文描述在三個(gè)不同操作條件下輸出級(jí)123的操作。在第一操作條件中，信號(hào)VIN1及VIN2具有相對(duì)高的電壓且節(jié)點(diǎn)N7上的輸出信號(hào)V0UT的電壓在第一電壓范圍中為低。在當(dāng)前實(shí)例中，第一電壓范圍從接地電位延伸到電源電壓VDDA的大約三分之一。在第二操作條件中，信號(hào)VINl及VIN2具有中等范圍電壓且輸出信號(hào)VOUT的電壓在第二電壓范圍中。第二電壓范圍從電源電壓VDDA的大約三分之一延伸到電源電壓VDDA的大約三分之二。在第三操作條件中，信號(hào)VINl及VIN2具有相對(duì)低的電壓且輸出信號(hào)VOUT的電壓在第三電壓范圍中為高。第三電壓范圍從電源電壓VDDA的大約三分之二延伸到電源電壓VDDA。
圖10為闡述這三個(gè)操作條件中的每一者中輸出級(jí)123的各種節(jié)點(diǎn)上的電壓的表。舉例來說，從左起的第二列闡述第一操作條件中的電路操作。向右的下一列闡述第二操作條件中的電路操作。最右列闡述第三操作條件中的電路操作。如圖io指示，在當(dāng)前描述的實(shí)例中，電源電壓VDDA具有2. 6伏的標(biāo)稱值。 第一VOUT范圍中的操作自適應(yīng)偏置電路126包括兩個(gè)分壓器電路。第一分壓器電路為一串三個(gè)二極管連接的N-溝道場(chǎng)效晶體管T5、T6及T7。三個(gè)二極管連接的晶體管T5、T6及T7串聯(lián)連接于VDDA電源電壓節(jié)點(diǎn)N10與接地電位節(jié)點(diǎn)Nil之間。當(dāng)電流流動(dòng)穿過第一分壓器電路時(shí)且當(dāng)相關(guān)聯(lián)的偏置調(diào)整晶體管T8為非導(dǎo)電時(shí)，節(jié)點(diǎn)N3上的電壓大約為VDDA的三分之一且節(jié)點(diǎn)N8上的電壓大約為VDDA的三分之二。 第二分壓器電路為一類似串的三個(gè)二極管連接的P-溝道晶體管T9、 T10及Tll。當(dāng)電流從VDDA電源節(jié)點(diǎn)NlO流動(dòng)穿過第二分壓器到接地節(jié)點(diǎn)Nll時(shí)且當(dāng)相關(guān)聯(lián)的偏置調(diào)整晶體管T12為非導(dǎo)電的時(shí)，節(jié)點(diǎn)N9上的電壓大約為VDDA的三分之一且節(jié)點(diǎn)N4上的電壓大約為VDDA的三分之二。 在第一VOUT范圍中，電壓VOUT小于電源電壓VDDA的三分之一。此電壓VOUT存在于N-溝道晶體管T8的柵極上。晶體管T8上的柵極到源極電壓因此低于其閾值電壓且晶體管T8為非導(dǎo)電的。節(jié)點(diǎn)N3上的電壓因此歸因于第一分壓器的操作大約為電源電壓VDDA的三分之一。VDDA的三分之一的電壓由自適應(yīng)偏置電路126供應(yīng)于偏置晶體管T2的
10柵極上。偏置晶體管T2因此為導(dǎo)電的。如圖10的表所指示，在節(jié)點(diǎn)N2處的偏置晶體管T2的源極上的電壓為小于晶體管T2的柵極上存在的三分之一VDDA電壓的柵極到源極電壓降(Vgs)。如圖10的表所指示，Vgs電壓降近似等于N-溝道晶體管T2的閾值電壓(Vt)加上增量(delta amount)，其中所述增量在一百毫伏與三百毫伏之間。閾值電壓為視過程而定的，但在此實(shí)例中在三百毫伏到八百毫伏之間的范圍中。在偏置晶體管T2上的Vgs降低為七百毫伏的情形中，節(jié)點(diǎn)N2上的電壓為VDDA的三分之一減去七百毫伏。節(jié)點(diǎn)N2上的電壓因此大約為166毫伏。晶體管T1的柵極上的相對(duì)高電壓VIN2使得晶體管T1為導(dǎo)電的。因此，晶體管Tl及T2兩者均為導(dǎo)電的且建立從輸出節(jié)點(diǎn)N7，穿過偏置晶體管T2，穿過切換晶體管Tl，且到接地節(jié)點(diǎn)Nil的下拉電流路徑。 P-溝道偏置晶體管T4、P_溝道切換晶體管T3及P_溝道晶體管T9到Tll的第二分壓器電路以互補(bǔ)方式工作。因?yàn)閂OUT在第一電壓范圍(小于VDDA的三分之一)中，所以在偏置調(diào)整晶體管T12上存在大柵極到源極電壓且偏置調(diào)整晶體管T12為導(dǎo)電的。偏置調(diào)整晶體管T12因此有效地使第二分壓器電路的二極管連接的P-溝道晶體管T10短路。在穿過第二分壓器的電流路徑中僅存在兩個(gè)，而非三個(gè)二極管連接的晶體管。電流從VDDA節(jié)點(diǎn)N10流動(dòng)，穿過二極管連接的晶體管T9，穿過導(dǎo)電偏置調(diào)整晶體管T12，穿過二極管連接的晶體管Tll，且到接地節(jié)點(diǎn)Nll。節(jié)點(diǎn)N4上的電壓因此大約為VDDA的一半。節(jié)點(diǎn)N5上的電壓為VDDA的一半加上在晶體管T4上的柵極到源極電壓降低(Vds)。假定Vgs為七百毫伏，則節(jié)點(diǎn)N5上的電壓大約為2.0伏。因?yàn)樾盘?hào)VIN1的電壓為相對(duì)高的，所以與從輸出節(jié)點(diǎn)N7穿過N-溝道晶體管Tl及T2到接地節(jié)點(diǎn)Nil的下拉電流路徑相比，從節(jié)點(diǎn)N10穿過P-溝道切換晶體管T3及P-溝道偏置晶體管T4到輸出節(jié)點(diǎn)N7的上拉電流路徑為相對(duì)非導(dǎo)電的。N-溝道晶體管Tl及T2可因此將節(jié)點(diǎn)N7上的電壓下拉到節(jié)點(diǎn)Nil上的接地電位。因?yàn)楣?jié)點(diǎn)N3上的電壓低到大約為三分之一 VDDA，所以N-溝道晶體管Tl及T2可將輸出節(jié)點(diǎn)N7上的電壓下拉到或接近于接地節(jié)點(diǎn)Nil上的電壓。接地節(jié)點(diǎn)Nil在此處被稱為接地"軌"。 在此第一 VOUT范圍中，節(jié)點(diǎn)N5上的電壓如上文所闡述大約為2. 0伏。如果節(jié)點(diǎn)N7上的信號(hào)VOUT的電壓處于其最低零伏，則偏置晶體管T4上的漏極到源極電壓Vgs處于其額定2.0伏擊穿電壓。 第二 VOUT范圍中的操作在第二 VOUT范圍中，電壓VOUT大于VDDA的三分之一但小于VDDA的三分之二。如果所有電流流動(dòng)穿過第一分壓器的所有三個(gè)二極管連接的晶體管，則節(jié)點(diǎn)N3上的電壓大約為VDDA的三分之一。因?yàn)閂OUT經(jīng)供應(yīng)于晶體管T8的柵極上且因?yàn)閂OUT大于VDDA的三分之一但小于VDDA的三分之二，所以在晶體管T8上存在不充分的柵極到源極電壓(Vgs)以使偏置調(diào)整晶體管T8為導(dǎo)電的。晶體管T8的閾值電壓在此實(shí)例中大約為五百毫伏。因?yàn)槠谜{(diào)整晶體管T8為非導(dǎo)電的，所以第一分壓器中的二極管連接的晶體管T6未短路，電流流動(dòng)穿過所有三個(gè)二極管連接的晶體管T5、T6及T7，且節(jié)點(diǎn)N3上的電壓大約為VDDA的三分之一。 第二范圍中的V0UT比其在第一范圍中高。偏置調(diào)整晶體管T12的柵極上的電壓V0UT不再足夠低來保持晶體管T12的柵極到源極電壓大于其閾值電壓。晶體管T12因此不再導(dǎo)電。穿過P-溝道分壓器的電流因此流動(dòng)穿過所有三個(gè)二極管連接的晶體管T9、T10及Tll。節(jié)點(diǎn)N4上的電壓因此如圖10的表所指示為VDDA的三分之二。因此可見，與第一V0UT范圍中的操作相比，節(jié)點(diǎn)N4上的電壓被升高。 如圖10的表所指示，偏置晶體管T2上的在此第二電壓范圍中的最大漏極到源極電壓大約為三分之一 VDDA加上Vgs。如上文所解釋，在當(dāng)前實(shí)例中，此電壓大約為2. 0伏。類似地，偏置晶體管T4上的在此第二電壓范圍中的最大漏極到源極電壓大約為三分之一VDDA加上Vgs。在此實(shí)例中，偏置晶體管T4上的最大Vds因此也大約為2.0伏。偏置晶體管T2及T4上的最大Vds因此在2. 0伏的額定Vdsbd擊穿電壓內(nèi)。 第三VOUT范圍中的操作在第三VOUT范圍中，電壓VOUT大于VDDA的三分之二。偏置調(diào)整晶體管T8的柵極上的電壓現(xiàn)具有足夠量值，從而超過晶體管T8的閾值電壓。偏置調(diào)整晶體管T8因此是導(dǎo)電的。導(dǎo)電的偏置調(diào)整晶體管T8有效地使N-溝道第一分壓器的中央二極管連接的晶體管T6短路。穿過第一分壓器的電流因此從VDDA節(jié)點(diǎn)N10流動(dòng)，穿過二極管連接的晶體管T5，穿過導(dǎo)電偏置調(diào)整晶體管T8，穿過二極管連接的晶體管T7，且到接地節(jié)點(diǎn)Nll。因此節(jié)點(diǎn)N3上的電壓與第一及第二 V0UT范圍中的VDDA的三分之一相比增大到VDDA的一半。因此節(jié)點(diǎn)N2上的電壓為VDDA的一半減去晶體管T2的柵極到源極電壓(Vgs)。如果晶體管T2的Vgs為七百毫安，則節(jié)點(diǎn)N2上的電壓大約為六百毫安。因此可見，與第一及第二 V0UT范圍中的節(jié)點(diǎn)N2上的電壓相比，節(jié)點(diǎn)N2上的電壓增大。此將可存在于偏置晶體管T2上的最大漏極到源極電壓(Vds)減小到約2. 0伏。2. 0伏的最大Vds是在2. 0伏的額定Vdsbd擊穿電壓內(nèi)。 自適應(yīng)偏置電路126的P-溝道部分在第三V0UT范圍中的操作類似于其在第二VOUT范圍中的操作。V0UT的高電壓如此高，使得偏置調(diào)整晶體管T12保持為非導(dǎo)電的。二極管連接的晶體管T10因此保持于穿過P-溝道分壓器的電流路徑中，且節(jié)點(diǎn)N4上的電壓如圖IO的表中所指示大約為三分之二VDDA。因?yàn)槠镁w管T4的柵極上的電壓為此較高的偏壓(與一半VDDA相比，為三分之二 VDDA)，所以偏置晶體管T4及切換晶體管T3可上拉輸出節(jié)點(diǎn)N7上的電壓且更接近于VDDA "軌"電壓。在此處所描述的實(shí)例中，節(jié)點(diǎn)N5上的電壓為三分之二 VDDA加上Vgs。如果Vgs為七百毫伏，則節(jié)點(diǎn)N5上的電壓大約為2. 5伏。
輸出V0UT擺動(dòng)V0UT的最小及最大值由以下方程式(1)及(2)給出。
<formula>formula see original document page 12</formula>
增益為了使運(yùn)算放大器110具有高電壓增益Av，晶體管Tl、 T2、 T3及T4應(yīng)保持
為飽和。忽略RL，輸出級(jí)123的電壓增益Av與gm'R。utput成比例。輸出節(jié)點(diǎn)N7處所見的
電阻增壓(l+gm RDS)。以下方程式總結(jié)增益分析。 Av= (gmT1+gmT1)R。utput (3) R。utput = Rj|Rdown (4)Rd。
= r。ut T2 Q+gm T2 r。ut T1) (5) Rup二r。加T4(l+g邁T4'r。utT3) (6)
在第一操作條件中，偏置調(diào)整晶體管T8斷開且節(jié)點(diǎn)N3上的偏壓為三分之一 VDDA。在此工作條件中，N3上的偏壓應(yīng)為足夠高以將切換晶體管Tl及偏置晶體管T2保持為飽和。在第二操作條件中，偏置晶體管T8經(jīng)接通且使第一分壓器的中間二極管連接的晶體管T6短路。此增大節(jié)點(diǎn)N3上的電壓，且因此還增大節(jié)點(diǎn)N2上的電壓。在第一及第二操作條件中的操作之間的節(jié)點(diǎn)N2的電壓變化主要由偏置調(diào)整晶體管T8與二極管連接的晶體管T6的比確定。二極管連接的晶體管T5的尺寸確定節(jié)點(diǎn)N2上的最大電壓。二極管連接的晶體管T7的尺寸確定節(jié)點(diǎn)N2上的最小電壓。輸出級(jí)的晶體管經(jīng)定尺寸以保證工作條件保持于用于所用晶體管的額定擊穿電壓內(nèi)。將相同的定尺寸考慮應(yīng)用于第二分壓器電路的P-溝道晶體管T9到T11的定尺寸。所揭示的自適應(yīng)偏置技術(shù)易于實(shí)施、可縮放且為功率高效的。
圖11為闡述在輸出級(jí)123加載有電阻RL及電容CL時(shí)圖9的輸出級(jí)123內(nèi)的自適應(yīng)偏置反饋環(huán)路的增益的表。RL為一千歐姆。CL為一毫微法拉。圖11中標(biāo)記"NM0S環(huán)路增益"的環(huán)路指從偏置調(diào)整晶體管T8的柵極延伸，穿過偏置調(diào)整晶體管T8，到節(jié)點(diǎn)N3，且穿過偏置晶體管T2，且到節(jié)點(diǎn)N7的反饋環(huán)路。圖11中標(biāo)記"PM0S環(huán)路增益"的環(huán)路指從偏置調(diào)整晶體管T12的柵極延伸，穿過偏置調(diào)整晶體管T12，到節(jié)點(diǎn)N4，且穿過偏置晶體管T4，且到節(jié)點(diǎn)N7的反饋環(huán)路。包括自適應(yīng)偏置電路126及偏置晶體管T2及T4使得輸出級(jí)123的增益略微不同于常規(guī)AB類輸出級(jí)設(shè)計(jì)的增益，但盡管如此增益在高及低V0UT電平兩者處保持為足夠高的。如圖ll所指示，環(huán)路增益總是小于l。反饋環(huán)路因此不振蕩。當(dāng)從2. 6伏的VDDA電源電壓操作時(shí)，運(yùn)算放大器110具有至少2. 4伏的輸出電壓擺動(dòng)。
圖12為闡述引入到穿過運(yùn)算放大器110的正弦信號(hào)中的失真的表。在圖9的所說明實(shí)例中，自適應(yīng)偏置電路126將偏置晶體管T2及T4中的每一者的柵極上的偏置信號(hào)設(shè)定為具有兩個(gè)離散偏壓中的一者電源電壓VDDA的三分之一，或電源電壓VDDA的一半。隨著輸出電壓VOUT響應(yīng)于運(yùn)算放大器的輸入上的改變的輸入電壓VIN而改變，自適應(yīng)偏置電路126可以稍微突然的方式將節(jié)點(diǎn)N3及N4上的偏壓從一個(gè)離散偏壓改變?yōu)榱硪浑x散偏壓。偏壓中的此類突然改變?cè)谳敵鲂盘?hào)VOUT中引起失真。圖12的表將由包括新穎自適應(yīng)偏置電路126的運(yùn)算放大器110引入的失真與由不具有新穎自適應(yīng)偏置電路126的另一等同的運(yùn)算放大器引入的失真進(jìn)行比較。其針對(duì)具有在從10kHz到lMHz范圍中的頻率的正弦輸入信號(hào)闡述失真。如圖12中所指示，失真的差小于4dB且對(duì)于運(yùn)算放大器的許多應(yīng)用來說可被忽視。舉例來說，信號(hào)失真的此4dB增大對(duì)于上文結(jié)合圖5到圖9描述的應(yīng)用(其中運(yùn)算放大器110充當(dāng)電壓跟隨器以緩沖從數(shù)/模轉(zhuǎn)換器輸出的信號(hào))來說是可接受的。差分輸入級(jí)122具有大約100 (40dB)的開環(huán)路電壓增益且輸出級(jí)123具有大約1000 (60dB)的開環(huán)路電壓增益。 圖13為根據(jù)一個(gè)新穎方面的方法的簡(jiǎn)化流程圖。在運(yùn)算放大器的輸出級(jí)中的下拉電流路徑中使用N-溝道偏置晶體管(步驟200)。下拉電流路徑從輸出節(jié)點(diǎn)延伸，穿過N-溝道偏置晶體管，穿過N-溝道切換晶體管，且到接地節(jié)點(diǎn)。在所述方法的一個(gè)實(shí)例中，N-溝道偏置晶體管為圖9的晶體管T2，N-溝道切換晶體管為圖9的晶體管T1，且輸出節(jié)點(diǎn)為圖9的節(jié)點(diǎn)N7。 在運(yùn)算放大器的輸出級(jí)中的上拉電流路徑中使用P-溝道偏置晶體管(步驟201)。上拉電流路徑從輸出節(jié)點(diǎn)延伸，穿過P-溝道偏置晶體管，穿過P-溝道切換晶體管，且到接地節(jié)點(diǎn)。在所述方法的一個(gè)實(shí)例中，P-溝道偏置晶體管為圖9的晶體管T4，P-溝道切換晶體管為圖9的晶體管T3，且模擬電源電壓VDDA存在于電源電壓節(jié)點(diǎn)N10與接地節(jié)點(diǎn)N11之間。 基于輸出節(jié)點(diǎn)上的輸出信號(hào)調(diào)整下拉電流路徑中的N-溝道偏置晶體管的柵極上的電壓(步驟202)。在一個(gè)實(shí)例中，視圖9的節(jié)點(diǎn)N7上的輸出電壓VOUT是高于還是低于第一預(yù)定電壓而定，將電壓設(shè)定于兩個(gè)離散偏壓中的一者處。如果VOUT小于第一預(yù)定電壓，則將N-溝道偏置晶體管的柵極上的電壓設(shè)定于兩個(gè)離散偏壓中的較小者處(例如，VDDA的三分之一 )，否則將柵極上的電壓設(shè)定于兩個(gè)離散偏壓中的較大者處(例如，VDDA的一半)。
基于輸出信號(hào)調(diào)整上拉電流路徑中的P-溝道偏置晶體管的柵極上的電壓(步驟203)。在一個(gè)實(shí)例中，視圖9的節(jié)點(diǎn)N7上的輸出電壓VOUT是高于還是低于第二預(yù)定電壓而定將電壓設(shè)定于兩個(gè)離散偏壓中的一者。如果VOUT大于第二預(yù)定電壓，則將P-溝道偏置晶體管的柵極上的電壓設(shè)定于兩個(gè)離散偏壓中的較大者處(例如，VDDA的三分之二)，否則將柵極上的電壓設(shè)定于兩個(gè)離散偏壓中的較小者處(例如，VDDA的一半)。
盡管出于指導(dǎo)目的而在上文描述某些特定實(shí)施例，但本專利文獻(xiàn)的教示具有一般適用性且不限于上文描述的特定實(shí)施例。盡管上文將分壓器技術(shù)及電路作為基于輸出信號(hào)VOUT調(diào)整偏壓的方式進(jìn)行了描述，但可使用其它技術(shù)及電路。如果使用分壓器，則無需涉及一串二極管連接的晶體管。自適應(yīng)偏置電路126的分壓器可(例如)涉及電阻器串。據(jù)稱即使在運(yùn)算放大器將輸出信號(hào)VOUT驅(qū)動(dòng)到電源軌電壓中的一者時(shí)有極少或無電流可能實(shí)際流動(dòng)穿過電流路徑中的一者，在輸出級(jí)電路中也存在下拉電流路徑及上拉電流路徑。盡管圖9中將切換晶體管Tl及T3的源極說明為直接連接到電源電壓軌(VDDA及GND)，但這些晶體管的源極可經(jīng)由例如圖8的更詳細(xì)圖式中所說明的晶體管的其它啟用晶體管耦合到軌。因此，在不脫離下文闡述的權(quán)利要求書的范圍的情況下，可實(shí)踐所描述的特定實(shí)施例的各種特征的各種修改、調(diào)適及組合。
1權(quán)利要求
一種運(yùn)算放大器，其包含第一電源節(jié)點(diǎn)；第二電源節(jié)點(diǎn)，其中電源電壓存在于所述第一電源節(jié)點(diǎn)與所述第二電源節(jié)點(diǎn)之間；放大器輸出節(jié)點(diǎn)；差分輸入級(jí)；輸出級(jí)，其包含第一晶體管，其具有源極、柵極及漏極；第二晶體管，其具有源極、柵極及漏極，其中所述放大器可經(jīng)由第一導(dǎo)電路徑將所述放大器輸出節(jié)點(diǎn)耦合到所述第二電源節(jié)點(diǎn)，其中所述第一導(dǎo)電路徑從所述輸出節(jié)點(diǎn)延伸，穿過所述第二晶體管，穿過所述第一晶體管，且到所述第二電源節(jié)點(diǎn)；第三晶體管，其具有源極、柵極及漏極；第四晶體管，其具有源極、柵極及漏極，其中所述放大器可經(jīng)由第二導(dǎo)電路徑將所述放大器輸出節(jié)點(diǎn)耦合到所述第一電源節(jié)點(diǎn)，其中所述第二導(dǎo)電路徑從所述第一電源節(jié)點(diǎn)延伸，穿過所述第三晶體管，穿過所述第四晶體管且到所述放大器輸出節(jié)點(diǎn)，其中所述第一、第二、第三及第四晶體管中的每一者具有低于所述電源電壓的漏極到源極擊穿電壓，且其中所述第一、第二、第三及第四晶體管中的每一者具有低于所述電源電壓的柵極到源極擊穿電壓；以及自適應(yīng)偏置電路，其將第一偏置信號(hào)供應(yīng)到所述第二晶體管的所述柵極上，且將第二偏置信號(hào)供應(yīng)到所述第四晶體管的所述柵極上，其中如果所述放大器輸出節(jié)點(diǎn)上的輸出信號(hào)在第一電壓范圍中，則所述第一偏置信號(hào)具有第一電壓，且其中如果所述放大器輸出信號(hào)在第二電壓范圍中，則所述自適應(yīng)偏置電路增大所述第一偏置信號(hào)，其中如果所述放大器輸出節(jié)點(diǎn)上的輸出信號(hào)在第三電壓范圍中，則所述第二偏置信號(hào)具有第三電壓，且其中如果所述輸出信號(hào)在所述第二電壓范圍中，則所述自適應(yīng)偏置電路減小所述第二偏置信號(hào)。
2. 根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述第一晶體管的所述漏極連接到所述第二晶體管的所述源極，其中所述第二晶體管的所述漏極連接到所述輸出節(jié)點(diǎn)，其中所述第三晶體管的所述漏極連接到所述第四晶體管的所述源極，且其中所述第四晶體管的所述漏極連接到所述輸出節(jié)點(diǎn)。
3. 根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述輸出信號(hào)具有實(shí)質(zhì)上等于所述電源電壓的電壓擺動(dòng)，且其中所述第一、第二、第三及第四晶體管均不經(jīng)歷超過所述漏極到源極擊穿電壓的漏極到源極電壓，且其中所述第一、第二、第三及第四晶體管均不經(jīng)歷超過所述柵極到源極擊穿電壓的柵極到源極電壓。
4. 根據(jù)權(quán)利要求2所述的運(yùn)算放大器，其中所述自適應(yīng)偏置電路包含第一分壓器電路，其具有第一節(jié)點(diǎn)及第二節(jié)點(diǎn)，其中所述第一節(jié)點(diǎn)耦合到所述第二晶體管的所述柵極；第一偏置調(diào)整晶體管，其具有源極、柵極及漏極，其中所述源極連接到所述第一節(jié)點(diǎn)，其中所述漏極連接到所述第二節(jié)點(diǎn)，且其中所述柵極連接到所述輸出節(jié)點(diǎn)；第二分壓器電路，其具有第一節(jié)點(diǎn)及第二節(jié)點(diǎn)，其中所述第一節(jié)點(diǎn)耦合到所述第四晶體管的所述柵極；以及第二偏置調(diào)整晶體管，其具有源極、柵極及漏極，其中所述源極連接到所述第一節(jié)點(diǎn)， 其中所述漏極連接到所述第二節(jié)點(diǎn)，且其中所述柵極連接到所述輸出節(jié)點(diǎn)。
5. 根據(jù)權(quán)利要求4所述的運(yùn)算放大器，其中所述第一分壓器包含第一二極管連接的晶體管，其具有源極、柵極及漏極，其中所述漏極連接到所述第一電 源節(jié)點(diǎn)，且其中所述源極連接到所述第一分壓器電路的所述第一節(jié)點(diǎn)；第二二極管連接的晶體管，其具有源極、柵極及漏極，其中所述漏極連接到所述第一二 極管連接的晶體管的所述源極，且其中所述源極連接到所述第一分壓器電路的所述第二節(jié) 點(diǎn)；以及第三二極管連接的晶體管，其具有源極、柵極及漏極，其中所述漏極連接到所述第二二 極管連接的晶體管的所述源極。
6. 根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述差分輸入級(jí)具有第一差分輸入節(jié)點(diǎn)、 第二差分輸入節(jié)點(diǎn)、第一輸出節(jié)點(diǎn)及第二輸出節(jié)點(diǎn)，其中所述差分輸入級(jí)的所述第一輸出 節(jié)點(diǎn)連接到所述輸出級(jí)的所述第一晶體管的所述柵極；且其中所述差分輸入級(jí)的所述第二 輸出節(jié)點(diǎn)連接到所述輸出級(jí)的所述第三晶體管的所述柵極。
7. 根據(jù)權(quán)利要求6所述的運(yùn)算放大器，其中所述差分輸入級(jí)包括差分級(jí)及AB類控制電路。
8. 根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述第一晶體管的所述源極經(jīng)由第一啟用 晶體管而耦合到所述第二電源節(jié)點(diǎn)，且其中所述第三晶體管的所述源極經(jīng)由第二啟用晶體 管而耦合到所述第一 電源節(jié)點(diǎn)。
9. 一種方法，其包含(a) 在運(yùn)算放大器的輸出級(jí)的下拉電流路徑中使用N-溝道偏置晶體管，其中所述下拉 電流路徑從所述運(yùn)算放大器的輸出節(jié)點(diǎn)延伸，穿過所述N-溝道偏置晶體管，穿過N-溝道切 換晶體管，且到第二電源電壓節(jié)點(diǎn)；(b) 在所述運(yùn)算放大器的所述輸出級(jí)中的上拉電流路徑中使用P-溝道偏置晶體管，其 中所述上拉電流路徑從第一電源電壓節(jié)點(diǎn)延伸，穿過P-溝道切換晶體管，穿過所述P-溝道 偏置晶體管，且到第一電源電壓節(jié)點(diǎn)；(c) 基于所述輸出節(jié)點(diǎn)上的輸出信號(hào)，調(diào)整所述N-溝道偏置晶體管的柵極上的偏壓；以及(d) 基于所述輸出節(jié)點(diǎn)上的所述輸出信號(hào)，調(diào)整所述N-溝道偏置晶體管的柵極上的偏壓。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述(c)的調(diào)整涉及在所述輸出信號(hào)的電壓下 降到低于預(yù)定電壓時(shí)，減小所述N-溝道偏置晶體管的所述柵極上的所述偏壓，且其中所述 (C)的調(diào)整進(jìn)一步涉及在所述輸出信號(hào)的電壓升高到高于所述預(yù)定電壓時(shí)，增大所述N-溝 道偏置晶體管的所述柵極上的所述偏壓。
11. 根據(jù)權(quán)利要求io所述的方法，其中將所述切換p-溝道晶體管的漏極耦合到所述P-溝道偏置晶體管的源極，其中將所述P-溝道偏置晶體管的漏極耦合到所述輸出節(jié)點(diǎn)，其 中將所述輸出節(jié)點(diǎn)耦合到所述N-溝道偏置晶體管的漏極，且其中將所述N-溝道偏置晶體 管的源極耦合到所述N-溝道切換晶體管的漏極。
12. 根據(jù)權(quán)利要求ll所述的方法，其進(jìn)一步包含(e)從電源電壓VDDA對(duì)所述輸出級(jí)供電，其中所述N-溝道偏置晶體管、所述N-溝道切換晶體管、所述P-溝道偏置晶體管及所述P-溝道切換晶體管全部具有小于所述電源電壓VDDA的漏極到源極擊穿電壓。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述電源電壓VDDA存在于所述第一與第二電源電壓節(jié)點(diǎn)之間。
14. 根據(jù)權(quán)利要求12所述的方法，其中所述電源電壓VDDA存在于VDDA電源電壓軌與接地軌之間，其中第一啟用晶體管將所述VDDA電源電壓軌耦合到所述P-溝道切換晶體管的所述源極，且其中第二啟用晶體管將所述接地軌耦合到所述N-溝道切換晶體管的所述源極。
15. 根據(jù)權(quán)利要求IO所述的方法，其中通過在分壓器中使電阻元件短路而實(shí)現(xiàn)所述偏壓的所述增大，其中將所述分壓器的節(jié)點(diǎn)耦合到所述N-溝道偏置晶體管的所述柵極。
16. 根據(jù)權(quán)利要求9所述的方法，其中使用分壓器產(chǎn)生所述N-溝道偏置晶體管的所述柵極上的所述偏壓。
17. —種電路，其包含運(yùn)算放大器輸出節(jié)點(diǎn)；電源電壓節(jié)點(diǎn)；接地節(jié)點(diǎn)；N-溝道切換晶體管及N-溝道偏置晶體管，其串聯(lián)耦合在一起使得如果所述N-溝道切換晶體管及所述N-溝道偏置晶體管為導(dǎo)電的，則存在從所述輸出節(jié)點(diǎn)穿過所述N-溝道切換晶體管及所述N-溝道偏置晶體管到所述接地節(jié)點(diǎn)的電流路徑；P-溝道切換晶體管及P-溝道偏置晶體管，其串聯(lián)耦合在一起使得如果所述P-溝道切換晶體管及所述p-溝道偏置晶體管為導(dǎo)電的，則存在從所述電源電壓節(jié)點(diǎn)穿過所述P-溝道切換晶體管及所述P-溝道偏置晶體管到所述輸出節(jié)點(diǎn)的電流路徑；第一裝置，其用于至少部分地基于所述輸出節(jié)點(diǎn)上的電壓調(diào)整所述N-溝道偏置晶體管的柵極上的第一偏壓，其中所述第一裝置在所述輸出節(jié)點(diǎn)上的所述電壓減小到低于第一預(yù)定電壓時(shí)減小所述第一偏壓；以及第二裝置，其用于至少部分地基于所述輸出節(jié)點(diǎn)上的所述電壓調(diào)整所述P-溝道偏置晶體管的柵極上的第二偏壓，其中所述第二裝置在所述輸出節(jié)點(diǎn)上的所述電壓增大到高于第二預(yù)定電壓時(shí)減小所述第二偏壓。
18. 根據(jù)權(quán)利要求17所述的電路，其中如果所述輸出節(jié)點(diǎn)上的所述電壓低于所述第一預(yù)定電壓，則所述第一裝置將所述第一偏壓設(shè)定于第一電壓處，且如果所述輸出節(jié)點(diǎn)上的所述電壓高于所述第一預(yù)定電壓，則所述第一裝置將所述第一偏壓設(shè)定于第二電壓處。
19. 根據(jù)權(quán)利要求18所述的電路，其中所述第一裝置包括分壓器，且其中所述分壓器包括一串以二極管形式連接的晶體管。
20. 根據(jù)權(quán)利要求17所述的電路，其中電源電壓VDDA存在于所述電源電壓節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間，且其中所述N-溝道偏置晶體管、所述N-溝道切換晶體管、所述P-溝道偏置晶體管及所述P-溝道切換晶體管全部具有小于所述電源電壓VDDA的漏極到源極擊穿電壓。
21. —種放大器，其包含差分輸入級(jí)；以及輸出級(jí)，其包含第一晶體管；第二晶體管，其中所述放大器可經(jīng)由從所述輸出節(jié)點(diǎn)延伸、穿過所述第二晶體管、穿過所述第一晶體管且到接地節(jié)點(diǎn)的第一導(dǎo)電路徑將輸出節(jié)點(diǎn)耦合到所述接地節(jié)點(diǎn)；第三晶體管；第四晶體管，其中所述放大器可經(jīng)由從電源電壓節(jié)點(diǎn)延伸、穿過所述第三晶體管、穿過所述第四晶體管且到所述輸出節(jié)點(diǎn)的第二導(dǎo)電路徑將所述輸出節(jié)點(diǎn)耦合到所述電源電壓節(jié)點(diǎn)，且其中所述第一、第二、第三及第四晶體管中的每一者具有低于所述電源電壓節(jié)點(diǎn)與所述接地節(jié)點(diǎn)之間的電源電壓的漏極到源極擊穿電壓；以及電路，其適于基于所述輸出節(jié)點(diǎn)上的電壓自適應(yīng)地偏置所述第一及第四晶體管的柵極上的電壓。
全文摘要
本發(fā)明提供一種輸出級(jí)(123)，其包括在VDDA節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間的上拉電流路徑中串聯(lián)耦合的兩個(gè)晶體管(T3、T4)(切換晶體管及偏置晶體管)，(120)且還包括在輸出節(jié)點(diǎn)(121)與接地節(jié)點(diǎn)之間的下拉電流路徑中串聯(lián)耦合的兩個(gè)晶體管(T1、T2)(切換晶體管及偏置晶體管)。提供所述偏置晶體管(T2、T4)會(huì)減小在所述晶體管上降低的最大電壓，從而允許所述晶體管具有比VDDA低的擊穿電壓。自適應(yīng)偏置電路(26)基于輸出節(jié)點(diǎn)(121)電壓調(diào)整偏置晶體管(T2、T4)上的柵極電壓。如果輸出電壓在中間范圍中，則將所述柵極電壓設(shè)定為較遠(yuǎn)離軌電壓以減小電壓應(yīng)力。如果所述輸出電壓在較接近所述軌電壓的范圍中，則將所述柵極電壓設(shè)定為較接近所述軌電壓，從而促進(jìn)軌對(duì)軌輸出電壓擺動(dòng)。
文檔編號(hào)H03F3/45GK101779372SQ200880102643
公開日2010年7月14日 申請(qǐng)日期2008年8月21日 優(yōu)先權(quán)日2007年8月23日
發(fā)明者徐東翁, 海格·達(dá)巴格, 馬努·米什拉 申請(qǐng)人:高通股份有限公司