專利名稱：：一種循環(huán)冗余校驗(yàn)碼生成裝置及方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及傳輸數(shù)據(jù)校驗(yàn)領(lǐng)域，尤其涉及采用硬件電路實(shí)現(xiàn)低成本的CRC校驗(yàn)碼生成技術(shù)。技術(shù)背景CRC(CyclicRedundancyCode,循環(huán)冗余校驗(yàn)碼)是數(shù)據(jù)通信中最常用的一種差錯(cuò)校驗(yàn)碼，它能夠發(fā)現(xiàn)傳輸數(shù)據(jù)中的單雙位錯(cuò)誤、奇數(shù)個(gè)錯(cuò)誤，以及長(zhǎng)度小于CRC級(jí)數(shù)的連續(xù)錯(cuò)誤。循環(huán)冗余校驗(yàn)方法的原理如下任意一個(gè)由二進(jìn)制位串組成的代碼都可以和一個(gè)系數(shù)僅為'O，和'l，取值的多項(xiàng)式一~""對(duì)應(yīng)，例如代碼110111對(duì)應(yīng)的多項(xiàng)式為義5+14+12+義+1。設(shè)發(fā)送方要發(fā)送的數(shù)據(jù)對(duì)應(yīng)的多項(xiàng)式為;發(fā)送方和接收方約定一個(gè)特征多項(xiàng)式g(;c),設(shè)該特征多項(xiàng)式的最高次冪為R;在要發(fā)送的數(shù)據(jù)的末尾添加R個(gè)0,則其相應(yīng)的多項(xiàng)式為M(;c)=;用M(;c)除以g(;c),得到商20)和余式/(jc),則M(x)-eOc)g(x)+及(;c);余式及(x)所對(duì)應(yīng)的碼值按位取反即為CRC校驗(yàn)碼值。令r(;c)=a/(x)+,發(fā)送方發(fā)送ro)所對(duì)應(yīng)的數(shù)據(jù)；設(shè)接收方接收到的數(shù)據(jù)對(duì)應(yīng)的多項(xiàng)式為r(x)，將r(;c)除以g(x)，若余式為0(或者是設(shè)定的常數(shù))，則接收方認(rèn)為正確接收到發(fā)送方發(fā)送的數(shù)據(jù)；否則，認(rèn)為接收錯(cuò)誤。從而達(dá)到對(duì)接收的信息流進(jìn)行校驗(yàn)的目的。目前可以采用兩種方法來計(jì)算要發(fā)送數(shù)據(jù)的CRC校驗(yàn)碼值1、釆用軟件方法計(jì)算接收的信息碼的CRC校驗(yàn)碼，即通過軟件方法根據(jù)特征多項(xiàng)式g(;c)計(jì)算將要傳輸?shù)男畔⒋a的CRC校驗(yàn)碼。但是，軟件方法計(jì)算速度慢，且需要占用CPU(CenterProcessUnit,中央處理單元)資源。2、在現(xiàn)有技術(shù)中還可以將信息流通過硬件電路得到CRC校驗(yàn)碼由于CRC校驗(yàn)碼是由信息碼對(duì)應(yīng)的多項(xiàng)式r(;c)乘以Z,再除以特征多項(xiàng)式為g(;c)后，得到的余式i(jc)所對(duì)應(yīng)的碼值，因此生成CRC校-險(xiǎn)碼的硬件電路可以由多項(xiàng)式乘法電路和多項(xiàng)式除法電路綜合而成乘以Z的電路，相當(dāng)于將輸入序列延遲R位后輸出，因此乘以,的電路由R個(gè)DQ觸發(fā)器(或者寄存器)組成。圖1所示為乘以P的電路。其中，R0-R2為DQ觸發(fā)器(或者寄存器)。除法的過程就是不斷移位并與(商x除數(shù))做減法的過程，對(duì)應(yīng)到電路即為一個(gè)負(fù)反饋電路。圖2所示為除式？+P+l的除法電路。其中，Y1-Y2為異或門(邏輯異或運(yùn)算電路)。結(jié)合上述的乘除法電路，即可得到如圖3所示的電路。例如，對(duì)于特征多項(xiàng)式為<formula>formulaseeoriginaldocumentpage5</formula>、生成16位CRC校驗(yàn)碼的硬件電路如圖4所示。其中，N0-N15為反相器(邏輯取反電路)，所有信息流都從輸入端輸入后，寄存器R15R0的輸出值即為余式，按位取反后，就得到16位的CRC校驗(yàn)碼。根據(jù)不同的CRC校驗(yàn)碼類型的定義，在某些情況下，將觸發(fā)器輸出的余數(shù)作為CRC校驗(yàn)碼；在某些情況下(如CRC-CCITT16/32類型的校驗(yàn)碼)，將觸發(fā)器輸出的余數(shù)取反作為CRC校驗(yàn)碼。若CRC校驗(yàn)碼的特征多項(xiàng)式為<formula>formulaseeoriginaldocumentpage5</formula>，其中k、n廣rik為自然數(shù)，j=l則現(xiàn)有技術(shù)的余式取反的CRC校驗(yàn)碼生成電路包括k個(gè)觸發(fā)器組、異或門、反相器。k個(gè)觸發(fā)器組，分別對(duì)應(yīng)于;c、x，各觸發(fā)器組由若干個(gè)觸發(fā)器串接而成；其中，對(duì)應(yīng)于,的DGj觸發(fā)器組中的觸發(fā)器個(gè)數(shù)為rij-nj,;若j=l，則iij.,O;每個(gè)觸發(fā)器的復(fù)位值為1。多個(gè)異或門，各異或門串接于各觸發(fā)器組之間，并觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接。此外還有一個(gè)異或門，該異或門的輸入端為CRC才交^r碼生成電路的輸入端，其輸出端與DG，觸發(fā)器組的輸入端、以及其它異或門的一個(gè)輸入端相連。反相器的個(gè)數(shù)與觸發(fā)器的個(gè)數(shù)相同，并且各反相器的輸入端分別與各觸發(fā)器的輸出端相連。信息碼從CRC校驗(yàn)碼生成電路的輸入端依次輸入，在所有的信息碼從所述輸入端輸入后，各反相器的輸出即為余式取反的CRC校驗(yàn)碼。本發(fā)明的發(fā)明人發(fā)現(xiàn)，采用軟件計(jì)算信息碼流的CRC校驗(yàn)碼值速度慢、占用較多的CPU資源，而釆用現(xiàn)有技術(shù)的生成CRC校驗(yàn)碼的硬件電路采用的邏輯門較多、硬件成本較高、占用電路空間較大。
發(fā)明內(nèi)容本發(fā)明實(shí)施例提供了一種循環(huán)冗余校驗(yàn)碼生成裝置及方法，用以降低生成CRC校驗(yàn)碼的電路的成本。一種循環(huán)冗余校驗(yàn)碼生成裝置，所述循環(huán)冗余校驗(yàn)碼的特征多項(xiàng)式為g(x)=f,+l，其中n,nk為遞增順序的自然數(shù)、k為自然數(shù)，所述裝置包括k個(gè)觸發(fā)器組DG。DGk，分別對(duì)應(yīng)于x、？、各觸發(fā)器組由若干個(gè)觸發(fā)器串接而成；其中，對(duì)應(yīng)于,的觸發(fā)器組DGj中的觸發(fā)器個(gè)數(shù)為rynj,;若j=l，則nw=0;觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接；至少一個(gè)異或門，分別串接于相鄰的兩個(gè)觸發(fā)器組之間；一個(gè)反相器，其輸出端與觸發(fā)器組DG,的輸入端相連；異或非門，其一個(gè)輸入端為所述裝置的輸入端，另一個(gè)輸入端與觸發(fā)器組DGk的輸出端相連，其輸出端與所述反相器的輸入端、以及各異或門的輸入端相連。所述觸發(fā)器組中的每個(gè)觸發(fā)器的復(fù)位值為0。較佳的，所述裝置中所述k等于3，n廣n3分別等于5、l2、16。較佳的，所述裝置中所述k等于14，n廣n,4分別等于l、2、4、5、7、8、10、11、12、16、22、23、26、32。根據(jù)上述裝置生成循環(huán)冗余校驗(yàn)碼的方法，用于對(duì)輸入的信息碼進(jìn)行校驗(yàn)，包括將所述信息碼從所述裝置的輸入端輸入；在所有的信息碼從所述輸入端輸入后，各觸發(fā)器的輸出組成所述信息碼的循環(huán)冗余校驗(yàn)碼。l日)器連接的反相器去掉，并在數(shù)據(jù)輸入到串接的觸發(fā)器之前連接反相器進(jìn)行取反，從而節(jié)省了大量的反相器，簡(jiǎn)化了CRC校驗(yàn)碼生成電路、降低了硬件成本。圖1為現(xiàn)有技術(shù)的乘法電路示意圖；圖2為現(xiàn)有技術(shù)的多項(xiàng)式除法電路示意圖；圖3為現(xiàn)有技術(shù)的乘除法電路示意圖；圖4為現(xiàn)有技術(shù)的16位CRC校驗(yàn)碼生成電路示意圖；圖5為本發(fā)明實(shí)施例的16位CRC校驗(yàn)碼生成電路示意圖；圖6為本發(fā)明實(shí)施例的32位CRC校驗(yàn)碼生成電路示意圖。具體實(shí)施方式接的反相器去掉，并在數(shù)據(jù)輸入到串接的觸發(fā)器之前連接一個(gè)反相器進(jìn)行取反，從而節(jié)省了大量的反相器，筒化了電路、降低了硬件成本。CRC才交-瞼碼的特征多項(xiàng)式可以表示為-+1，其中ni~nk為遞增順序的自然數(shù)、k為自然數(shù)。例如，取值k-3、ni=5、n2=12、n,16時(shí)，則CRC校驗(yàn)碼的特征多項(xiàng)式為g(x)=;c16+jc12+x5+1(此為CRC-CCITT16類型的核i企碼的特征多項(xiàng)式)。本發(fā)明實(shí)施例的CRC校驗(yàn)碼生成電路根據(jù)CRC校-驗(yàn)碼的特征多項(xiàng)式g(x)-^,+l生成，具體包括k個(gè)觸發(fā)器組、異或門、反相器、異或非門。其中，k個(gè)觸發(fā)器組為DG,DGk觸發(fā)器組，分別對(duì)應(yīng)于特征多項(xiàng)式中的單項(xiàng)式,~^，各觸發(fā)器組由若干個(gè)觸發(fā)器串接而成；其中，對(duì)應(yīng)于,的DGj觸發(fā)器組中的觸發(fā)器個(gè)數(shù)為iyr^;若j-l,則1=0;k個(gè)觸發(fā)器組共包括16個(gè)觸發(fā)器(R0R15)。觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接；也就是說，觸發(fā)器組串接的順序與觸發(fā)器組的序號(hào)相同。比如D^觸發(fā)器組后面是DG,觸發(fā)器組，DG,觸發(fā)器組后面是DG;觸發(fā)器組......對(duì)于生成CRC-CCITTI6/32類型的校驗(yàn)碼現(xiàn)有技術(shù)的觸發(fā)器的復(fù)位值為1,則對(duì)應(yīng)的本發(fā)明實(shí)施例中的CRC校驗(yàn)碼生成電路的觸發(fā)器組中的每個(gè)觸發(fā)器的復(fù)位值為0;但是對(duì)于其它有些類型的CRC校驗(yàn)碼，若現(xiàn)有技術(shù)電路的觸發(fā)器的復(fù)位值為0,則本發(fā)明實(shí)施例中的電路的觸發(fā)器的復(fù)位值則相應(yīng)變?yōu)閘,也就是說，本發(fā)明實(shí)施例的電路的觸發(fā)器的復(fù)位值與現(xiàn)有技術(shù)的相反。異或門，串接于相鄰的兩個(gè)觸發(fā)器組之間。比如，在D^觸發(fā)器組與DG2觸發(fā)器組之間串接有異或門Yl，在DG2觸發(fā)器組與DG;觸發(fā)器組之間串接有異或門Y2......依次類推，直到將所有的相鄰的觸發(fā)器組之間串接了異或門。反相器，其輸出端與DG,觸發(fā)器組的輸入端相連。異或非門，其一個(gè)輸入端為所述CRC校驗(yàn)碼生成電路的輸入端，另一個(gè)輸入端與DGk觸發(fā)器組的輸出端相連，其輸出端與所述反相器的輸入端，以及各異或門的一個(gè)輸入端相連。在生成信息碼的CRC校驗(yàn)碼的過程中，將信息碼從CRC校驗(yàn)碼生成電路的輸入端，即異或非門的一個(gè)輸入端依次輸入，則在所有的信息碼從所述輸入端輸入后，觸發(fā)器組的各觸發(fā)器的輸出即為信息碼的余式取反后的CRC校驗(yàn)碼。當(dāng)CRC校驗(yàn)碼的特征多項(xiàng)式g(x)-t,+l中的k-3、ni=5、n2=12、n3=16時(shí)，特征多項(xiàng)式為^(>)=6+2+15+1,本發(fā)明實(shí)施例提供的對(duì)應(yīng)的一個(gè)具體CRC校驗(yàn)碼生成電路如圖5所示，包括3個(gè)觸發(fā)器組(DG,~DG3)、異或門(Y1和Y2)、反相器(N0)、異或非門(Y0)。由于多項(xiàng)式的1<:=3,因此CRC校驗(yàn)碼生成電路包括3個(gè)觸發(fā)器組，其中DG,對(duì)應(yīng)于單項(xiàng)式;c5，DG^t應(yīng)于單項(xiàng)式;c12，DG3對(duì)應(yīng)于單項(xiàng)式x16。觸發(fā)器組中的每個(gè)觸發(fā)器的復(fù)位值根據(jù)實(shí)際情況對(duì)CRC校驗(yàn)碼的定義可以全部為0,也可以全部為1。例如，對(duì)于本發(fā)明實(shí)施例生成CRC-CCITT16/32類型的4交-驗(yàn)碼的電路中的觸發(fā)器的復(fù)位值全部為0。D^觸發(fā)器組中的觸發(fā)器個(gè)數(shù)為n,-n。=5-0=5;002觸發(fā)器組中的觸發(fā)器個(gè)數(shù)為ivn,12-5-7;DG3觸發(fā)器組中的觸發(fā)器個(gè)數(shù)為n3-n2=16-12=4;在DG廣DG3觸發(fā)器組之間串接有異或門Yl、Y2。并且DG^DG3觸發(fā)器組的串接順序按照觸發(fā)器組的序號(hào)進(jìn)行串接的，也就是，串接順序?yàn)镈G,、DG2、DG3。反相器，其輸出端與DG,觸發(fā)器組的輸入端相連。異或非門，其一個(gè)輸入端為所述CRC校驗(yàn)碼生成電路的輸入端，另一個(gè)輸入端與DG3觸發(fā)器組的輸出端相連，其輸出端與所述反相器的輸入端、以及各異或門(Yl和Y2)的一個(gè)輸入端相連。信息碼從如圖5所示的CRC校驗(yàn)碼生成電路的輸入端，即異或非門的一個(gè)輸入端依次輸入，則在所有的信息碼從所述輸入端輸入后，觸發(fā)器組的各觸發(fā)器的輸出即為信息碼的余式取M的CRC校驗(yàn)碼。從圖5中可以看出，本發(fā)明實(shí)施例提供的CRC校驗(yàn)碼生成電路比現(xiàn)有技術(shù)的如圖4所述的CRC校驗(yàn)碼生成電路減少了15個(gè)反相器，從而節(jié)省了電路成本、電路空間。而且，當(dāng)需要生成的校驗(yàn)碼的位數(shù)越高的時(shí)候，節(jié)省的邏輯門(反相器)的數(shù)量就更多，節(jié)省的電路空間也就更大。再例如，32位的CRC校驗(yàn)碼的生成電路如圖6所示，其特征多項(xiàng)式為g(Jc)"2+x26+jc23++;c'6+:c'2+jcH+JC'o++x7+Jc5+;c4+Jc2+;c+1。(此為CRC-CCITT32類型的校驗(yàn)碼的特征多項(xiàng)式)電路包括32個(gè)觸發(fā)器(R0~R31),分屬于14個(gè)觸發(fā)器組(DG廣DG,,),還包括異或門(Y1Y13)、反相器(N0)、異或非門(Y0)。根據(jù)上述方法，可以計(jì)算出每個(gè)觸發(fā)器組中的觸發(fā)器個(gè)數(shù)。DG,DG"的觸發(fā)器組的觸發(fā)器個(gè)數(shù)分別為1、1、2、1、2、1、2、1、1、4、6、1、3、6。由于為CRC-CCITT32類型的校驗(yàn)碼的生成電路，因此電路的觸發(fā)器組中的每個(gè)觸發(fā)器的復(fù)位值為0。觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接。在各觸發(fā)器組之間還串接有異或門Y1~Y13。異或門Y1Y13分別串接于相鄰的兩個(gè)觸發(fā)器組之間。反相器N0的輸出端與DG,觸發(fā)器組的輸入端相連。異或非門Y0的一個(gè)輸入端為32位CRC校驗(yàn)碼生成電路的輸入端，另一個(gè)輸入端與DGw觸發(fā)器組的輸出端相連，其輸出端分別與反相器NO的輸入端、以及各異或門(Y1Y13)的輸入端相連。信息碼從如圖6所示的CRC校驗(yàn)碼生成電路的輸入端，即異或非門的一個(gè)輸入端依次輸入，則在所有的信息碼從所述輸入端輸入后，觸發(fā)器組的各觸發(fā)器的輸出即為信息碼的余式取反后的CRC校^驗(yàn)碼。的復(fù)位值為0，而對(duì)于應(yīng)用本發(fā)明原理生成的其它類型的CRC校驗(yàn)碼的電路中的觸發(fā)器，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際情況將其設(shè)置為0或者1。下面以如圖5所示的電路為例來說明本發(fā)明實(shí)施例的CRC校驗(yàn)碼生成電路輸出的CRC校驗(yàn)碼與現(xiàn)有技術(shù)的CRC校驗(yàn)碼生成電路輸出的CRC校驗(yàn)碼相同.在如圖5所示的電路中，假設(shè)各觸發(fā)器的復(fù)位值(即初始值)為C0~C15，5由于各觸發(fā)器的復(fù)位值與現(xiàn)有技術(shù)圖4所示的觸發(fā)器的復(fù)位值相反，則圖4電路中的各觸發(fā)器的初始值為~^。經(jīng)過一個(gè)時(shí)鐘周期后，信息碼的第一個(gè)數(shù)據(jù)DO輸入到如圖4、圖5所示的電路中，則圖4、圖5所示的電路中的各觸發(fā)器輸出值如下表所示表1<table>tableseeoriginaldocumentpage11</column></row><table>從上表可以直接看出，經(jīng)過一個(gè)時(shí)鐘周期后，圖4電路中的觸發(fā)器R1R4、R6~R11、以及R13R15輸出的值與圖5電路中的觸發(fā)器R1R4、R6R11、15以及R13R15輸出的值相反。而圖4電路中的觸發(fā)器R0輸出值為C15AD0，圖5電路中的觸發(fā)器R0輸出值為C15AD0。根據(jù)公式AAB-;^1，則有C15，-C15，,因此圖4電路中的R0與圖5電路中的R0輸出值也相反。同理，圖4電路中的R5、R12的輸出值也與圖5電路中的R5、R12的輸20出值相反。因此，圖4電路中的R0R15輸出值經(jīng)反相器反向后即與圖5電路的R0R15輸出值相同。再經(jīng)過一個(gè)時(shí)鐘周期后，重復(fù)上個(gè)時(shí)鐘周期的推導(dǎo)過程，可發(fā)現(xiàn)圖4電路中R0-R15輸出值與圖5電路的R0R15輸出值仍相反。依次類推，經(jīng)過N個(gè)時(shí)鐘周期，串行輸入了N位數(shù)據(jù)流后，圖4電路中R0R15輸出值與圖5電路的R0R15輸出值仍相反。而圖4電路中R0R15輸出值經(jīng)反相器反向后即與圖5電路的R0R15輸出值相同，從而圖4和圖5電路得到相同的CRC校驗(yàn)碼。因此，本發(fā)明實(shí)施例提供的如圖5所示的電路生成的CRC校驗(yàn)碼與現(xiàn)有技術(shù)如圖4所示的電路生成的CRC校驗(yàn)碼相同。類似的，對(duì)于采用本發(fā)明實(shí)CRC校驗(yàn)碼相同，此處不再對(duì)各種電路進(jìn)行——證明，本領(lǐng)域技術(shù)根據(jù)本發(fā)明實(shí)施例公開的技術(shù)內(nèi)容可以輕而易舉實(shí)現(xiàn)。.日J(rèn)器連接的反相器去掉，并在數(shù)據(jù)輸入到串接的觸發(fā)器之前連接反相器進(jìn)行取反，從而節(jié)省了大量的反相器，簡(jiǎn)化了CRC校驗(yàn)碼生成電路、降低了硬件成本。是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，如ROM/RAM、磁碟、光盤等。還可以理解的是，附圖或?qū)嵤├兴镜难b置結(jié)構(gòu)僅僅是示意性的，表示邏輯結(jié)構(gòu)。其中作為分離部件顯示的模塊可能是或者可能不是物理上分開的，作為模塊顯示的部件可能是或者可能不是物理模塊。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)^f見為本發(fā)明的保護(hù)范圍。權(quán)利要求1、一種循環(huán)冗余校驗(yàn)碼生成裝置，所述循環(huán)冗余校驗(yàn)碼的特征多項(xiàng)式為<mathsid="math0001"num="0001"><math><![CDATA[<mrow><mi>g</mi><mrow><mo>(</mo><mi>x</mi><mo>)</mo></mrow><mo>=</mo><munderover><mi>&Sigma;</mi><mrow><mi>j</mi><mo>=</mo><mn>1</mn></mrow><mi>k</mi></munderover><msup><mi>x</mi><msub><mi>n</mi><mi>j</mi></msub></msup><mo>+</mo><mn>1</mn><mo>,</mo></mrow>]]></math>id="icf0001"file="A2008101730890002C1.tif"wi="30"he="10"top="38"left="20"img-content="drawing"img-format="tif"orientation="portrait"inline="yes"/></maths>其中n1～nk為遞增順序的自然數(shù)、k為自然數(shù)，其特征在于，所述裝置包括k個(gè)觸發(fā)器組DG1～DGk，分別對(duì)應(yīng)于id="icf0002"file="A2008101730890002C2.tif"wi="15"he="3"top="64"left="108"img-content="drawing"img-format="tif"orientation="portrait"inline="yes"/>各觸發(fā)器組由若干個(gè)觸發(fā)器串接而成；其中，對(duì)應(yīng)于id="icf0003"file="A2008101730890002C3.tif"wi="4"he="3"top="74"left="74"img-content="drawing"img-format="tif"orientation="portrait"inline="yes"/>的觸發(fā)器組DGj中的觸發(fā)器個(gè)數(shù)為nj-nj-1；若j＝1，則nj-1＝0；觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接；至少一個(gè)異或門，分別串接于相鄰的兩個(gè)觸發(fā)器組之間；一個(gè)反相器，其輸出端與觸發(fā)器組DG1的輸入端相連；異或非門，其一個(gè)輸入端為所述裝置的輸入端，另一個(gè)輸入端與觸發(fā)器組DGk的輸出端相連，其輸出端與所述反相器的輸入端、以及各異或門的輸入端相連。2、如權(quán)利要求l所述的裝置，其特征在于，所述觸發(fā)器組中的每個(gè)觸發(fā)器的復(fù)位值為0。3、如權(quán)利要求1或2所述的裝置，其特征在于，所述k等于3，n廣ri3分別等于5、12、16;以及觸發(fā)器組DG,具體由5個(gè)觸發(fā)器串接而成；觸發(fā)器組DG2具體由7個(gè)觸發(fā)器串接而成；觸發(fā)器組DG;具體由4個(gè)觸發(fā)器串接而成；所述異或門的個(gè)數(shù)具體為2。4、如權(quán)利要求1或2所述的裝置，其特征在于，所述k等于14，ni~n14分別等于l、2、4、5、7、8、10、11、12、16、22、23、26、32;以及觸發(fā)器組DGiD中具體包括的觸發(fā)器的個(gè)數(shù)分別為1、1、2、1、2、1、2、1、1、4、6、1、3、6;所述異或門的個(gè)數(shù)具體為13個(gè)。5、一種通過如權(quán)利要求1-4任一所述的裝置生成循環(huán)冗余校驗(yàn)碼的方法，用于對(duì)輸入的信息碼進(jìn)行才t險(xiǎn)，其特征在于，包括將所述信息碼從所述裝置的輸入端輸入；在所有的信息碼從所述輸入端輸入后，各觸發(fā)器的輸出組成所述信息碼的循環(huán)冗余校驗(yàn)碼。全文摘要本發(fā)明涉及傳輸數(shù)據(jù)校驗(yàn)領(lǐng)域，尤其涉及采用硬件電路實(shí)現(xiàn)低成本的CRC校驗(yàn)碼生成技術(shù)。一種循環(huán)冗余校驗(yàn)碼生成裝置及方法，其特征多項(xiàng)式為g(x)＝∑+1，包括分別對(duì)應(yīng)于xn1～xnk的觸發(fā)器組，觸發(fā)器組由若干個(gè)觸發(fā)器串接而成；觸發(fā)器組依觸發(fā)器組的序號(hào)順序串接；異或門，串接于相鄰兩個(gè)觸發(fā)器組之間；反相器，其輸出端與DG1觸發(fā)器組的輸入端相連；異或非門，另一個(gè)輸入端與DGk觸發(fā)器組的輸出端相連，其一個(gè)輸入端為所述裝置的輸入端，其輸出端與反相器的輸入端、以及各異或門的輸入端相連。由于將現(xiàn)有技術(shù)電路中的每個(gè)觸發(fā)器連接的反相器去掉，并在數(shù)據(jù)輸入到串接的觸發(fā)器之前連接反相器進(jìn)行取反，從而節(jié)省了大量的反相器，簡(jiǎn)化了CRC校驗(yàn)碼生成電路、降低了硬件成本。文檔編號(hào)H03M13/00GK101404557SQ200810173089公開日2009年4月8日申請(qǐng)日期2008年11月28日優(yōu)先權(quán)日2008年11月28日發(fā)明者葉院紅申請(qǐng)人:炬力集成電路設(shè)計(jì)有限公司