專利名稱：一種同步相位角度的數(shù)字跟蹤方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種同步相位角度的數(shù)字跟蹤方法，該方法可以對(duì)輸入的方波同步信號(hào)進(jìn)行精確的頻率和相位跟蹤，產(chǎn)生出精確的0.01電角度同步脈沖信號(hào)輸出，屬于相位跟蹤技術(shù)領(lǐng)域。
背景技術(shù)：
在電氣工程的控制領(lǐng)域，例如靜止無(wú)功發(fā)生器、有源濾波器、動(dòng)態(tài)電壓恢復(fù)器等裝置，各種控制過(guò)程通常需要精確的跟蹤電網(wǎng)電壓的頻率和相位。隨著數(shù)字信號(hào)處理器(以下簡(jiǎn)稱DSP)和可編程邏輯門陣列(以下簡(jiǎn)稱FPGA)的發(fā)展，全數(shù)字化控制已經(jīng)成為必然趨勢(shì)，對(duì)電網(wǎng)電壓的頻率和相位進(jìn)行精確的數(shù)字跟蹤并得到同步相位角度的數(shù)字輸出已經(jīng)十分必要。
在需要對(duì)電網(wǎng)電壓進(jìn)行同步的數(shù)字控制系統(tǒng)中，通常是采用數(shù)字鎖相環(huán)的方法，如在專利號(hào)為01804819.6的發(fā)明專利“數(shù)字鎖相環(huán)”中所記述的，實(shí)現(xiàn)現(xiàn)有的數(shù)字鎖相環(huán)需要先通過(guò)數(shù)字鑒相器產(chǎn)生被鎖信號(hào)和鎖相信號(hào)的相位誤差信號(hào)，再通過(guò)對(duì)相位誤差進(jìn)行低通數(shù)字濾波器和數(shù)控振蕩器得到同步倍頻信號(hào)，同步倍頻信號(hào)又通過(guò)分頻得到鎖相信號(hào)構(gòu)成反饋控制環(huán)路。
對(duì)現(xiàn)有的數(shù)字鎖相環(huán)的實(shí)現(xiàn)需要包括數(shù)字鑒相器、數(shù)字濾波器、數(shù)控振蕩器和反饋分頻器等多個(gè)環(huán)節(jié)，實(shí)現(xiàn)起來(lái)比較復(fù)雜，而且其中低通數(shù)字濾波器的參數(shù)設(shè)計(jì)和傳遞函數(shù)分析都比較困難。在需要對(duì)電網(wǎng)電壓進(jìn)行同步的數(shù)字控制系統(tǒng)中，如果采用數(shù)字鎖相環(huán)芯片，將增加控制系統(tǒng)設(shè)計(jì)的復(fù)雜性和成本，如果在FPGA中對(duì)數(shù)字鎖相環(huán)進(jìn)行實(shí)現(xiàn)，將需要占有較大的系統(tǒng)資源。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種同步相位角度的數(shù)字跟蹤方法。
本發(fā)明提出的同步相位角度的數(shù)字跟蹤方法，包括以下各步驟步驟1把方波同步信號(hào)輸入到頻率測(cè)量電路，得到外部晶振時(shí)鐘信號(hào)的分頻倍數(shù)CI和插值系數(shù)CR，所述的步驟1依次含有以下步驟步驟1.1所述的頻率測(cè)量電路在方波同步信號(hào)的上升沿將分頻倍數(shù)CI和插值系數(shù)CR都清零；步驟1.2在步驟1.1所述的方波同步信號(hào)上升沿，向所述的頻率測(cè)量電路輸入外部晶振時(shí)鐘信號(hào)，并且每過(guò)360個(gè)外部晶振時(shí)鐘周期把所述的插值系數(shù)CR遞增1，得到CR=INT[100×RES(T1/3600TCLK)]]]>
其中，T1為所述的方波同步信號(hào)周期；TCLR為所述的外部晶振時(shí)鐘的周期；INT為一取整函數(shù)；RES為一取余數(shù)函數(shù)步驟1.3每當(dāng)插值系數(shù)CR遞增到100后，把所述CR清零，并把分頻倍數(shù)CI遞增1，得到C1=INT[(T1/36000TCLK)];]]>步驟1.4當(dāng)所述方波同步信號(hào)的下一個(gè)上升沿到來(lái)時(shí)，把此時(shí)的分頻倍數(shù)CI和插值系數(shù)CR鎖存作為頻率測(cè)量電路的輸出；步驟1.5返回步驟1，進(jìn)入下一個(gè)方波同步信號(hào)處理過(guò)程；步驟2以分頻倍數(shù)CI、插值系數(shù)CR做為分頻計(jì)數(shù)控制值，輸入插值計(jì)數(shù)分頻電路，把所述外部晶振時(shí)鐘分頻，得到平均時(shí)鐘周期為0.01電角度的脈沖信號(hào)，所述步驟2又依次含有以下步驟步驟2.1所述插值計(jì)數(shù)分頻電路根據(jù)輸入的分頻倍數(shù)CI、插值系數(shù)CR得到如下的計(jì)數(shù)控制值CI1＝CICI2＝CI+1CR1＝100-CRCR2＝CR步驟2.2所述的插值計(jì)數(shù)分頻電路對(duì)外部晶振時(shí)鐘信號(hào)進(jìn)行CI1倍的分頻，得到插值計(jì)數(shù)分頻電路的輸出脈沖，一直到已經(jīng)輸出了CR1個(gè)脈沖；步驟2.3再對(duì)外部晶振時(shí)鐘信號(hào)進(jìn)行CI2倍分頻，得到插值計(jì)數(shù)分頻電路的輸出脈沖信號(hào)，一直到已經(jīng)輸出了CR2個(gè)脈沖；步驟2.4重復(fù)步驟2.2～2.3，得到平均時(shí)鐘周期為0.01電角度的脈沖信號(hào)。
本發(fā)明提出的同步相位角度的數(shù)字跟蹤方法，可以得到在頻率和相位上都能夠準(zhǔn)確跟蹤輸入方波同步信號(hào)的0.01電角度同步脈沖信號(hào)。相對(duì)于現(xiàn)有的數(shù)字鎖相環(huán)方法，本發(fā)明只需要頻率測(cè)量電路和插值分頻電路二個(gè)環(huán)節(jié)，明顯地簡(jiǎn)化了對(duì)同步信號(hào)的處理過(guò)程。采用插值分頻的方法消除了對(duì)分頻倍數(shù)簡(jiǎn)單取整的方法所帶來(lái)時(shí)間誤差。頻率測(cè)量電路和插值分頻電路相互配合，共用一個(gè)外部晶振時(shí)鐘，使測(cè)量結(jié)果與外部晶振時(shí)鐘頻率無(wú)關(guān)，提高了通用性，同時(shí)也消除了外部時(shí)鐘精度誤差所帶來(lái)的影響。本發(fā)明的方法不僅限于得到0.01電角度的同步脈沖信號(hào)，如果改變頻率測(cè)量電路的計(jì)數(shù)參數(shù)，采用本發(fā)明的方法可以得到對(duì)應(yīng)任意電角度的同步脈沖信號(hào)。
本發(fā)明的方法設(shè)計(jì)簡(jiǎn)單、精確度高，可以十分容易的在FPGA中上實(shí)現(xiàn)，也可以應(yīng)用于專用的集成電路芯片設(shè)計(jì)中。本發(fā)明的應(yīng)用適用于需要對(duì)電網(wǎng)電壓相位進(jìn)行精密測(cè)量和跟蹤的數(shù)字控制系統(tǒng)中。本發(fā)明的方法不僅限于對(duì)電網(wǎng)電壓同步相位進(jìn)行跟蹤，也可以應(yīng)用于對(duì)其它頻率信號(hào)進(jìn)行測(cè)量的場(chǎng)合中。


圖1是已有的數(shù)字鎖相環(huán)方法的原理框圖。
圖2是本發(fā)明提出的同步相位角度數(shù)字跟蹤方法的原理框圖。
圖3是本發(fā)明實(shí)施例中當(dāng)電網(wǎng)電壓頻率固定為50.00Hz時(shí)，得到的0.01電角度同步脈沖信號(hào)示意圖。
圖4時(shí)本發(fā)明實(shí)施例中將0.01電角度同步脈沖信號(hào)作為相角同步累加器的的時(shí)鐘輸入得到16位數(shù)字同步相位角度的示意圖。
具體實(shí)施例方式
本發(fā)明提出的同步相位角度的數(shù)字跟蹤方法，包括以下各步驟以下結(jié)合

。
本發(fā)明的同步相位角度數(shù)字跟蹤方法的原理框圖如圖2所示。本發(fā)明的輸入是一個(gè)方波同步信號(hào)，其上升沿與電網(wǎng)電壓正向過(guò)零點(diǎn)同步的，二個(gè)上升沿之間的時(shí)間就是電網(wǎng)電壓工頻周期T1。為了使輸出的同步相角信號(hào)與電網(wǎng)電壓的頻率精確同步，需要首先采用外部晶振時(shí)鐘信號(hào)對(duì)方波同步信號(hào)的頻率進(jìn)行數(shù)字跟蹤。一個(gè)工頻周期T1對(duì)應(yīng)360電角度，在本發(fā)明中，利用0.01電角度所對(duì)應(yīng)的時(shí)間與外部晶振時(shí)鐘周期TCLK的比值作為頻率測(cè)量表征量。由于0.01電角度所對(duì)應(yīng)的時(shí)間與外部晶振時(shí)鐘周期TCLK的比值可能為非整數(shù)，而在數(shù)字實(shí)現(xiàn)使只能實(shí)現(xiàn)整數(shù)倍計(jì)數(shù)，所以本發(fā)明中提出了用分頻倍數(shù)CI和插值系數(shù)CR來(lái)共同表征0.01電角度所對(duì)應(yīng)的時(shí)間與外部晶振時(shí)鐘周期TCLK的比值的方法，即CI=INT[(T1/36000TCLK)]]]>CR=INT[100×RES(T1/36000TCLK)]]]>上式中，INT為一取整函數(shù)，RES為一取余數(shù)函數(shù)。
根據(jù)以上兩式，工頻周期T1、外部晶振時(shí)鐘周期TCLK、分頻倍數(shù)CI和插值系數(shù)CR來(lái)之間的關(guān)系可以寫(xiě)為T1＝100×CI×360×TCLK+CR×360×TCLK設(shè)0.01度電角度所對(duì)應(yīng)的時(shí)間為T001，則T001為T001=T136000=C1×TCLK+CR×TCLK100]]>頻率測(cè)量電路就是在輸入的的方波同步信號(hào)二個(gè)相鄰上升沿之間通過(guò)計(jì)數(shù)的方法得到分頻倍數(shù)CI和插值系數(shù)CR輸出。根據(jù)上式，具體的實(shí)現(xiàn)方式如下，首先在方波同步信號(hào)的上升沿將分頻倍數(shù)CI和插值系數(shù)CR都清零然后每過(guò)360個(gè)外部晶振時(shí)鐘周期將CR遞增1；每當(dāng)CR遞增到100后，將CR清零，并將CI遞增1；當(dāng)方波同步信號(hào)的下一個(gè)上升沿來(lái)到時(shí)，將此時(shí)的CI和CR鎖存并作為頻率測(cè)量電路的輸出，并同時(shí)重復(fù)以上過(guò)程。
頻率測(cè)量電路的輸出分頻倍數(shù)CI和插值系數(shù)CR將作為插值分頻電路的輸入，用于控制對(duì)外部晶振時(shí)鐘信號(hào)的分頻倍數(shù)，以產(chǎn)生平均周期為0.01電角度時(shí)間脈沖信號(hào)。由于0.01電角度所對(duì)應(yīng)的時(shí)間與外部晶振時(shí)鐘周期TCLK之間的倍數(shù)可能為非整數(shù)，如果在分頻時(shí)簡(jiǎn)單的采用取整之后的數(shù)值作為分頻倍數(shù)將帶來(lái)較大誤差，所以本發(fā)明中引入了插值分頻的概念。
首先通過(guò)以下方法得到幾個(gè)控制值CI1＝CICI2＝CI+1CR1＝100-CRCR2＝CR然后，在每100個(gè)0.01電角度同步脈沖中，前CR1個(gè)脈沖采用CI1作為分頻倍數(shù)，而后CR2個(gè)脈沖采用CI2作為分頻倍數(shù)。這樣輸出的0.01電角度同步脈沖平均周期T001為T001_AV=CR1×C11×TCLK+CR2×C12×TCLK100=CI×TCLK+CR×TCLK100]]>即T001_AV=T001=T136000]]>也就是說(shuō)輸出的0.01電角度同步脈沖平均周期即是準(zhǔn)確的工頻周期的0.01電角度時(shí)間。采用這個(gè)同步脈沖信號(hào)，所得到的數(shù)字同步相位角度精度將可以達(dá)到.01電角度。
采用插值分頻的方法消除了傳統(tǒng)的對(duì)分頻倍數(shù)簡(jiǎn)單取整的方法所帶來(lái)時(shí)間誤差。所設(shè)計(jì)的測(cè)頻電路和插值分頻電路相互配合，共用一個(gè)外部晶振時(shí)鐘，使測(cè)量結(jié)果與外部晶振時(shí)鐘頻率無(wú)關(guān)，提高了通用性，同時(shí)也消除了外部時(shí)鐘精度誤差所帶來(lái)的影響。
在本發(fā)明的用FPGA實(shí)現(xiàn)的一個(gè)實(shí)施例中，輸入的方波同步信號(hào)頻率為50.00HZ，即T1＝20ms，外部晶振時(shí)鐘頻率為50.000HZ，即TCLK＝20ns，這樣頻率測(cè)量電路的輸出為CI=INT[(T1/36000TCLK)]=27]]>CR=INT[100×RES(T1/36000TCLK)]=78]]>這樣在插值分頻電路中，如附圖3所示，每產(chǎn)生的100個(gè)0.01電角度同步脈沖信號(hào)中，前22個(gè)脈沖相對(duì)與外部時(shí)鐘晶振信號(hào)的分頻倍數(shù)為27，而后78個(gè)脈沖相對(duì)與外部時(shí)鐘晶振信號(hào)的分頻倍數(shù)為28，如此交替進(jìn)行輸出，這樣0.01電角度同步脈沖的平均周期為
T001_AV=22×27×TCLK+78×28×TCLK100=27.78×TCLK]]>對(duì)于所得到的0.01電角度同步脈沖信號(hào)，可以將其作為數(shù)字控制系統(tǒng)的同步基準(zhǔn)時(shí)鐘。在如圖4所示的本發(fā)明實(shí)施例中，將其作為相角累加電路的時(shí)鐘輸入，在其脈沖上升沿，將觸發(fā)同步相角計(jì)數(shù)器遞增1；而方波同步信號(hào)作為相角累加電路的清零輸入，其上升沿將觸發(fā)同步相角計(jì)數(shù)器歸零。這樣得到最后的同步相位角數(shù)字輸出，其數(shù)字輸出范圍是0～35999，對(duì)應(yīng)于實(shí)際電角度0.00～359.99度，可以用一個(gè)16位的數(shù)據(jù)表示。
權(quán)利要求
1.一種同步相位角度的數(shù)字跟蹤方法，其特征在于，它是在一塊數(shù)字專用集成電路器件中實(shí)現(xiàn)的，它依次含有以下各步驟步驟1把方波同步信號(hào)輸入到頻率測(cè)量電路，得到外部晶振時(shí)鐘信號(hào)的分頻倍數(shù)CI和插值系數(shù)CR，所述的步驟1依次含有以下步驟步驟1.1所述的頻率測(cè)量電路在方波同步信號(hào)的上升沿將分頻倍數(shù)CI和插值系數(shù)CR都清零；步驟1.2在步驟1.1所述的方波同步信號(hào)上升沿，向所述的頻率測(cè)量電路輸入外部晶振時(shí)鐘信號(hào)，并且每過(guò)360個(gè)外部晶振時(shí)鐘周期把所述的插值系數(shù)CR遞增1，得到CR=INT[100×RES(T1/36000TCLK)]]]>其中，T1為所述的方波同步信號(hào)周期；TCLR為所述的外部晶振時(shí)鐘的周期；INT為一取整函數(shù)；RES為一取余數(shù)函數(shù)步驟1.3每當(dāng)插值系數(shù)CR遞增到100后，把所述CR清零，并把分頻倍數(shù)CI遞增1，得到CI=INT[(T1/36000TCLK)];]]>步驟1.4當(dāng)所述方波同步信號(hào)的下一個(gè)上升沿到來(lái)時(shí)，把此時(shí)的分頻倍數(shù)CI和插值系數(shù)CR鎖存作為頻率測(cè)量電路的輸出；步驟1.5返回步驟1，進(jìn)入下一個(gè)方波同步信號(hào)處理過(guò)程；步驟2以分頻倍數(shù)CI、插值系數(shù)CR做為分頻計(jì)數(shù)控制值，輸入插值計(jì)數(shù)分頻電路，把所述外部晶振時(shí)鐘分頻，得到平均時(shí)鐘周期為0.01電角度的脈沖信號(hào)，所述步驟2又依次含有以下步驟步驟2.1所述插值計(jì)數(shù)分頻電路根據(jù)輸入的分頻倍數(shù)CI、插值系數(shù)CR得到如下的計(jì)數(shù)控制值CI1＝CICI2＝CI+1CR1＝100-CRCR2＝CR步驟2.2所述的插值計(jì)數(shù)分頻電路對(duì)外部晶振時(shí)鐘信號(hào)進(jìn)行CI1倍的分頻，得到插值計(jì)數(shù)分頻電路的輸出脈沖，一直到已經(jīng)輸出了CR1個(gè)脈沖；步驟2.3再對(duì)外部晶振時(shí)鐘信號(hào)進(jìn)行CI2倍分頻，得到插值計(jì)數(shù)分頻電路的輸出脈沖信號(hào)，一直到已經(jīng)輸出了CR2個(gè)脈沖；步驟2.4重復(fù)步驟2.2～2.3，得到平均時(shí)鐘周期為0.01電角度的脈沖信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種同步相位角度的數(shù)字跟蹤方法，其特征在于所述的方波同步信號(hào)，其上升沿與電網(wǎng)電壓正向過(guò)零點(diǎn)同步，二個(gè)上升沿之間的時(shí)間就是電網(wǎng)電壓的工頻周期。
全文摘要
一種同步相位角度的數(shù)字跟蹤方法，屬于相位跟蹤技術(shù)領(lǐng)域，其特征在于首先把方波同步信號(hào)輸入到頻率測(cè)量電路，得到對(duì)外部晶振時(shí)鐘的分頻倍數(shù)C
文檔編號(hào)H03L7/06GK1702971SQ20051008030
公開(kāi)日2005年11月30日 申請(qǐng)日期2005年7月1日 優(yōu)先權(quán)日2005年7月1日
發(fā)明者宋強(qiáng), 劉文華 申請(qǐng)人:清華大學(xué)